JP2016029682A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2016029682A
JP2016029682A JP2014151556A JP2014151556A JP2016029682A JP 2016029682 A JP2016029682 A JP 2016029682A JP 2014151556 A JP2014151556 A JP 2014151556A JP 2014151556 A JP2014151556 A JP 2014151556A JP 2016029682 A JP2016029682 A JP 2016029682A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
pad
solder resist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014151556A
Other languages
English (en)
Inventor
徹 古田
Toru Furuta
徹 古田
剛士 古澤
Takeshi Furusawa
剛士 古澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014151556A priority Critical patent/JP2016029682A/ja
Publication of JP2016029682A publication Critical patent/JP2016029682A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 電子部品を実装し易いプリント配線板の提供
【解決手段】 実施形態のプリント配線板は、パッド用の溝を有する樹脂絶縁層と樹脂絶縁層の溝に形成されているパッドと樹脂絶縁層上に形成されている外部端子と全てのパッドを露出する開口を有する上側のソルダーレジスト層と外部端子を個別に露出する開口を有する下側のソルダーレジスト層を有する。そして、パッドの上面と樹脂絶縁層の第1面との間にギャップが形成されている。
【選択図】 図1

Description

本発明は、半導体素子を実装するプリント配線板に関する。
特許文献1は、プリント配線板を開示している。特許文献1の図10によれば、交互に積層されている絶縁層と配線層を有する。そして、第1の回路パターンは第1の絶縁層に埋まっていて、第3の回路パターンは第2の絶縁層上に形成されている。
US2014/0027167A1
特許文献1の図10や図11によれば、第1の回路パターンは第1の絶縁層に埋まっていて、第3の回路パターンは第2の絶縁層上に形成されている。そのため、特許文献1のプリント配線板の構造は非対称である。そのため、特許文献1のプリント配線板は、ヒートサイクルで大きな反りを有すると考えられる。特許文献1のプリント配線板に電子部品が実装される時、特許文献1のプリント配線板の温度は高くなる。その時、特許文献1のプリント配線板の反りは大きいと予想される。特許文献1のプリント配線板に電子部品を実装することが難しいと推察される。反りに拠って中央領域のパッドが短絡することが予想される。また、外周領域のパッドと電子部品間の接続不良が発生すると予想される。
本発明の目的は、電子部品を実装しやすいプリント配線板を提供することである。本発明の別の目的は、プリント配線板の反りを小さくすることである。
本発明に係るプリント配線板は、第1面と前記第1面と反対側の第2面を有するとともに、前記第1面に形成されていて電子部品を搭載するためのパッド用の複数の溝を有する樹脂絶縁層と、前記溝に形成されている前記パッドと、前記第2面上に形成されている外部端子と、前記樹脂絶縁層を貫通し、前記パッドと前記外部端子を接続するビア導体と、前記樹脂絶縁層の前記第1面上に形成されていて、前記パッドの全てを露出する1つの開口を有する上側のソルダーレジスト層と、前記樹脂絶縁層の前記第2面と前記外部端子上に形成されていて、前記外部端子を個別に露出している開口を有する下側のソルダーレジスト層と、からなる。そして、前記パッドの上面は前記第1面から凹んでいる。
図1(A)は本発明の第1実施形態に係るプリント配線板の断面図であり、図1(B)はプリント配線板の応用例の断面図であり、図1(C)は、パッドの拡大図である。 図2(A)は図1(A)のプリント配線板の平面図であり、図2(B)は第1実施形態のプリント配線板の別例の平面図であり、図2(C)はパッドの拡大図である。 第1実施形態のプリント配線板の製造工程図。 図4(A)は、本発明の第2実施形態に係るプリント配線板の断面図であり、図4(B)は、上側のソルダーレジスト層の開口の大きさと電子部品の大きさを示す図であり、図4(C)はギャップを示している。
[第1実施形態]
図1(A)は本発明の第1実施形態に係るプリント配線板10の断面図である。
プリント配線板10は、第1面Fと第1面Fと反対側の第2面Sとを有する樹脂絶縁層(最外の樹脂絶縁層)50と第1面F上に形成されている第1導体層34と第2面S上に形成されている第2導体層58と樹脂絶縁層50を貫通し第1導体層34と第2導体層58を接続しているビア導体60とを有する。樹脂絶縁層50は第1面Fに第1導体層34用の凹部(溝)51を有する。凹部51内に第1導体層34が形成されている。第1導体層34はICチップ等の電子部品を搭載するための複数のパッド34Pを有する。第1導体層は、さらに、パッド34Pとビア導体60を接続する配線34Lを有する。図1(C)に示されるように、パッド34Pの上面34PUは、樹脂絶縁層50の第1面Fから凹んでいる。第1面Fとパッド34Pの上面34PUとの間の距離d1は0μmより大きく、5μm以下である。第1面Fとパッド34Pの上面34PUとの間の空間はギャップGである(図4(C))。
第2導体層58は、図1(A)に示されるように、樹脂絶縁層50内に埋まっていない。第2導体層58は、樹脂絶縁層50の第2面から突出している。第2導体層58は、マザーボードと接続するための外部端子58Pを有する。
プリント配線板は、さらに、樹脂絶縁層50の第1面Fと配線34L上に形成されている上側のソルダーレジスト層70Fを有する。上側のソルダーレジスト層70Fは、図2(A)に示されるように、全てのパッド34Pを露出する1つの開口71Fを有する。
プリント配線板は、さらに、樹脂絶縁層50の第2面Sと第2導体層58上に形成されている下側のソルダーレジスト層70Sを有する。下側のソルダーレジスト層70Sは、図1(A)に示されるように、外部端子を個別に露出する開口71Sを有する。
樹脂絶縁層はガラスクロスなどの補強材を有する。プリント配線板の反りが低減する。
図2(A)は、図1(A)のプリント配線板の平面図である。図2(A)は、プリント配線板10を上側のソルダーレジスト層70F側から観察することで得られる図である。図2(A)中のX1−X1間のプリント配線板10の断面が図1(A)に示されている。図2(A)に示されるように、上側のソルダーレジスト層70Fは、プリント配線板の中央領域に形成されている矩形状の第1ソルダーレジスト層70FIとプリント配線板の外周領域に形成されている枠状の第2ソルダーレジスト層70FOとで形成されている。そして、上側のソルダーレジスト層70Fは、第1ソルダーレジスト層70FIと第2ソルダーレジスト層70FOとの間に枠状の開口71Fを有する。開口71Fから露出される樹脂絶縁層50の第1面F上に矩形のパッド34Pが配置されている。パッド34Pは、樹脂絶縁層50の凹部51内に形成されている。パッド34P以外、パッド34Pから上側のソルダーレジスト層70F下のビア導体60に延びる配線34Lの一部が開口71Fから露出される。図2(A)の例では、パッド34Pは、2列に配列されている。第1ソルダーレジスト層70FIに近いパッドで内側のパッド34PIが形成され、第2ソルダーレジスト層70FOに近いパッドで外側のパッド34POが形成されている。内側のパッド34PIと外側のパッド34POの配列は千鳥配列である。内側のパッド34PIに繋がっている配線34Lは第1ソルダーレジスト層70FI下のビア導体に延びている。外側のパッド34POにつながっている配線34Lは第2ソルダーレジスト層70FO下のビア導体に延びている。
実施形態のプリント配線板の別例の平面図が図2(B)に示される。別例では、パッド34Pがプリント配線板10の中央領域に形成されている。全てのパッド34Pを露出する1つの開口71が上側のソルダーレジスト層70Fに形成されている。別例では、矩形の開口71Fはプリント配線板10の中央領域に形成されている。
特許文献1と同様に、実施形態のプリント配線板10のパッド34Pは樹脂絶縁層50に埋まっていて、外部端子は樹脂絶縁層50から突出している。しかしながら、実施形態のプリント配線板では、上側のソルダーレジスト層70Fが全てのパッド34Pを露出する大きな開口71Fを有する。そして、そのような上側のソルダーレジスト層70Fが樹脂絶縁層50の第1面F上に形成されている。また、下側のソルダーレジスト層70Sが外部端子58Pを個別に露出する開口71Sを有する。そして、そのような下側のソルダーレジスト層70Sが樹脂絶縁層の第2面S上に形成されている。そのため、第1面F上のソルダーレジスト層の量は、第2面S上のソルダーレジスト層の量より少ない。埋まっている第1導体層と突出している第2導体層に起因するアンバランスが改善される。従って、特許文献1の図10の構造に起因する反りが低減される。ヒートサイクルで実施形態のプリント配線板の反りは低減する。実施形態によれば、ICチップ等の電子部品を実装しやすいプリント配線板が提供される。
図1(B)にプリント配線板10の応用例20が示されている。図1(B)に示されているプリント配線板の応用例20の電子部品90は、電極として、金属ポスト94を有する。金属ポスト94の形状は円柱である。金属ポスト94は銅で形成されている。金属ポスト94がパッド34Pに半田やすず等の接合部材76で接合されている。
図2(C)にパッド34Pの拡大図が示されている。金属ポスト94の底面積(接触面積)は、パッド34Pの面積より小さい。金属ポスト94の底面は図2(C)中で点線で示されている。金属ポスト94の直径b1は50μmであり、パッド34Pの短辺の長さa1は70μmであり、長辺の長さa2は90μmである。隣接するパッド34P間の絶縁間隔c1は、3μm〜20μmである。ギャップが3μm未満であると、隣接するパッド34P間の絶縁信頼性が低下する。ギャップが20μmを超えると、プリント配線板のサイズが大きくなる。ヒートサイクルでプリント配線板の反りが大きくなる。
第1実施形態のプリント配線板では、パッド34Pの上面の面積が金属ポスト94の底面積より大きい。そのため、第1実施形態のプリント配線板では、絶縁間隔c1は3μm〜20μmでも隣接する金属ポスト間で短絡が発生しない。実施形態のプリント配線板は、距離d1を有する。そのため、パッドの上面34PUと樹脂絶縁層の第1面Fとの間に存在する樹脂絶縁層50の側壁がダムの機能を有する。従って、隣接するパッド34P間で短絡が発生しない。応用例が距離d1を有するため、応用例の厚みが薄くなる。
プリント配線板10が凹部51を有している。凹部51が存在すると、電子部品90とプリント配線板10間の距離が長くなる。電子部品の実装が難しくなる。しかしながら、実施形態の応用例では、電子部品が金属ポストを有する。金属ポストの径b1がパッド34Pの短辺a1より小さい。そのため、金属ポスト94とパッド34P間の接続信頼性が高い。距離d1が5μmを超えると、電子部品90とプリント配線板10間の距離が大きすぎる。金属ポスト94とパッド34P間の接続信頼性が低下する。
図4(B)は、図1(B)の応用例の投影図である。樹脂絶縁層50の第1面Fに電子部品90と上側のソルダーレジスト層70Fが等倍で投影されている。実線Lは電子部品90の辺を示している。点線Mは図2(A)に示される開口71Fの外周を示している。点線Wは図2(A)に示される開口71Fの内周を示している。応用例の電子部品90の外周は開口71Fの外周より外側に位置している。応用例の反りが低減する。
第1実施形態のプリント配線板の途中基板が特許文献1に開示されている方法で製造される。特許文献1の内容は本明細書に取り込まれる。特許文献1の図2から図6に示されている方法でキャリア100上に途中基板1000が製造される。途中基板は、樹脂絶縁層50と樹脂絶縁層の第1面F上の第1導体層34と樹脂絶縁層の第2面S上の第2導体層58と、樹脂絶縁層50を貫通するビア導体60で形成されている。キャリア100とキャリア100上の途中基板1000が図3(A)に示される。途中基板1000からキャリア100が除去される(図3(B))。途中基板の両面にソルダーレジスト層70F、70Sが形成される(図3(C))。パッドの上面がエッチングで除去される。図4(C)に示されるギャップGが形成される。エッチング時間で距離d1は制御される。この時、外部端子は保護シートで保護されている。保護シートが除去される。プリント配線板10が完成する(図3(D))図3に示される方法によれば、ギャップGが形成される時、ソルダーレジスト層70F下の第1導体層は薄くならない。そのため、パッド34Pの厚さとソルダーレジスト層70F下の配線34Lの厚さは異なる。配線34Lの厚さは、パッド34Pの厚さより厚い。低抵抗で信号が伝送される。ソルダーレジスト層70F下の配線34Lの上面は第1面Fから凹んでもよい。あるいは、ソルダーレジスト層70F下の配線の上面と第1面Fは同一平面上に位置してもよい。ソルダーレジスト層70Fが形成される前に、ギャップGが形成されると、配線34Lの上面とパッド34Pの上面は図1(A)に示されるように同一平面上に位置する。パッド34Pと外部端子58P上にNi/Auやスズなどの保護膜を形成することができる。
第1実施形態では、パッド34P上にスズ膜が形成される。パッド34P上にスズ膜を介してICチップ90の金属ポスト94が接合される。プリント配線板の応用例20が完成する(図1(B))。
[第2実施形態]
図4(A)は第2実施形態のプリント配線板1の断面図である。
第2実施形態のプリント配線板では、複数の樹脂絶縁層50、150、250と複数の導体層34、58、158、258が交互に積層されている。隣接する導体層は各樹脂絶縁層50、150、250を貫通するビア導体60、160、260で接続されている。第2実施形態のプリント配線板1の導体層34は第1実施形態のプリント配線板10と同様に樹脂絶縁層50に埋まっている。樹脂絶縁層50上に開口71Fを有する上側のソルダーレジスト層70Fが形成されている。第2実施形態のプリント配線板1は第1実施形態や第1実施形態の別例と同様な上側のソルダーレジスト層70Fや開口71Fを有する。プリント配線板1は、樹脂絶縁層250と導体層258上に下側のソルダーレジスト層70Sを有する。第2実施形態のプリント配線板1の下側のソルダーレジスト層70Sは外部端子を個別に露出する開口71Sを有する。
第2実施形態でも、パッド34Pの上面は樹脂絶縁層50の第1面Fから凹んでいる。第2実施形態のプリント配線板1は、第1実施形態のプリント配線板10と同様な距離d1を有する。従って、反りが改善される。
10 プリント配線板
34 第1導体層
34P パッド
50 最外の樹脂絶縁層
58 第2導体層
60 ビア導体
90 電子部品
94 金属ポスト

Claims (3)

  1. 第1面と前記第1面と反対側の第2面を有するとともに、前記第1面に形成されていて電子部品を搭載するためのパッド用の複数の溝を有する樹脂絶縁層と、
    前記溝に形成されている前記パッドと、
    前記第2面上に形成されている外部端子と、
    前記樹脂絶縁層を貫通し、前記パッドと前記外部端子を接続するビア導体と、
    前記樹脂絶縁層の前記第1面上に形成されていて、前記パッドの全てを露出する1つの開口を有する上側のソルダーレジスト層と、
    前記樹脂絶縁層の前記第2面と前記外部端子上に形成されていて、前記外部端子を個別に露出している開口を有する下側のソルダーレジスト層と、からなるプリント配線板であって、
    前記パッドの上面は前記第1面から凹んでいる。
  2. 請求項1のプリント配線板であって、前記第1面と前記パッドの上面との間の距離は、0μmより大きく、5μm以下である。
  3. 請求項1のプリント配線板であって、隣接する前記パッド間の距離は3μm〜20μmである。
JP2014151556A 2014-07-25 2014-07-25 プリント配線板 Pending JP2016029682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014151556A JP2016029682A (ja) 2014-07-25 2014-07-25 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014151556A JP2016029682A (ja) 2014-07-25 2014-07-25 プリント配線板

Publications (1)

Publication Number Publication Date
JP2016029682A true JP2016029682A (ja) 2016-03-03

Family

ID=55435467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014151556A Pending JP2016029682A (ja) 2014-07-25 2014-07-25 プリント配線板

Country Status (1)

Country Link
JP (1) JP2016029682A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085089A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 樹脂配線基板および半導体装置
WO2009133625A1 (ja) * 2008-05-02 2009-11-05 富士通株式会社 配線基板およびその製造方法、電子装置の製造方法
JP2010067887A (ja) * 2008-09-12 2010-03-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085089A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 樹脂配線基板および半導体装置
WO2009133625A1 (ja) * 2008-05-02 2009-11-05 富士通株式会社 配線基板およびその製造方法、電子装置の製造方法
JP2010067887A (ja) * 2008-09-12 2010-03-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP5143451B2 (ja) 半導体装置及びその製造方法
JP6606331B2 (ja) 電子装置
TWI573229B (zh) 配線基板
CN105845635A (zh) 电子封装结构
TW201250957A (en) Reinforced fan-out wafer-level package
US10262930B2 (en) Interposer and method for manufacturing interposer
JP2009141169A (ja) 半導体装置
JP2016076617A (ja) 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置
JP2011181825A (ja) 接続用パッドの製造方法
TW201503777A (zh) 配線基板
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR102107034B1 (ko) 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법
JP2016157901A (ja) 電子装置
TWI576979B (zh) 封裝基板及其製造方法
JP2016029682A (ja) プリント配線板
JP2014120612A (ja) 半導体装置、およびそれを用いた半導体モジュール
TWI658557B (zh) 線路載板及其製造方法
JP2011003818A (ja) モールドパッケージ
JP2006339293A (ja) 回路モジュール
JP2016063002A (ja) 半導体装置およびその製造方法
JP2012227320A (ja) 半導体装置
KR101257457B1 (ko) 집적회로 칩이 내장된 인쇄회로기판의 제조 방법
JP2018067575A (ja) 半導体装置および配線基板の設計方法
JP2017117995A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181127