JP6791784B2 - 指紋センサー用配線基板 - Google Patents

指紋センサー用配線基板 Download PDF

Info

Publication number
JP6791784B2
JP6791784B2 JP2017030654A JP2017030654A JP6791784B2 JP 6791784 B2 JP6791784 B2 JP 6791784B2 JP 2017030654 A JP2017030654 A JP 2017030654A JP 2017030654 A JP2017030654 A JP 2017030654A JP 6791784 B2 JP6791784 B2 JP 6791784B2
Authority
JP
Japan
Prior art keywords
band
layer
electrode
shaped electrode
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017030654A
Other languages
English (en)
Other versions
JP2018137332A (ja
Inventor
澄子 野口
澄子 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017030654A priority Critical patent/JP6791784B2/ja
Publication of JP2018137332A publication Critical patent/JP2018137332A/ja
Application granted granted Critical
Publication of JP6791784B2 publication Critical patent/JP6791784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Image Input (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、指紋センサー用配線基板に関するものである。
図7に従来の指紋センサー用配線基板20を示す。従来の指紋センサー用配線基板20は、絶縁基板11と、配線導体12と、ソルダーレジスト層13とから成る。
絶縁基板11は、コア絶縁層11bの上下面にビルドアップ絶縁層11a,11cが積層されて成る。コア絶縁層11bは、ガラスクロス入りの熱硬化性樹脂から成る。コア絶縁層11bの厚みは30〜400μm程度である。コア絶縁層11bには、複数のスルーホール14が形成されている。ビルドアップ絶縁層11a,11cは、ガラスクロスを含まない熱硬化性樹脂から成る。ビルドアップ絶縁層11a,11cの厚みは10〜20μm程度である。ビルドアップ絶縁層11a,11cには複数のビアホール15が形成されている。
配線導体12は、コア絶縁層11bの上下面およびスルーホール14内、ならびにビルドアップ絶縁層11a,11cの表面およびビアホール15内に被着されている。配線導体12は、銅めっきから成る。配線導体12の厚みは、10〜20μm程度である。
上面側の最表層の配線導体12の一部は、指紋読み取り用の表層帯状電極16を形成している。表層帯状電極16は、図8に示すように、端部にランド16aを有する細い帯状のパターンであり、複数本が第1の方向に沿って平行に並んでいる。表層帯状電極16における帯状パターン部の幅は5〜20μm程度である。表層帯状電極16における帯状パターン部同士の隣接間隔は、50〜65μm程度である。
上から2番目の配線導体12の一部は、指紋読み取り用の内層帯状電極17を形成している。内層帯状電極17は、図9に示すように、端部にランド17aを有する細い帯状のパターンであり、第1の方向に直交する第2の方向に沿って平行に並んでいる。内層帯状電極17における帯状パターン部の幅は30〜65μm程度である。内層帯状電極17における帯状パターン部同士の隣接間隔は、15〜40μm程度である。さらに、内層帯状電極17の上面には、表層帯状電極16同士の間に突出する複数の突起電極18が形成されている。突起電極18は、その頂部が表層帯状電極16同士の間に位置している。この頂部は、第1の方向に沿う寸法が30〜65μm程度、第2の方向に沿う寸法が30〜45μm程度であり、表層帯状電極16との間隔が10〜20μmである。この頂部は、直径が20〜40μmのビアホール15aを介して内層帯状電極17に接続されている。これらの表層帯状電極16と内層帯状電極17とは、図10に示すように、互いに直交する方向に交差するように上下に重なっている。
下面側の最表層の配線導体12の一部は、外部接続パッド19を形成している。外部接続パッド19と表層帯状電極16および内層帯状電極17とは、所定のもの同士が、配線導体12を介して互いに接続されている。
ソルダーレジスト層13は、上面側および下面側のビルドアップ絶縁層11a,11cおよびその表面の配線導体12を覆うように被着されている。ソルダーレジスト層13は、熱硬化性樹脂から成る。ソルダーレジスト層13には、フィラーとしてシリカ粉末が分散されている。ソルダーレジスト層13の厚みは、配線導体12の表面上で5〜20μm程度である。上面側のソルダーレジスト層13は、配線導体12を完全に覆っている。下面側のソルダーレジスト層13は、外部接続パッド19を露出させる開口部を有している。
この指紋センサー用配線基板20の上面に指を載せて表層帯状電極16に電圧を印加すると、上面側のソルダーレジスト層13を挟んで対向する表層帯状電極16と指の表面との間に静電容量が形成される。この静電容量は、指紋の凸部では大きく、指紋の凹部では小さいものとなる。この静電容量の差を複数の表層帯状電極16と複数の内層帯状電極17とに電圧を順次印加してスキャンすることにより検出し、それを外部のプロセッサーで演算処理することにより指紋を読み取ることができる。なお、この指紋センサー用配線基板20においては、突起電極18が表層帯状電極16の間に突出していることで、表層帯状電極16と内層帯状電極17との間の静電結合が強まり、それにより指紋の読み取りの感度を高いものとしている。
ここで、この指紋センサー用配線基板20の製造方法について説明する。まず、図11(a)に示すように、コア絶縁層11bの上下面およびスルーホール14内に内層帯状電極17を含む配線導体12を形成する。配線導体12の形成には、周知のサブトラクティブ法やセミアディティブ法を用いる。
次に、図11(b)に示すように、配線導体12が形成されたコア絶縁層11bの上下面にビルドアップ絶縁層11a,11cを積層する。ビルドアップ絶縁層11a,11cには、ビアホール15aを含むビアホール15を形成する。ビアホール15の形成には、レーザ加工を用いる。ビアホール15aは、内層帯状電極17上に形成され、直径が20〜40μmである。それ以外のビアホール15は、内層帯状電極17以外の配線導体12上に形成され、直径が50〜70μmである。
次に、図11(c)に示すように、上下のビルドアップ絶縁層11a,11cの表面に表層帯状電極16および突起電極18を含む配線導体12を形成する。この配線導体12の形成は、周知のセミアディティブ法を用いて行う。
最後に、図11(d)に示すように、ビルドアップ絶縁層11a,11cおよびその表面の配線導体12上にソルダーレジスト層13を被着することにより、指紋センサー用配線基板20が完成する。
しかしながら、この従来の指紋センサー用配線基板20においては、上述したように、表層帯状電極16における帯状パターン部同士の隣接間隔は50〜65μmであり、この間に突起電極18の頂部が10〜20μmの狭い間隔を挟んで配置されている。そのため、これらの表層帯状電極16および突起電極18をセミアディティブ法により形成する際に用いられるめっきレジスト層にこの狭い間隔の部分で剥がれや浮きが発生しやすい。このような剥がれや浮きが発生すると、その部分に電解銅めっき層が析出して表層帯状電極16と突起電極18との間に電解銅めっき層が残留する。その結果、表層帯状電極16と内層帯状電極17との間の電気的な絶縁信頼性が低いものとなってしまうという問題点があった。
特開2001−46359号公報
本発明が解決しようとする課題は、指紋の読み取りの感度が高いとともに、指紋読み取り用の帯状電極間における電気的な絶縁信頼性の高い指紋センサー用配線基板を提供することにある。
本発明の指紋センサー用配線基板は、複数の絶縁層が積層されて成る絶縁基板と、最上層の前記絶縁層上に形成されており、第1の方向に沿って並設された指紋読み取り用の複数本の表層帯状電極と、最上層の前記絶縁層に接する次層の前記絶縁層上に形成されており、前記第1の方向と直交する第2の方向に沿って並設された指紋読み取り用の複数本の内層帯状電極と、該内層帯状電極上に形成されており、前記表層帯状電極同士の間に向けて突出する突起電極と、最上層の前記絶縁層ならびに前記表層帯状電極および前記突起電極を覆うソルダーレジスト層とを具備して成る指紋センサー用配線基板であって、前記表層帯状電極は、最上層の前記絶縁層の上面に埋入されているとともに、前記突起電極は、最上層の前記絶縁層を上下に貫通するビアホール内に充填された導体のみにより形成されていることを特徴とするものである。
本発明の指紋センサー用配線基板によれば、表層帯状電極が最上層の絶縁層の上面に埋入されているとともに、突起電極が最上層の絶縁層を上下に貫通するビアホール内に充填された導体のみにより形成されていることから、突起電極と表層帯状電極との間の電気的な絶縁が良好に確保されるとともに、最上層の絶縁層ならびに表層帯状電極および突起電極を覆うソルダーレジスト層の表面を平坦なものとすることができる。したがって、指紋の読み取りの感度が高いとともに、指紋読み取り用の帯状電極間の電気的な絶縁信頼性の高い指紋センサー用配線基板を提供することができる。
図1は、本発明の指紋センサー用配線基板の実施形態の一例を示す断面模式図である。 図2は、本発明の指紋センサー用配線基板の実施形態の一例における表層帯状電極を示す斜視模式図である。 図3は、本発明の指紋センサー用配線基板の実施形態の一例における内層帯状電極を示す斜視模式図である。 図4は、本発明の指紋センサー用配線基板の実施形態の一例における表層帯状電極と内層帯状電極とが上下に重なった状態を示す斜視模式図である。 図5は、本発明の指紋センサー用配線基板の実施形態の一例の製造方法を説明するための断面模式図である。 図6は、本発明の指紋センサー用配線基板の実施形態の一例の製造方法を説明するための断面模式図である。 図7は、従来の指紋センサー用配線基板を示す断面模式図である。 図8は、従来の指紋センサー用配線基板の表層帯状電極を示す斜視模式図である。 図9は、従来の指紋センサー用配線基板の内層帯状電極を示す斜視模式図である。 図10は、従来の指紋センサー用配線基板における表層帯状電極と内層帯状電極とが上下に重なった状態を示す斜視模式図である。 図11は、従来の指紋センサー用配線基板の製造方法を説明するための断面模式図である。
次に、本発明の指紋センサー用配線基板の実施形態の一例を図1〜図4を参照して説明する。図1に示すように、本例の配線基板10は、絶縁基板1と、配線導体2とソルダーレジスト層3とから成る。
絶縁基板1は、3層の絶縁層1a〜1bを積層して成る。この例では、絶縁層1a,1cは、ガラスクロスなしの熱硬化性樹脂から成る。絶縁層1bは、ガラスクロス入りの熱硬化性樹脂から成る。絶縁層1a,1cの厚みは、10〜20μmである。絶縁層1bの厚みは、30〜400μmである。これらの絶縁層用の熱硬化性樹脂としては、エポキシ樹脂やビスマレイミドトリアジン樹脂等が用いられる。熱硬化性樹脂の中には、水酸化アルミニウムやシリカ等の無機絶縁物フィラーが分散されている。絶縁層1a〜1cには、それぞれ複数のビアホール4が形成されている。ビアホール4の直径は、20〜100μm程度である。なお、絶縁層1a,1cは、ガラスクロス入りの熱硬化性樹脂により形成されていてもよい。
配線導体2は、絶縁層1a〜1cの上下面およびビアホール4内に配設されている。配線導体2は、銅めっきから成る。配線導体2の厚みは、5〜50μmである。
最上層の絶縁層1aの上面に配設された配線導体2の一部は、指紋読み取り用の表層帯状電極5を形成している。表層帯状電極5は、図2に示すように、端部にランド5aを有する細い帯状のパターンであり、複数本が第1の方向に沿って平行に並んでいる。表層帯状電極5は、帯状パターン部の幅が5〜20μm程度であり、互いに隣接する帯状パターン部同士の間隔が50〜65μm程度である。
絶縁層1aと1bとの間に配設された配線導体2の一部は、指紋読み取り用の内層帯状電極6を形成している。内層帯状電極6は、図3に示すように、端部にランド6aを有するとともに上面に複数の突起電極7を有する細い帯状のパターンであり、第1の方向に直角な第2の方向に沿って平行に並んでいる。内層帯状電極6は、帯状パターン部の幅が30〜65μm程度であり、互いに隣接する帯状パターン同士の間隔が15〜40μm程度である。
突起電極7は、表層帯状電極5同士の間に対応する位置に形成されている。突起電極7は、長径が20〜50μm程度である。
表層帯状電極5と内層帯状電極6とは、図4に示すように、互いに直交する方向に交差するように上下に重なっている。突起電極7の上端は、表層帯状電極5の上面と同じ高さである。
下面側のビルドアップ絶縁層1bの表面に被着された配線導体2の一部は、外部接続パッド8を形成している。外部接続パッド8は、直径が200〜500μmの円形である。外部接続パッド8と表層帯状電極5および内層帯状電極6とは、所定のもの同士が配線導体2を介して電気的に接続されている。
ソルダーレジスト層3は、絶縁層1a,1cおよびその表面の配線導体2を覆うように被着されている。ソルダーレジスト層3は、熱硬化性樹脂から成る。ソルダーレジスト層3には、フィラーとしてシリカ粉末が分散されている。ソルダーレジスト層3の厚みは、配線導体2の表面上で5〜20μm程度である。上面側のソルダーレジスト層3は、表層帯状電極5および突起電極7を完全に覆っている。下面側のソルダーレジスト層3は、外部接続パッド8を露出させる開口部を有している。
ところで、本例の指紋センサー用配線基板10においては、表層帯状電極5が最上層の絶縁層1aの上面に埋入されているとともに、突起電極7が絶縁層1aを上下に貫通するビアホール4a内に充填された導体のみにより形成されている。このように、表層帯状電極5が最上層の絶縁層1aの上面に埋入されているとともに、突起電極7が最上層の絶縁層1aを上下に貫通するビアホール4a内に充填された導体のみにより形成されていることから、突起電極7と表層帯状電極5との間の電気的な絶縁が良好に確保される。
さらに、表層帯状電極5および突起電極7の上面は、好ましくは最上層の絶縁層1aの上面よりも0.1〜3μm低いものとなっている。表層帯状電極5および突起電極7の上面が最上層の絶縁層1aの上面よりも0.1〜3μm低いものであると、表層帯状電極5および突起電極7を覆うソルダーレジスト層3の厚みが例えば6μm以下の薄いものであったとしても、ソルダーレジスト層3の表面の凹凸を2μm以下の平坦なものにすることができる。このように、表層帯状電極5および突起電極7を被覆するソルダーレジスト層3の厚みが6μm以下と薄いとともにその表面の凹凸が2μm以下の平坦なものであることにより、指紋の検出感度および検出精度を良好なものとすることができる。したがって、本例によれば、指紋の読み取りの感度が高いとともに、指紋読み取り用の帯状電極間の電気的な絶縁信頼性の高い指紋センサー用配線基板10を提供することができる。
このような指紋センサー用配線基板10の製造方法を図5および図6を参照して説明する。なお、図5,図6では、図1に示した指紋センサー用配線基板10が上下逆さまの状態で製造される様子を示している。
先ず、図5(a)に示すように、平坦な支持基板21の上面にキャリア付き銅箔24を積層したものを準備する。支持基板21は、例えばガラスクロス入りのエポキシ樹脂板である。キャリア付き銅箔24は、キャリア銅箔22と銅箔23とが互いに剥離可能に積層されたものである。
次に、図5(b)に示すように、銅箔23の表面に最上層の配線導体2を形成する。この配線導体2は、表層帯状電極5を含んでおり、突起電極7を含んでいない。配線導体2は、周知のセミアディティブ法により形成する。最上層の配線導体2は、突起電極7を含んでいないことから、セミアディティブ法によりこの配線導体2を形成する際に表層帯状電極5と突起電極7との電気的な絶縁信頼性が損なわれることはない。
次に、図5(c)に示すように、銅箔23および最上層の配線導体2の表面に最上層の絶縁層1aを積層する。最上層の絶縁層1aには、ビアホール4aを含む複数のビアホール4をレーザ加工により形成する。
次に、図5(d)に示すように、最上層の絶縁層1aの表面およびビアホール5内に次層の配線導体2を形成する。ビアホール4a内に形成された導体は、突起電極7を形成する。
次に、図5(e)に示すように、配線導体2が形成された絶縁層1aの表面に絶縁層1bおよび次層の配線導体2を積層する。
次に、図6(f)に示すように、配線導体2が形成された絶縁層1bの表面に最下層の絶縁層1cおよび最下層の配線導体2を形成する。
次に、図6(g)に示すように、配線導体2が形成された最下層の絶縁層1cの表面に下面側のソルダーレジスト層3を形成する。
次に、図6(h)に示すように、キャリア銅箔22と銅箔23との間を剥離して支持基板21をキャリア銅箔22ともに除去する。
次に、図6(i)に示すように、銅箔23をエッチング除去して表層帯状電極5および突起電極7を露出させる。このとき、エッチングにより表層帯状電極5および突起電極7の表面も若干エッチングされて、表層帯状電極5および突起電極7の露出表面が最上層の絶縁層1aの表面よりも0.1〜3μm凹んだものとなる。
最後に、図6(j)に示すように、最上層の絶縁層1aおよび最上層の配線導体2の表面に上面側のソルダーレジスト層3を被着することにより、指紋センサー用配線基板10が完成する。
1・・・・・・・絶縁基板
1a〜1c・・・絶縁層
3・・・・・・・ソルダーレジスト層
5・・・・・・・表層帯状電極
6・・・・・・・内層帯状電極
7・・・・・・・突起電極
10・・・・・・・指紋センサー用配線基板

Claims (2)

  1. 複数の絶縁層が積層されて成る絶縁基板と、最上層の前記絶縁層上に形成されており、第1の方向に沿って並設された指紋読み取り用の複数本の表層帯状電極と、最上層の前記絶縁層に接する次層の前記絶縁層上に形成されており、前記第1の方向と直交する第2の方向に沿って並設された指紋読み取り用の複数本の内層帯状電極と、該内層帯状電極上に形成されており、前記表層帯状電極同士の間に向けて突出する突起電極と、最上層の前記絶縁層ならびに前記表層帯状電極および前記突起電極を覆うソルダーレジスト層とを具備して成る指紋センサー用配線基板であって、前記表層帯状電極は、最上層の前記絶縁層の上面に埋入されているとともに、前記突起電極は、最上層の前記絶縁層を上下に貫通するビアホール内に充填された導体のみにより形成されていることを特徴とする指紋センサー用配線基板。
  2. 前記表層帯状電極および前記突起電極は、その上面が最上層の前記絶縁層の上面よりも0.1〜3μm低くなるように形成されているとともに、該表層帯状電極および突起電極の上面を覆う前記ソルダーレジスト層の厚みが6μm以下であることを特徴とする請求項1記載の指紋センサー用配線基板。
JP2017030654A 2017-02-22 2017-02-22 指紋センサー用配線基板 Active JP6791784B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017030654A JP6791784B2 (ja) 2017-02-22 2017-02-22 指紋センサー用配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017030654A JP6791784B2 (ja) 2017-02-22 2017-02-22 指紋センサー用配線基板

Publications (2)

Publication Number Publication Date
JP2018137332A JP2018137332A (ja) 2018-08-30
JP6791784B2 true JP6791784B2 (ja) 2020-11-25

Family

ID=63366959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017030654A Active JP6791784B2 (ja) 2017-02-22 2017-02-22 指紋センサー用配線基板

Country Status (1)

Country Link
JP (1) JP6791784B2 (ja)

Also Published As

Publication number Publication date
JP2018137332A (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
JP4614278B2 (ja) 電子回路ユニット、及びその製造方法
JP4790558B2 (ja) 配線回路基板の製造方法
JP4332162B2 (ja) 配線基板の製造方法
JP2007088056A (ja) 配線回路基板
JP2006019723A (ja) 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム
TW201517710A (zh) 電路板及電路板製作方法
JP6813387B2 (ja) 指紋センサー用配線基板
JP4588622B2 (ja) 配線回路基板の製造方法
JP6484073B2 (ja) 回路付サスペンション基板
JP6502814B2 (ja) 指紋センサー用配線基板
TWI628987B (zh) 指紋感測器用配線基板
JP6791784B2 (ja) 指紋センサー用配線基板
CN107451523B (zh) 指纹传感器用布线基板
JP2014232857A (ja) 配線基板およびその製造方法
JP7077005B2 (ja) 配線基板及びその製造方法
JP5860303B2 (ja) 配線基板およびその製造方法
JP7133329B2 (ja) 配線基板
JP7071253B2 (ja) 印刷配線板の製造方法
JP2006108352A (ja) 配線基板及びその製造方法
JP5409519B2 (ja) 配線基板およびその製造方法
KR20220163913A (ko) 회로기판
JP2020088321A (ja) 印刷配線板及び印刷配線板の製造方法
JP2021082720A (ja) 配線回路基板
JP2018060925A (ja) 配線基板およびその製造方法
WO2014115288A1 (ja) 部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201105

R150 Certificate of patent or registration of utility model

Ref document number: 6791784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150