CN106413292A - 优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板 - Google Patents
优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板 Download PDFInfo
- Publication number
- CN106413292A CN106413292A CN201610905167.1A CN201610905167A CN106413292A CN 106413292 A CN106413292 A CN 106413292A CN 201610905167 A CN201610905167 A CN 201610905167A CN 106413292 A CN106413292 A CN 106413292A
- Authority
- CN
- China
- Prior art keywords
- central layer
- ectonexine
- printed board
- layer
- compensation value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000003825 pressing Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000002253 acid Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 156
- 238000010276 construction Methods 0.000 claims description 32
- 239000011162 core material Substances 0.000 claims description 18
- 238000003475 lamination Methods 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 235000012489 doughnuts Nutrition 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000005457 optimization Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 5
- 238000010030 laminating Methods 0.000 abstract 2
- 238000003486 chemical etching Methods 0.000 abstract 1
- 238000005553 drilling Methods 0.000 abstract 1
- 238000012634 optical imaging Methods 0.000 abstract 1
- 238000007619 statistical method Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010424 printmaking Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板，所述方法包括以下步骤：开料，提供至少两块芯板；酸性蚀刻，采用化学蚀刻方法制作芯板辅助面；钻孔，在板边钻出铆合孔；内光成像，按照图形菲林预补偿要求给定内外层芯板图形预补偿值；层压铆合，以内外层芯板堆叠后的各层铆合孔为基点进行铆合，对内外层芯板进行预排板；层压压合，将预排板的内外层芯板进行压合。本发明依据大量涨缩数据统计分析，对芯板图形的预补偿值进行优化，控制内外层芯板在压合时产生的涨缩差异，有效提高了叠层结构芯板的压合层间对准度，确保了印制板的品质，有利于印制板加工工艺能力的提升以及加工范围的扩大。
Description
【技术领域】
本发明属于电路板技术领域，具体涉及一种优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板。
【背景技术】
叠层结构的印制板由于其内外层芯板辅助面的设计差异(外层芯板为大铜面，内层芯板为线路面)，压合时易导致内外层芯板产生一定的涨缩差异，致使层间对准效果差，存在内层短路报废的风险。现有技术中，针对core+core结构，一般会将内外层芯板图形的预补偿值设计为一致的固定值；部分电路板客户为避免或降低压合过程中内外层芯板存在的涨缩差异带来的影响，会将电路板设计为较小的拼板尺寸，以降低涨缩差异带来的尺寸影响，同时考虑各层芯板压合偏移时存在内层短路的风险，会在电路板中设计较大的隔离环(孔到线间距)，以保证层偏情况下不会导致内层短路。上述两种方案的缺点在于：板材利用率、生产效率以及工艺能力提升方面会受到很大的限制，从而引起产品加工范围受限。
【发明内容】
有鉴于此，本发明提供一种优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板。
本发明提供如下技术方案，一种优化叠层结构印制板涨缩匹配性的方法，包括如下步骤：
S1.开料，提供至少两块芯板；
S2.酸性蚀刻，采用化学蚀刻方法制作芯板辅助面，外层芯板辅助面为大铜面，内层芯板辅助面为线路面；
S3.钻孔，采用钻孔设备在内外芯板板边钻出位置一一对应的铆合孔；
S4.内光成像，按照图形菲林预补偿要求给定内外层芯板图形预补偿值：外层芯板图形预补偿值比内层芯板图形预补偿值多万分之四；内外层芯板铆合孔图形预补偿值按1:1给定；
S5.层压铆合，以内外层芯板堆叠后的各层铆合孔为基点进行铆合，对内外层芯板进行预排板；
S6.层压压合，将预排板的内外层芯板进行压合。
优选的，所述在板边钻出铆合孔的同时，在内外层芯板的四个边角处分别设置两组同心圆环孔。
优选的，所述两组同心圆环孔呈对角直线分布，一组靠近板边，一组靠近板内。
优选的，所述按要求给定内外层芯板图形预补偿值的同时，内外层芯板靠近板边的一组同心圆环孔图形随内外层芯板菲林图形按比例同涨缩，内外层芯板靠近板内的一组同心圆环孔的图形预补偿值按1:1给定。
优选的，所述将内外层芯板排板压合后，还包括步骤S7.层压后检偏，根据四个边角处分别设置的两组同心圆环孔的偏移情况对印制板进行层压检偏，检测层间对准效果。
一种叠层结构印制板，包括辅助面为大铜面的外层芯板和辅助面为线路面的内层芯板，所述叠层结构印制板由内外层芯板压合而成，所述内外层芯板菲林图形按外层芯板预补偿值比内层芯板预补偿值多万分之四的比例进行拉伸、压合构成叠层结构；所述内外层芯板上设有铆合孔，层与层之间铆合孔图形预补偿值按1:1输出、堆叠构成铆合结构。
优选的，所述内外层芯板的四个边角处分别设置两组同心圆环孔，两组同心圆环孔呈对角直线分布，一组靠近板边，一组靠近板内。
优选的，所述内外层芯板靠近板边的一组同心圆环孔图形随内外层芯板菲林图形按比例同涨缩、拉伸构成层压对准结构，内外层芯板靠近板内的一组同心圆环孔图形预补偿值按1:1输出、堆叠构成层压检偏结构。
本发明的有益技术效果是：
1.结合内外层芯板压合过程的实际涨缩变化，依据大量涨缩数据统计及分析，从设计角度出发从根本上对芯板图形的预补偿值进行优化，控制内外层芯板在压合时产生的涨缩差异，有效的提高了叠层结构芯板的压合层间对准度，确保了印制板的品质，有利于印制板常规加工工艺能力的提升以及加工范围的扩大。
2.通过优化芯板板边相关工具孔,在确保芯板预补偿优化后得以正常生产的同时，更好的检测压合过程中各层芯板的涨缩变化。
【附图说明】
图1实施例一中的优化叠层结构印制板涨缩匹配性的方法的实施流程图。
图2实施例一中的叠层结构印制板的立体结构示意图。
图3实施例一中的叠层结构印制板的平面结构示意图。
【具体实施方式】
为了使本专利的技术方案和技术效果更加清楚，下面结合附图和实施例对本专利的具体实施方式进行详细描述。
实施例一：
如图1所示，本实施例中的优化叠层结构印制板涨缩匹配性的方法，包括如下步骤:
S1.开料，提供至少两块芯板。根据设计要求对基材芯板进行开料裁切处理，板材经纬向需保持一致，两块芯板中一块作为外层芯板，另一块作为内层芯板。
S2.酸性蚀刻，采用化学蚀刻方法制作芯板辅助面，外层芯板辅助面为大铜面，内层芯板辅助面为线路面。在基材芯板上进行酸性蚀刻，外层芯板表面的铜箔采用酸性蚀刻液体进行蚀刻形成大铜面，内层芯板表面的铜箔按设计要求部分覆盖一层抗蚀干膜后采用酸性蚀刻液体进行蚀刻，形成线路面。
S3.钻孔，采用钻孔设备在内外芯板板边钻出位置一一对应的铆合孔。同时，在内外层芯板的四个边角处分别设置两组同心圆环孔，两组同心圆环孔呈对角直线分布，一组靠近板边，一组靠近板内。
S4.内光成像，按照图形菲林预补偿要求给定内外层芯板图形预补偿值：外层芯板图形预补偿值比内层芯板图形预补偿值多万分之四，例如内层芯板图形Y方向预补偿值设计为万分之四，X方向预补偿值设计为万分之五，则外层芯板图形Y方向预补偿值设计为万分之八，X方向预补偿值设计为万分之九；内外层芯板铆合孔图形预补偿值按1:1给定，即各层铆合孔图形设计不做拉伸。另外，内外层芯板靠近板边的一组同心圆环孔图形随内外层芯板菲林图形按比例同涨缩，内外层芯板靠近板内的一组同心圆环孔的图形预补偿值按1:1给定，即靠近板内的一组同心圆孔图形不做拉伸，另一组靠近板边的同心圆孔图形与芯板同步拉伸。其中设计外层芯板图形预补偿值比内层芯板预补偿值多拉伸万分之四是在大量涨缩数据统计及分析的基础上做出的优化设计，避免了压合时各层芯板涨缩严重不一致的情况。
S5.层压铆合，以内外层芯板堆叠后的各层铆合孔为基点进行铆合，对内外层芯板进行预排板。各层铆合孔图形不做拉伸以保证各层铆合孔位置一一对应，确保各层顺序符合叠层要求，将内外层芯板以铆合孔为基点进行堆叠后用铆钉进行铆合，从而实现预排板。
S6.层压压合，将预排板的内外层芯板进行压合。对预排板的叠层结构按照正常压合程序进行排板压合制成印制板半成品。
S7.层压后检偏，根据四个边角处分别设置的两组同心圆环孔的偏移情况对印制板进行层压检偏，检测层间对准效果。其中不做拉伸的各层同心圆孔在压合后，体现出各层偏移量的差异，与芯板同步拉伸的各层同心圆孔在压合后，体现出各层的对准效果。
如图2和图3所示，按照上述优化叠层结构印制板涨缩匹配性的方法制得的叠层结构印制板，包括辅助面为大铜面11的外层芯板1和辅助面为线路面21的内层芯板2，印制板由内外层芯板按外层→…内层…→外层的堆叠顺序压合而成，内外层芯板菲林图形按外层芯板预补偿值比内层芯板预补偿值多万分之四的比例进行拉伸、压合构成叠层结构100；内外层芯板板边处设有铆合孔，层与层之间铆合孔图形预补偿值按1:1输出不做拉伸，各层以铆合孔中心为基点进行堆叠后构成铆合结构200，各层铆合孔位置一一对应。
内外层芯板的四个边角处分别设置两组同心圆环孔，两组同心圆环孔呈对角直线分布，一组靠近板边，一组靠近板内。内外层芯板靠近板边的一组同心圆环孔图形随内外层芯板菲林图形按比例同涨缩进行拉伸，各层同心圆孔堆叠构成层压对准结构300，压合后体现出各层的对准效果，内外层芯板靠近板内的一组同心圆环孔图形预补偿值按1:1输出不做拉伸，各层同心圆孔堆叠构成层压检偏结构400，压合后体现出各层偏移量的差异。
以上所述仅为本专利的优选实施例而已，并不用于限制本专利，对于本领域的技术人员来说，本专利可以有各种更改和变化。凡在本专利的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利的保护范围之内。
Claims (8)
1.一种优化叠层结构印制板涨缩匹配性的方法，其特征在于，包括如下步骤：
S1.开料，提供至少两块芯板；
S2.酸性蚀刻，采用化学蚀刻方法制作芯板辅助面，外层芯板辅助面为大铜面，内层芯板辅助面为线路面；
S3.钻孔，采用钻孔设备在内外芯板板边钻出位置一一对应的铆合孔；
S4.内光成像，按照图形菲林预补偿要求给定内外层芯板图形预补偿值：外层芯板图形预补偿值比内层芯板图形预补偿值多万分之四；
内外层芯板铆合孔图形预补偿值按1:1给定；
S5.层压铆合，以内外层芯板堆叠后的各层铆合孔为基点进行铆合，对内外层芯板进行预排板；
S6.层压压合，将预排板的内外层芯板进行压合。
2.如权利要求1所述的优化叠层结构印制板涨缩匹配性的方法，其特征在于，所述在板边钻出铆合孔的同时，在内外层芯板的四个边角处分别设置两组同心圆环孔。
3.如权利要求2所述的优化叠层结构印制板涨缩匹配性的方法，其特征在于，所述两组同心圆环孔呈对角直线分布，一组靠近板边，一组靠近板内。
4.如权利要求3所述的优化叠层结构印制板涨缩匹配性的方法，其特征在于，所述按要求给定内外层芯板图形预补偿值的同时，内外层芯板靠近板边的一组同心圆环孔图形随内外层芯板菲林图形按比例同涨缩，内外层芯板靠近板内的一组同心圆环孔的图形预补偿值按1:1给定。
5.如权利要求4所述的优化叠层结构印制板涨缩匹配性的方法，其特征在于，所述将内外层芯板排板压合后，还包括步骤S7.层压后检偏，根据四个边角处分别设置的两组同心圆环孔的偏移情况对印制板进行层压检偏，检测层间对准效果。
6.一种如权利要求1～5所述的优化叠层结构印制板涨缩匹配性的方法制得的叠层结构印制板，包括辅助面为大铜面的外层芯板和辅助面为线路面的内层芯板，所述叠层结构印制板由内外层芯板压合而成，其特征在于，所述内外层芯板菲林图形按外层芯板预补偿值比内层芯板预补偿值多万分之四的比例进行拉伸、压合构成叠层结构；所述内外层芯板上设有铆合孔，层与层之间铆合孔图形预补偿值按1:1输出、堆叠构成铆合结构。
7.如权利要求6所述的叠层结构印制板，其特征在于，所述内外层芯板的四个边角处分别设置两组同心圆环孔，两组同心圆环孔呈对角直线分布，一组靠近板边，一组靠近板内。
8.如权利要求7所述的叠层结构印制板，其特征在于，所述内外层芯板靠近板边的一组同心圆环孔图形随内外层芯板菲林图形按比例同涨缩、拉伸构成层压对准结构，内外层芯板靠近板内的一组同心圆环孔图形预补偿值按1:1输出、堆叠构成层压检偏结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610905167.1A CN106413292A (zh) | 2016-10-17 | 2016-10-17 | 优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610905167.1A CN106413292A (zh) | 2016-10-17 | 2016-10-17 | 优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106413292A true CN106413292A (zh) | 2017-02-15 |
Family
ID=58011899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610905167.1A Pending CN106413292A (zh) | 2016-10-17 | 2016-10-17 | 优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106413292A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107995804A (zh) * | 2017-08-30 | 2018-05-04 | 奥士康精密电路（惠州）有限公司 | 一种减少pcb压合异物的方法 |
| CN108513460A (zh) * | 2018-04-16 | 2018-09-07 | 四会富士电子科技有限公司 | 一种多层pcb板的铆合方法 |
| CN108668444A (zh) * | 2018-06-25 | 2018-10-16 | 广州兴森快捷电路科技有限公司 | 涨缩控制方法、加工方法和系统、计算机存储介质和设备 |
| CN109094177A (zh) * | 2018-08-14 | 2018-12-28 | 江西鸿格科技有限公司 | 一种无网结印刷网版的制版工艺 |
| CN109219276A (zh) * | 2018-10-31 | 2019-01-15 | 西安微电子技术研究所 | 一种提高多层印制电路板层压工艺的方法 |
| CN109561605A (zh) * | 2018-12-14 | 2019-04-02 | 深圳市景旺电子股份有限公司 | 一种多层板压合涨缩数据的抓取方法及多层板的制作方法 |
| CN110536569A (zh) * | 2019-09-29 | 2019-12-03 | 胜宏科技（惠州）股份有限公司 | 一种避免压合后层偏的pcb板加工方法 |
| CN110708874A (zh) * | 2019-09-24 | 2020-01-17 | 珠海崇达电路技术有限公司 | 一种快速判断hdi板ope冲孔孔偏的方法 |
| CN112638064A (zh) * | 2021-02-08 | 2021-04-09 | 四川英创力电子科技股份有限公司 | 具有二阶盲孔的印制电路板及加工方法 |
| CN113423177A (zh) * | 2021-05-13 | 2021-09-21 | 江西景旺精密电路有限公司 | 提高孔到孔、线路到线路、线路到防焊的位置精度的方法 |
| CN113630988A (zh) * | 2021-08-17 | 2021-11-09 | 博敏电子股份有限公司 | 一种超高多层板高精度层间对位的控制方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102291949A (zh) * | 2010-06-18 | 2011-12-21 | 富葵精密组件(深圳)有限公司 | 多层电路板制作方法 |
| CN103987194A (zh) * | 2014-05-04 | 2014-08-13 | 奥士康精密电路（惠州）有限公司 | 一种多层板压合涨缩控制方法 |
| CN104470265A (zh) * | 2014-11-19 | 2015-03-25 | 广州兴森快捷电路科技有限公司 | 一种多层线路板的制作方法 |
| CN105072830A (zh) * | 2015-09-10 | 2015-11-18 | 江门崇达电路技术有限公司 | 一种层偏检测方法 |
| CN206332900U (zh) * | 2016-10-17 | 2017-07-14 | 珠海杰赛科技有限公司 | 叠层结构印制板 |
-
2016
- 2016-10-17 CN CN201610905167.1A patent/CN106413292A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102291949A (zh) * | 2010-06-18 | 2011-12-21 | 富葵精密组件(深圳)有限公司 | 多层电路板制作方法 |
| CN103987194A (zh) * | 2014-05-04 | 2014-08-13 | 奥士康精密电路（惠州）有限公司 | 一种多层板压合涨缩控制方法 |
| CN104470265A (zh) * | 2014-11-19 | 2015-03-25 | 广州兴森快捷电路科技有限公司 | 一种多层线路板的制作方法 |
| CN105072830A (zh) * | 2015-09-10 | 2015-11-18 | 江门崇达电路技术有限公司 | 一种层偏检测方法 |
| CN206332900U (zh) * | 2016-10-17 | 2017-07-14 | 珠海杰赛科技有限公司 | 叠层结构印制板 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107995804A (zh) * | 2017-08-30 | 2018-05-04 | 奥士康精密电路（惠州）有限公司 | 一种减少pcb压合异物的方法 |
| CN108513460A (zh) * | 2018-04-16 | 2018-09-07 | 四会富士电子科技有限公司 | 一种多层pcb板的铆合方法 |
| CN108668444B (zh) * | 2018-06-25 | 2020-03-06 | 广州兴森快捷电路科技有限公司 | 涨缩控制方法、加工方法和系统、计算机存储介质和设备 |
| CN108668444A (zh) * | 2018-06-25 | 2018-10-16 | 广州兴森快捷电路科技有限公司 | 涨缩控制方法、加工方法和系统、计算机存储介质和设备 |
| CN109094177A (zh) * | 2018-08-14 | 2018-12-28 | 江西鸿格科技有限公司 | 一种无网结印刷网版的制版工艺 |
| CN109219276A (zh) * | 2018-10-31 | 2019-01-15 | 西安微电子技术研究所 | 一种提高多层印制电路板层压工艺的方法 |
| CN109219276B (zh) * | 2018-10-31 | 2020-04-21 | 西安微电子技术研究所 | 一种提高多层印制电路板层压工艺的方法 |
| CN109561605B (zh) * | 2018-12-14 | 2020-04-21 | 深圳市景旺电子股份有限公司 | 一种多层板压合涨缩数据的抓取方法及多层板的制作方法 |
| CN109561605A (zh) * | 2018-12-14 | 2019-04-02 | 深圳市景旺电子股份有限公司 | 一种多层板压合涨缩数据的抓取方法及多层板的制作方法 |
| CN110708874A (zh) * | 2019-09-24 | 2020-01-17 | 珠海崇达电路技术有限公司 | 一种快速判断hdi板ope冲孔孔偏的方法 |
| CN110708874B (zh) * | 2019-09-24 | 2021-06-04 | 珠海崇达电路技术有限公司 | 一种快速判断hdi板ope冲孔孔偏的方法 |
| CN110536569A (zh) * | 2019-09-29 | 2019-12-03 | 胜宏科技（惠州）股份有限公司 | 一种避免压合后层偏的pcb板加工方法 |
| CN112638064A (zh) * | 2021-02-08 | 2021-04-09 | 四川英创力电子科技股份有限公司 | 具有二阶盲孔的印制电路板及加工方法 |
| CN113423177A (zh) * | 2021-05-13 | 2021-09-21 | 江西景旺精密电路有限公司 | 提高孔到孔、线路到线路、线路到防焊的位置精度的方法 |
| CN113630988A (zh) * | 2021-08-17 | 2021-11-09 | 博敏电子股份有限公司 | 一种超高多层板高精度层间对位的控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106413292A (zh) | 优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板 | |
| CN102098884B (zh) | 标准压合板的制作方法及标准压合板 | |
| CN206332900U (zh) | 叠层结构印制板 | |
| CN103533741B (zh) | 一种双面厚铜板及其制作方法 | |
| CN105472892A (zh) | 一种电路板的制作方法 | |
| CN101959373A (zh) | 一种提高印制电路板盲孔对准度的方法 | |
| CN105682381A (zh) | 一种高多层pcb板及其压合方法 | |
| CN105072830A (zh) | 一种层偏检测方法 | |
| CN104519681B (zh) | 高层数超大尺寸高对准度线卡类印制线路板的制作方法 | |
| CN103747639A (zh) | 一种高层板制造方法 | |
| CN106341961B (zh) | 高密度互连印制电路板及提高盲孔与图形对准度的方法 | |
| CN103313517A (zh) | 一种pcb板钻孔定位方法 | |
| CN106455293A (zh) | 一种多层大尺寸高速背板的制作方法 | |
| CN106851975A (zh) | 一种刚挠结合板及其制作方法 | |
| WO2019056650A1 (zh) | Pcb内层图形的优化方法及pcb、拼板结构和层压结构 | |
| CN107613676A (zh) | 一种多层线路板层偏改善方法 | |
| CN106211637A (zh) | 一种hdi电路板的制作方法 | |
| CN105430944B (zh) | 多层印刷电路板的制作方法及多层印刷电路板 | |
| CN110545616A (zh) | 一种便于监测层偏的pcb板及其制作方法 | |
| CN104797095B (zh) | 一种铆钉机台面及应用其的印刷电路板层压方法 | |
| CN104325174B (zh) | 印制电路板钻孔定位装置与方法 | |
| CN107592757B (zh) | 一种多层电路板的高精度层间对位制作方法 | |
| CN107734827A (zh) | 对位标和对位检测方法 | |
| CN109548292B (zh) | 超长尺寸高多层pcb钻孔生产工艺 | |
| CN201479472U (zh) | Pcb生产用铆合定位器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170215 |