CN104470265A - 一种多层线路板的制作方法 - Google Patents

一种多层线路板的制作方法 Download PDF

Info

Publication number
CN104470265A
CN104470265A CN201410665107.8A CN201410665107A CN104470265A CN 104470265 A CN104470265 A CN 104470265A CN 201410665107 A CN201410665107 A CN 201410665107A CN 104470265 A CN104470265 A CN 104470265A
Authority
CN
China
Prior art keywords
daughter board
board
daughter
location hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410665107.8A
Other languages
English (en)
Other versions
CN104470265B (zh
Inventor
杨烈文
乔书晓
宫立军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201410665107.8A priority Critical patent/CN104470265B/zh
Publication of CN104470265A publication Critical patent/CN104470265A/zh
Application granted granted Critical
Publication of CN104470265B publication Critical patent/CN104470265B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/166Alignment or registration; Control of registration

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种多层线路板的制作方法,包括如下步骤:准备多个子板;获取各子板的涨缩值;根据获取的各子板的涨缩值制作出各子板的菲林图形,其中,菲林图形包括定位孔图形与线路图形;将线路图形、定位孔图形均分别转移到相应的所述子板上,根据子板上的线路图形制作出各子板的线路,根据子板上的定位孔图形确定子板上的定位孔位置;根据定位孔位置在各个子板上钻设出定位孔;依次叠放各个所述子板,并将各子板上的定位孔对应一致;用定位件穿过所述定位孔将各子板固定在一起;层压各子板。本发明能降低各子板在高温层压后由于子板发生涨缩导致层间对位不准造成的多层线路板的报废现象,提高了对位精度,大大提高了线路板的质量。

Description

一种多层线路板的制作方法
技术领域
本发明涉及印制线路板的制作技术领域,尤其涉及一种多层线路板的制作方法。
背景技术
目前,随着电子产品不断向多功能化、小型轻量化、高性能化的方向发展,印制线路板的布线密度越来越大,印制线路板的芯板层数越来越多,各芯板层间对位精度的要求也越来越高,逐渐向高密度、多层、高精度方向发展,且具有盲埋孔设计的印制线路板越来越多。
现有制作多层印制线路板时,往往先准备好多层子板,将线路图形转移到各个子板上,依次叠放各个子板,将各个子板压合成多层板。然而,由于各个子板存在涨缩值且涨缩值都不同,将子板高温层压后,线路板上的线路图形由于涨缩变化而发生错位。尤其是各个线路板上需要开设的钻孔、盲孔,由于错位,导致各层子板上的钻孔位置、盲孔位置均不能相应重合在一起,因此无法形成钻孔或盲孔,且开设出的钻孔、盲孔过程中极易于损坏到线路图形,线路板的质量严重受损,线路板的报废率增大,成本增大。
发明内容
基于此,本发明在于克服现有技术的缺陷,提供一种能提高线路板质量的多层线路板的制作方法。
其技术方案如下:一种多层线路板的制作方法,包括如下步骤:
准备多个子板;
获取各个所述子板的涨缩值;
根据获取的各个所述子板的涨缩值制作出各个所述子板的菲林图形,其中,所述菲林图形包括定位孔图形与线路图形;
根据子板上的线路图形确定出各个子板的钻孔位置,根据子板上的定位孔图形确定子板上的定位孔位置;
根据定位孔位置、钻孔位置在各个子板上钻设出定位孔、钻孔;
将各个子板均进行全板电镀;
根据子板上的线路图形制作出各个子板的线路;
依次叠放各个所述子板,并将各个所述子板上的定位孔对应一致;
用定位件穿过所述定位孔将各个所述子板固定在一起;
层压各个所述子板。
下面对技术方案进一步说明:
优选的,每个所述子板的定位孔在所述子板上的位置均相同,且任意两个子板间的定位孔均一一对应。
优选的,所述定位孔设置在各个所述子板的板边。
优选的,根据获取的各个所述子板的涨缩值分别制作出各个所述子板的菲林图形的具体方法为:各个所述子板的菲林图形根据各个子板的涨缩值相应进行缩放得到各子板的菲林图形。
优选的,根据获取的各个所述子板的涨缩值制作出各个所述子板的菲林图形的步骤后还包括步骤:调整各定位孔图形,使得各子板的定位孔图形均一一对应。
优选的,根据获取的各个所述子板的涨缩值分别制作出各个所述子板的菲林图形的具体步骤包括:
根据各个所述子板的涨缩值得到平均涨缩值;
各个所述子板的菲林图形根据平均涨缩值相应进行缩放得到各子板的菲林图形。
优选的,根据各个所述子板的涨缩值得到平均涨缩值之前还包括步骤:
从多个子板中选出作为制作多层线路板所需的子板,任意两个选出的子板涨缩值间的差值在预设范围内。
优选的,所述定位件均采用铆钉定位。
下面对前述技术方案的原理、效果等进行说明:
1、本发明所述多层线路板的制作方法根据各子板实际涨缩制作菲林图形,通过菲林图形制作出各个子板的线路图形,且将各个子板用定位件穿过定位孔串联定位,各子板线路图形在高温层压后随各子板相应涨缩,能提高各个子板的盲孔、埋孔以及通孔对位精度,能降低各子板在高温层压后由于子板发生涨缩导致层间对位不准造成的多层线路板的报废现象,提高了线路板的各层板间的线路图形对位精度,大大提高了线路板的质量。
2、仅仅将各个子板的线路图形进行涨缩设计,而将各个子板的定位孔图形不进行涨缩设计,且通过定位孔图形在各个子板上所制作出的定位孔一一对应,能较好的用铆钉穿过定位孔以将各个子板串联定位,能避免由于各个子板的涨缩值之间相差偏大导致制作出各定位孔之间位置存在偏差,而无法被定位件穿过以将各个子板串联定位,以至于无法完成层压多层线路板的操作,可见,本发明能够快速、高质量完成各子板的层压步骤。
3、选取出涨缩值较为接近的子板作为制作多层线路板的子板,并获取用于制作该多层线路板各子板的平均涨缩值,按照平均涨缩值来制作菲林图形,再根据菲林图形来制作各个子板的线路图形,用定位件穿过各子板的定位孔以将各个子板串联定位,然后,高温层压各个子板。由于平均涨缩值与各个子板的实际涨缩值较为接近,因此,能尽可能的将各个线路板的线路图形对位准确,大大提高了多层线路板的质量。
附图说明
图1是本发明实施例所述多层线路板的制作方法流程图一;
图2是本发明实施例所述多层线路板的制作方法流程图二;
图3是本发明实施例所述多层线路板的制作方法流程图三。
具体实施方式
下面结合附图对本发明的实施例进行详细说明:
如图1所示,本发明实施例一的多层线路板的制作方法,包括如下步骤:
S101、准备多个子板;
S102、获取各个所述子板的涨缩值;
S103、根据获取的各个所述子板的涨缩值制作出各个所述子板的菲林图形,例如,当获取的某块子板的涨缩值为1.3时,则将该子板对应的菲林图形相应缩小1.3倍,该缩小后的菲林图形即为该子板的菲林图形,其中,所述菲林图形包括定位孔图形与线路图形;
S104、根据子板上的线路图形确定出各个子板的钻孔位置,根据子板上的定位孔图形确定子板上的定位孔位置;
S105、根据定位孔位置、钻孔位置在各个子板上钻设出定位孔、钻孔;
S106、将各个子板均进行全板电镀;
S107、根据子板上的线路图形制作出各个子板的线路,即通过曝光、显影、蚀刻制作出各个子板上的线路图形;
S108、依次叠放各个所述子板,并将各个所述子板上的定位孔对应一致,用定位件穿过所述定位孔将各个所述子板串联固定在一起,其中,定位件可采用铆钉;
S109、高温层压各个所述子板,当多层线路板中存在有盲孔或埋孔时,可以先将具有盲孔或埋孔的多层子板按照上述步骤层压,再将其作为整体与其它子板按照上述步骤一起层压得到所需多层线路板。
本发明所述多层线路板的制作方法根据各子板实际涨缩制作菲林图形,通过菲林图形制作出各个子板的线路图形,将各个子板用定位件穿过定位孔串联定位,各子板线路图形在高温层压后随各子板相应涨缩,能提高各个子板的盲孔、埋孔以及通孔对位精度,能降低各子板在高温层压后由于子板发生涨缩导致层间对位不准造成的多层线路板的报废现象,提高了线路板的各层板间的线路图形对位精度,大大提高了线路板的质量。
如图2所示,实施例二的多层线路板的制作方法,包括如下步骤:
S201、准备多个子板;
S202、获取各个所述子板的涨缩值;
S203、根据获取的各个所述子板的涨缩值制作出各个所述子板的菲林图形,例如,当获取的某块子板的涨缩值为1.3时,则将该子板对应的菲林图形相应缩小1.3倍,该缩小后的菲林图形即为该子板的菲林图形,其中,所述菲林图形包括定位孔图形与线路图形,调整定位孔图形使得各定位孔图形在各子板的位置、大小均一一对应,例如,每个子板的板边均设置六个定位孔时,为保证任意两个子板间的定位孔位置、大小均一一对应,则在制作各菲林图形时,将各菲林图形的六个定位孔位置均相互对应;
S204、根据子板上的线路图形确定出各个子板的钻孔位置,根据子板上的定位孔图形确定子板上的定位孔位置;
S205、根据定位孔位置、钻孔位置在各个子板上钻设出定位孔、钻孔;
S206、将各个子板均进行全板电镀;
S207、根据子板上的线路图形制作出各个子板的线路,即通过曝光、显影、蚀刻制作出各个子板上的线路图形;
S208、根据定位孔位置在各个子板上钻设出定位孔;
S209、依次叠放各个所述子板,并将各个所述子板上的定位孔对应一致,用定位件穿过所述定位孔将各个所述子板串联固定在一起,其中,定位件可采用铆钉;
S207、高温层压各个所述子板,当多层线路板中存在有盲孔或埋孔时,可以先将具有盲孔或埋孔的多层子板按照上述步骤层压,再将其作为整体与其它子板按照上述步骤一起层压得到所需多层线路板。
实施例二与实施例一不同之处在于步骤S203,其仅仅将各个子板的线路图形进行涨缩设计,而将各个子板的定位孔图形不进行涨缩设计,且通过定位孔图形在各个子板上所制作出的定位孔一一对应,能较好的用铆钉穿过定位孔以将各个子板串联定位,能避免由于各个子板的涨缩值之间相差偏大导致制作出各定位孔之间位置存在偏差,而无法被定位件穿过以将各个子板串联定位,以至于无法完成层压多层线路板的操作,可见,通过该方法能够快速、高质量完成各子板的层压步骤。
如图3所示,实施例三的多层线路板的制作方法,包括如下步骤:
S301、准备多个子板;
S302、获取各个所述子板的涨缩值;
S303、选出涨缩值较为接近的子板作为多层线路板的子板,即从多个子板中选出作为制作多层线路板所需的子板,任意两个选出的子板涨缩值间的差值在预设范围内,将涨缩值偏差较大的子板排除;
S304、根据选出的各个所述子板的涨缩值得到平均涨缩值;
S305、各个所述子板的菲林图形根据平均涨缩值相应进行缩放得到各子板的菲林图形,例如,当获取的某块子板的平均涨缩值为1.3时,则将所有子板对应的菲林图形相应缩小1.3倍,缩小后的菲林图形即为子板的菲林图形,其中,所述菲林图形包括定位孔图形与线路图形;
S306、根据子板上的线路图形确定出各个子板的钻孔位置,根据子板上的定位孔图形确定子板上的定位孔位置;
S307、根据定位孔位置、钻孔位置在各个子板上钻设出定位孔、钻孔;
S308、将各个子板均进行全板电镀;
S309、根据子板上的线路图形制作出各个子板的线路,即通过曝光、显影、蚀刻制作出各个子板上的线路图形;
S310、依次叠放各个所述子板,并将各个所述子板上的定位孔对应一致,用定位件穿过所述定位孔将各个所述子板串联固定在一起,其中,定位件可采用铆钉;
S311、高温层压各个所述子板,当多层线路板中存在有盲孔或埋孔时,可以先将具有盲孔或埋孔的多层子板按照上述步骤层压,再将其作为整体与其它子板按照上述步骤一起层压得到所需多层线路板。
实施例三与实施例一不同之处在于增加了步骤S303、S304,即选取出涨缩值较为接近的子板作为制作多层线路板的子板,并获取用于制作该多层线路板各子板的平均涨缩值,按照平均涨缩值来制作菲林图形,再根据菲林图形来制作各个子板的线路图形,用定位件穿过各子板的定位孔以将各个子板串联定位,然后,高温层压各个子板。由于平均涨缩值与各个子板的实际涨缩值较为接近,因此,能尽可能的将各个线路板的线路图形对位准确,大大提高了多层线路板的质量。
综上,本发明具有如下优点:
1、本发明所述多层线路板的制作方法根据各子板实际涨缩制作菲林图形,通过菲林图形制作出各个子板的线路图形,且将各个子板用定位件穿过定位孔串联定位,各子板线路图形在高温层压后随各子板相应涨缩,能提高各个子板的盲孔、埋孔以及通孔对位精度,能降低各子板在高温层压后由于子板发生涨缩导致层间对位不准造成的多层线路板的报废现象,提高了线路板的各层板间的线路图形对位精度,大大提高了线路板的质量。
2、仅仅将各个子板的线路图形进行涨缩设计,而将各个子板的定位孔图形不进行涨缩设计,且通过定位孔图形在各个子板上所制作出的定位孔一一对应,能较好的用铆钉穿过定位孔以将各个子板串联定位,能避免由于各个子板的涨缩值之间相差偏大导致制作出各定位孔之间位置存在偏差,而无法被定位件穿过以将各个子板串联定位,以至于无法完成层压多层线路板的操作,可见,本发明能够快速、高质量完成各子板的层压步骤。
3、选取出涨缩值较为接近的子板作为制作多层线路板的子板,并获取用于制作该多层线路板各子板的平均涨缩值,按照平均涨缩值来制作菲林图形,再根据菲林图形来制作各个子板的线路图形,用定位件穿过各子板的定位孔以将各个子板串联定位,然后,高温层压各个子板。由于平均涨缩值与各个子板的实际涨缩值较为接近,因此,能尽可能的将各个线路板的线路图形对位准确,大大提高了多层线路板的质量。
以上所述实施例仅表达了本发明的具体实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。

Claims (8)

1.一种多层线路板的制作方法,其特征在于,包括如下步骤:
准备多个子板;
获取各个所述子板的涨缩值;
根据获取的各个所述子板的涨缩值制作出各个所述子板的菲林图形,其中,所述菲林图形包括定位孔图形与线路图形;
根据子板上的线路图形确定出各个子板的钻孔位置,根据子板上的定位孔图形确定子板上的定位孔位置;
根据定位孔位置、钻孔位置在各个子板上钻设出定位孔、钻孔;
将各个子板均进行全板电镀;
根据子板上的线路图形制作出各个子板的线路;
依次叠放各个所述子板,并将各个所述子板上的定位孔对应一致;
用定位件穿过所述定位孔将各个所述子板固定在一起;
层压各个所述子板。
2.根据权利要求1所述的多层线路板的制作方法,其特征在于,每个所述子板的定位孔在所述子板上的位置均相同,且任意两个子板间的定位孔均一一对应。
3.根据权利要求2所述的多层线路板的制作方法,其特征在于,所述定位孔设置在各个所述子板的板边。
4.根据权利要求1所述的多层线路板的制作方法,其特征在于,根据获取的各个所述子板的涨缩值分别制作出各个所述子板的菲林图形的具体方法为:各个所述子板的菲林图形根据各个子板的涨缩值相应进行缩放得到各子板的菲林图形。
5.根据权利要求4所述的多层线路板的制作方法,其特征在于,根据获取的各个所述子板的涨缩值制作出各个所述子板的菲林图形的步骤后还包括步骤:调整各定位孔图形,使得各子板的定位孔图形均一一对应。
6.根据权利要求1所述的多层线路板的制作方法,其特征在于,根据获取的各个所述子板的涨缩值分别制作出各个所述子板的菲林图形的具体步骤包括:
根据各个所述子板的涨缩值得到平均涨缩值;
各个所述子板的菲林图形根据平均涨缩值相应进行缩放得到各子板的菲林图形。
7.根据权利要求6所述的多层线路板的制作方法,其特征在于,根据各个所述子板的涨缩值得到平均涨缩值之前还包括步骤:
从多个子板中选出作为制作多层线路板所需的子板,任意两个选出的子板涨缩值间的差值在预设范围内。
8.根据权利要求1至7任一项所述的多层线路板的制作方法,其特征在于,所述定位件均采用铆钉定位。
CN201410665107.8A 2014-11-19 2014-11-19 一种多层线路板的制作方法 Active CN104470265B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410665107.8A CN104470265B (zh) 2014-11-19 2014-11-19 一种多层线路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410665107.8A CN104470265B (zh) 2014-11-19 2014-11-19 一种多层线路板的制作方法

Publications (2)

Publication Number Publication Date
CN104470265A true CN104470265A (zh) 2015-03-25
CN104470265B CN104470265B (zh) 2017-09-22

Family

ID=52915404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410665107.8A Active CN104470265B (zh) 2014-11-19 2014-11-19 一种多层线路板的制作方法

Country Status (1)

Country Link
CN (1) CN104470265B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105392304A (zh) * 2015-10-21 2016-03-09 胜宏科技(惠州)股份有限公司 一种线路板压合方法
CN106061139A (zh) * 2016-06-17 2016-10-26 奥士康精密电路(惠州)有限公司 一种hdi板内层层间对准度控制方法
CN106413292A (zh) * 2016-10-17 2017-02-15 珠海杰赛科技有限公司 优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板
CN107949148A (zh) * 2017-10-25 2018-04-20 高德(苏州)电子有限公司 一种使用二次压合制作高频线路板的方法
CN108012407A (zh) * 2017-12-12 2018-05-08 惠州市金百泽电路科技有限公司 一种层间对准高要求盲孔板制作方法
CN108526557A (zh) * 2017-03-02 2018-09-14 无锡深南电路有限公司 一种高精度ic载板的加工方法
CN109688736A (zh) * 2019-01-29 2019-04-26 深圳市景旺电子股份有限公司 多层电路板及其制作方法
CN110602887A (zh) * 2019-09-17 2019-12-20 四川深北电路科技有限公司 一种高频多层电路板的制造方法
CN110788927A (zh) * 2019-11-13 2020-02-14 莆田市涵江区依吨多层电路有限公司 一种5G高端伺服器印制线路板厚薄core组合产品的开孔方法
CN111182745A (zh) * 2020-01-16 2020-05-19 惠州Tcl移动通信有限公司 一种印刷电路板加工方法及印刷电路板
CN111372382A (zh) * 2020-04-15 2020-07-03 黄石广合精密电路有限公司 一种pcb板的子母板压合对位设计工艺方法
CN112770499A (zh) * 2019-11-06 2021-05-07 珠海方正科技高密电子有限公司 电路板的加工处理方法和装置
CN114190015A (zh) * 2021-12-29 2022-03-15 湖北金禄科技有限公司 可穿戴产品的pcb及其加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202957A (ja) * 2005-01-20 2006-08-03 Shinko Seisakusho:Kk 補強板付きプリント配線板の製造方法
CN101557680A (zh) * 2008-04-10 2009-10-14 欣兴电子股份有限公司 多联电路板的移植方法
CN102573303A (zh) * 2010-12-31 2012-07-11 北大方正集团有限公司 电路板成型方法及电路板
CN103369836A (zh) * 2012-03-31 2013-10-23 北大方正集团有限公司 钻带涨缩方法和装置
CN103687315A (zh) * 2013-12-12 2014-03-26 广州兴森快捷电路科技有限公司 冲孔对位靶标的设计方法
CN103747639A (zh) * 2014-02-13 2014-04-23 遂宁市广天电子有限公司 一种高层板制造方法
CN104023486A (zh) * 2014-06-11 2014-09-03 深圳华麟电路技术有限公司 软硬多层线路板及其电测定位孔的制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202957A (ja) * 2005-01-20 2006-08-03 Shinko Seisakusho:Kk 補強板付きプリント配線板の製造方法
CN101557680A (zh) * 2008-04-10 2009-10-14 欣兴电子股份有限公司 多联电路板的移植方法
CN102573303A (zh) * 2010-12-31 2012-07-11 北大方正集团有限公司 电路板成型方法及电路板
CN103369836A (zh) * 2012-03-31 2013-10-23 北大方正集团有限公司 钻带涨缩方法和装置
CN103687315A (zh) * 2013-12-12 2014-03-26 广州兴森快捷电路科技有限公司 冲孔对位靶标的设计方法
CN103747639A (zh) * 2014-02-13 2014-04-23 遂宁市广天电子有限公司 一种高层板制造方法
CN104023486A (zh) * 2014-06-11 2014-09-03 深圳华麟电路技术有限公司 软硬多层线路板及其电测定位孔的制作方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105392304B (zh) * 2015-10-21 2017-12-05 胜宏科技(惠州)股份有限公司 一种线路板压合方法
CN105392304A (zh) * 2015-10-21 2016-03-09 胜宏科技(惠州)股份有限公司 一种线路板压合方法
CN106061139A (zh) * 2016-06-17 2016-10-26 奥士康精密电路(惠州)有限公司 一种hdi板内层层间对准度控制方法
CN106413292A (zh) * 2016-10-17 2017-02-15 珠海杰赛科技有限公司 优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板
CN108526557A (zh) * 2017-03-02 2018-09-14 无锡深南电路有限公司 一种高精度ic载板的加工方法
CN107949148A (zh) * 2017-10-25 2018-04-20 高德(苏州)电子有限公司 一种使用二次压合制作高频线路板的方法
CN107949148B (zh) * 2017-10-25 2020-05-12 高德(苏州)电子有限公司 一种使用二次压合制作高频线路板的方法
CN108012407B (zh) * 2017-12-12 2020-07-10 惠州市金百泽电路科技有限公司 一种层间对准高要求盲孔板制作方法
CN108012407A (zh) * 2017-12-12 2018-05-08 惠州市金百泽电路科技有限公司 一种层间对准高要求盲孔板制作方法
CN109688736A (zh) * 2019-01-29 2019-04-26 深圳市景旺电子股份有限公司 多层电路板及其制作方法
CN109688736B (zh) * 2019-01-29 2020-10-30 深圳市景旺电子股份有限公司 多层电路板及其制作方法
CN110602887A (zh) * 2019-09-17 2019-12-20 四川深北电路科技有限公司 一种高频多层电路板的制造方法
CN112770499A (zh) * 2019-11-06 2021-05-07 珠海方正科技高密电子有限公司 电路板的加工处理方法和装置
CN110788927A (zh) * 2019-11-13 2020-02-14 莆田市涵江区依吨多层电路有限公司 一种5G高端伺服器印制线路板厚薄core组合产品的开孔方法
CN110788927B (zh) * 2019-11-13 2021-12-28 莆田市涵江区依吨多层电路有限公司 一种5G高端伺服器印制线路板厚薄core组合产品的开孔方法
CN111182745A (zh) * 2020-01-16 2020-05-19 惠州Tcl移动通信有限公司 一种印刷电路板加工方法及印刷电路板
CN111182745B (zh) * 2020-01-16 2022-01-04 惠州Tcl移动通信有限公司 一种印刷电路板加工方法及印刷电路板
CN111372382A (zh) * 2020-04-15 2020-07-03 黄石广合精密电路有限公司 一种pcb板的子母板压合对位设计工艺方法
CN114190015A (zh) * 2021-12-29 2022-03-15 湖北金禄科技有限公司 可穿戴产品的pcb及其加工方法

Also Published As

Publication number Publication date
CN104470265B (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
CN104470265A (zh) 一种多层线路板的制作方法
CN103179812B (zh) 高多阶hdi印刷电路板的制作方法
CN102523704B (zh) 一种多阶hdi板的生产方法
CN104394658B (zh) 刚挠结合线路板及其制备方法
CN103124469B (zh) 一种阶梯印刷电路板及其制作方法
CN107484356B (zh) 一种厚铜夹心铝基板的制作方法
CN103687347B (zh) 一种局部混压印制电路板的制作方法
CN104270889A (zh) 局部高精度印制线路板及其制备方法
CN102548186A (zh) 一种对称压合结构hdi板及制作方法
CN103747639A (zh) 一种高层板制造方法
WO2017107535A1 (zh) 刚挠结合板及其制备方法
CN102056414A (zh) 印刷电路板的制作方法
CN103501579A (zh) 一种线路板的对位方法
CN102469703A (zh) 电路板盲孔的制作方法
CN103687315A (zh) 冲孔对位靶标的设计方法
CN104333979A (zh) 一种在多层板上进行二次钻孔的方法
CN101351088A (zh) 内埋式线路结构及其工艺
CN103327756A (zh) 具有局部混合结构的多层电路板及其制作方法
CN108495486A (zh) 一种高速背板的制作方法及高速背板
CN105101623A (zh) 超薄介质层的电路板及其制作工艺
CN112752439A (zh) 一种用于制作高密度互连线路板的方法
CN102781173A (zh) 一种ptfe材质pcb板的加工成型方法
CN105430944A (zh) 多层印刷电路板的制作方法及多层印刷电路板
CN104320929A (zh) 一种多层软硬板结合且有阻抗要求的印制板的制作方法
CN206506767U (zh) 一种防翘曲不对称印制线路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20150325

Assignee: Guangzhou Kaide Finance Leasing Co.,Ltd.

Assignor: SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.|GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.|YIXING SILICON VALLEY ELECTRONICS TECH Co.,Ltd.|GUANGZHOU XINGSEN ELECTRONIC Co.,Ltd.

Contract record no.: 2019990000235

Denomination of invention: Manufacturing method of multi-layer circuit board

Granted publication date: 20170922

License type: Exclusive License

Record date: 20190716

EE01 Entry into force of recordation of patent licensing contract
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Manufacturing method of multi-layer circuit board

Effective date of registration: 20190807

Granted publication date: 20170922

Pledgee: Guangzhou Kaide Finance Leasing Co.,Ltd.

Pledgor: GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.|YIXING SILICON VALLEY ELECTRONICS TECH Co.,Ltd.|SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.

Registration number: Y2019990000032

EC01 Cancellation of recordation of patent licensing contract

Assignee: Guangzhou Kaide Finance Leasing Co.,Ltd.

Assignor: GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.|SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.|YIXING SILICON VALLEY ELECTRONICS TECH Co.,Ltd.|GUANGZHOU XINGSEN ELECTRONIC Co.,Ltd.

Contract record no.: 2019990000235

Date of cancellation: 20220922

EC01 Cancellation of recordation of patent licensing contract
PC01 Cancellation of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20220922

Granted publication date: 20170922

Pledgee: Guangzhou Kaide Finance Leasing Co.,Ltd.

Pledgor: GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.|YIXING SILICON VALLEY ELECTRONICS TECH Co.,Ltd.|SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.

Registration number: Y2019990000032