CN109688736A - 多层电路板及其制作方法 - Google Patents

多层电路板及其制作方法 Download PDF

Info

Publication number
CN109688736A
CN109688736A CN201910086382.7A CN201910086382A CN109688736A CN 109688736 A CN109688736 A CN 109688736A CN 201910086382 A CN201910086382 A CN 201910086382A CN 109688736 A CN109688736 A CN 109688736A
Authority
CN
China
Prior art keywords
circuit board
multilayer circuit
production method
daughter board
core plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910086382.7A
Other languages
English (en)
Other versions
CN109688736B (zh
Inventor
曾向伟
谢伦魁
黄�俊
张霞
冯汝良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Kinwong Electronic Co Ltd
Original Assignee
Shenzhen Kinwong Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Kinwong Electronic Co Ltd filed Critical Shenzhen Kinwong Electronic Co Ltd
Priority to CN201910086382.7A priority Critical patent/CN109688736B/zh
Publication of CN109688736A publication Critical patent/CN109688736A/zh
Application granted granted Critical
Publication of CN109688736B publication Critical patent/CN109688736B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Abstract

本发明属于电路板技术领域,尤其涉及一种多层电路板及其制作方法,多层电路板的制作方法包括以下步骤:提供多个芯板;在各所述芯板的相同位置分别钻出用于对位的定位孔,各定位孔为同心圆且直径从上至下依次增大;分别将多个芯板压合制得至少两个子板,各所述子板具有相同数量的所述芯板;制作各所述子板的外层线路;通过各所述定位孔进行定位,将各子板压合成母板。本发明的多层电路板的制作方法,相较于采用一次压合的方式,可减少半固化片的使用数量,压合形成母板时采用的铆钉的长度大大减小,能减小对铆钉的冲击程度;在压合时,可保证对位精度,同时,由于各子板的外层线路的涨缩系数相同,能有效提高产品的合格率,利于生产控制。

Description

多层电路板及其制作方法
技术领域
本发明属于电路板技术领域,尤其涉及一种多层电路板及其制作方法。
背景技术
多层电路板一般指板厚≥4.0mm、铜厚≥2oz、芯板厚在0.08-0.13mm且层数≥16层的高层板,其多采用一次性压合形成,其成品因采用的芯板薄、铜较厚,尺寸稳定性相比厚的芯板差;层数高、层叠后板的厚度大、结构内半固化张数多,需要较长的铆钉来定位固定,在压合时铆钉受到的冲击程度大,会影响定位精度,同时,现有的定位结构难以满足高精度定位的需求,成品合格率较低。
发明内容
本发明的目的在于提供一种多层电路板的制作方法,旨在解决现有技术中多层电路板制作的合格率较低的技术问题。
为实现上述目的,本发明采用的技术方案是:一种多层电路板的制作方法,包括以下步骤:
提供多个芯板;
在各所述芯板的相同位置分别钻出用于对位的定位孔,各定位孔为同心圆且直径从上至下依次增大;
分别将多个芯板压合制得至少两个子板,各所述子板具有相同数量的所述芯板;
制作各所述子板的外层线路,制作的各外层线路的涨缩系数相同;
通过各所述定位孔进行定位,将各子板压合成母板。
进一步地,相邻的两个所述同心圆之间的间距为0.05mm。
进一步地,压合形成各所述子板时,从下至上依次将钢板、铝片、离型膜、多个芯板、离型膜、铝片、钢板叠置,其中,各层芯板之间分别放置半固化片,所述铝片的厚度为0.2mm~0.3mm。
进一步地,压合形成各所述子板时,进行排真空,将无铜区的空气排出,在180度以上的温度下进行压合。
进一步地,各所述芯板的上下两面均包括含铜区和无铜区,在所述无铜区的相邻的外型边之间形成锣槽区,所述锣槽区设有铜盘,所述铜盘与所述外型边的间距大于或等于0.3mm,所述铜盘在锣槽时连同所述锣槽区一同被去除,相邻的两芯板相对的面上的铜盘错位设置。
进一步地,在同一列或同一行中,相邻的两个所述铜盘之间的间距为1~2mm。
进一步地,所述芯板四周的边框处具有多个阻流块,各相邻的两行所述阻流块错开设置,所述阻流块沿与所述芯板平行的平面所截得的形状为等腰梯形,沿所述阻流块的长度方向,两相邻的所述阻流块之间形成第一流道,所述第一流道的宽度各处相等,沿所述阻流块的宽度方向,两相邻的所述阻流块之间之间形成第二流道,所述第二流道的宽度各处相等。
进一步地,所述第一流道和所述第二流道的宽度取值范围均为2mm~3mm。
进一步地,所述子板包含的芯板的数量小于或等于5。
本发明的另一目在于提供一种多层电路板,采用上述多层电路板的制作方法制得。
本发明的有益效果:本发明的多层电路板的制作方法,由于采用先分别压合形成各子板,再将各子板压合形成母板的方式制作多层电路板,相较于采用一次压合的方式,可减少半固化片的使用数量,压合形成母板时采用的铆钉的长度大大减小,压合时铆钉受到冲击程度小;在制作子板前,在各芯板上钻的定位孔为依次增大的同心圆,在压合时,可保证对位精度,同时,由于各子板的外层线路的涨缩系数相同,能有效提高产品的合格率,利于生产控制。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的多层电路板的制作方法的流程框图;
图2为图1所示多层电路板的制作方法中压合制作的一个子板时的侧视结构示意图;
图3为图1所示多层电路板的制作方法中压合制作的另一个子板时的侧视结构示意图;
图4为图1所示多层电路板的制作方法中将多个子板压合成母板时的侧视结构示意图;
图5为图1所示多层电路板的制作方法中制成的母板的侧视结构示意图;
图6为图1所示多层电路板的制作方法中一子板上各定位孔形成的同心圆的结构示意图;
图7为图1所示多层电路板的制作方法中另一子板上各定位孔形成的同心圆的结构示意图;
图8为图1所示多层电路板的制作方法中母板上各定位孔形成的同心圆的结构示意图;
图9为图1所示多层电路板的制作方法中芯板的外型边上的阻流块的布设结构示意图;
图10为图1所示多层电路板的制作方法中芯板上铜盘的布设示意图;
图11为图10的部分放大示意图。
其中,图中各附图标记:
10—母板 11—第一子板 12—第二子板
100—芯板 110—铜箔 101—第一定位孔
102—第二定位孔 103—第九定位孔 104—第十定位孔
105—金属化孔 111—阻流块 112—第一流道
113—第二流道 114—含铜区 115—无铜区
120—铜盘 130—外型边 140—锣槽区
200—半固化片 300—铝片 310—离型膜
400—钢板。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
如图1~8所示,本发明实施例提供的多层电路板的制作方法,包括以下步骤:
S100:提供多个芯板100。
S200:在各芯板100的相同位置分别钻出用于对位的定位孔,各定位孔为同心圆且直径从上至下依次增大。
S300:分别将多个芯板100压合制得至少两个子板,各子板具有相同数量的芯板100。
S400:制作各子板的外层线路,制作的各外层线路的涨缩系数相同。
S500:通过各定位孔进行定位,将各子板压合成母板10。
本实施例提供的多层电路板的制作方法,由于采用先分别压合形成各子板,再将各子板压合形成母板10的方式制作多层电路板,相较于采用一次压合的方式,可减少半固化片200的使用数量,压合形成母板10时采用的铆钉的长度大大减小,压合时铆钉受到冲击程度小;在制作子板前,在各芯板100上钻的定位孔为依次增大的同心圆,在压合时,可保证对位精度,同时,由于各子板的外层线路的涨缩系数相同,能有效提高产品的合格率,利于生产控制。
在步骤S100中,各芯板100为厚铜芯板,例如,各芯板100上下两侧具有铜箔110,铜箔110的厚度大于或等于0.07mm,芯板100厚度为0.08~0.13mm,压合后制成的母板10的厚度大于4mm。
在步骤S200中,定位孔可设置在芯板100的四个边角处。各芯板100中,相邻的两个同心圆之间的间距可设置为0.05mm,各芯板100设置同心圆可方便检测整块板的层偏品质,如此,可满足对位精度在25μm以内,满足对位品质的需求。图6示出了L2-L9层的各定位孔投影后形成的同心圆,其中,最内侧两个圆分别为L2层的第一定位孔101和L3层的第二定位孔102,即从内至外依次为第一定位孔101、第二定位孔102…第八定位孔;图7示出了L10-L17层的各定位孔投影后形成的同心圆,其中,最内侧两个圆分别为L10层的第九定位孔103和L11层的第十定位孔104,即从内至外依次为第九定位孔103、第十定位孔104…第十六定位孔;图8示出了L2-L17层的各定位孔投影后形成的同心圆,从内至外,同心圆的直径依次增大,相邻的两个同心圆之间的间距设置为0.05mm。
在步骤S300中,各子板包含的芯板100的数量相等,单个子板包含的芯板100的数量设置为小于或等于5,即层数小于或等于10L;单个子板的厚度范围为2.2~2.5mm。也就是说,单个子板的芯板数量不能太大,太大则容易造成层间偏移量过大,芯板数量控制在5张以内,可确保子板压合后的层偏品质能得到有效的控制。
在压合形成各子板时,从下至上依次将钢板400、铝片300、离型膜310、组合好的多个芯板100、离型膜310、铝片300、钢板400叠置,其中,各层芯板100之间分别放置半固化片200,上下两侧单个铝片300的厚度的取值范围均为0.2mm~0.3mm,设置的铝片300可避免铆钉与钢板400在高压接触而被挤压变形,以及可减少树脂在高温作用下溶解流动冲击铆钉,铝片300若太薄则起不到缓冲作用,铝片300若太厚则缓冲过大,对板面易产生凹凸不平的现象,影响板的外观,铝片300厚度设置在0.2mm~0.3mm能有效改善层偏。
在压合形成各子板时,进行排真空,将无铜区115的空气排出,例如排真空120分钟以上,从开始压合就进行排真空操作;在180度以上的温度下进行压合,可确保无铜区115内的空气排出效果好。例如,在180度以上的温度下压合80min。
在步骤S400中,在制作各子板的外层线路时,采用相同的压机、相同的压合程式在同一炉内完成压合,以确保各子板的涨缩同步,压合后的涨缩系数取各子板涨缩系数的平均值。
在步骤S500中,各子板压合后形成多层电路板的母板10。压合时,在各子板之间放置半固化片200,在子板的外侧依次放置半固化片200和铜箔110,可使用铆钉穿过各定位孔进行定位操作,上下两端最外侧的半固化片200的厚度为0.228mm、最外侧的铜箔110厚度为0.14mm,压合后形成预定层数的多层电路板。在层与层之间可放置106*4张数半固化片,即层与层之间层叠放置4张半固化片;半固化片200选择热膨胀系数低、耐热性高且高含胶量的半固化片,以确保压合时的填胶充分及耐热性能。可以理解的,压合时也可采用1080半固化片,其含胶量高。
在一实施例中,如图9所示,在各芯板100四周的边框处制作多个阻流块111,各相邻的两行阻流块111错开设置,阻流块111沿与芯板100平行的平面所截得的形状为等腰梯形。沿阻流块111的长度方向,两相邻的两个阻流块111之间形成第一流道112,第一流道112的宽度D1各处相等,沿阻流块111的宽度方向,两相邻的两个阻流块111之间之间形成第二流道113,第二流道113的宽度D2各处相等,即相邻的两个阻流块111相对的边是平行的,如此,压合时其排气效果较好。
在一实施例中,第一流道112和第二流道113的宽度取值范围均为2mm~3mm,以使压合时的排气效果和阻胶效果良好。在一实施方式中,阻流块111的截面为等腰梯形,该等腰梯形的第一底边和第二底边的长度分别10mm、20mm,第一底边和第二底边之间的距离为10mm。
在一实施例中,如图10、图11所示,各芯板100的上下两面均包括含铜区114和无铜区115,在无铜区115的相邻的外型边130之间形成锣槽区140,锣槽区140内设有铜盘120,铜盘120的截面呈圆形,铜盘120的直径比锣刀的直径小1mm,铜盘120与外型边130的间距D3大于或等于0.3mm,铜盘120的直径等于锣槽区140的宽度减去0.6mm,铜盘120在锣槽时连同锣槽区140一同被去除,相邻的两芯板100相对的面上的铜盘120交错设置。也就是说,压合得到的母板10可裁切得到多个单件成品,该多个单件成品在母板10上呈矩阵布设,多个子板完成第二次压合形成母板10后,沿着各外型边130将锣槽区140锣掉,形成多个预定形状尺寸的单件成品。在锣槽区140设置铜盘120,可增加压合时的稳定性,层与层之间不易发生偏移,这些铜盘120在锣槽后全部被去除,如此,也能满足板面不留辅助残铜的要求。在单件产品中,单元内的无区铜少,且大多要求不能在单元内增加辅助残铜(铜盘),而单元内无铜区115与含铜区114变化程度不同,故在压板时层与层间易于产生滑动,压合后层间偏移量大,造成层偏不良报废。采用本实施例铜盘的设置结构,不仅能有效降低报废率,正好能克服常用的方法如通过先热熔(增加熔合位的数量)加铆合(增加铆钉孔的数量)、增加排板牛皮纸张数、在压板时适当减少高压压力存在较高的报废率,并且铜盘120未占用单元内的空间,铜盘120在外形加工成单件产品后即被去除。
在一实施方式中,在同一列或同一行中,相邻的两个铜盘120之间的间距D4为1~2mm,在加工生产时,可根据实际情况对该间距灵活设置,预形成的电路板的层数越多,该间距设置得越小。
以下以制作具有18层线路的多层线路板的为例,同时结合参考图2至图11,对其具体制作过程进行描述:
如图2至图5所示,母板10分成两块子板进行压合制得,两子板分别为第一子板11(L2-L9)和第二子板12(L10-L17),各子板的制作流程:
按工序:工程资料设计、开料、内层线路、AOI(自动光学检测)、棕化、压合、削溢胶(磨板)、钻靶、外层线路、内层蚀刻、退膜、AOI、送压合待其它层组合压合。
外层线路、内层蚀刻、AOI、送压合待其它层组合压合。
步骤1:对工程资料和设计要求资料进行对比确认,同时确认芯板100与PP(半固化片200)的厚度规格可以满足设计要求,再进行采购板料与PP。
步骤2:按照制作好的工程资料(在CAM设计好外型边130、铜盘120等),拼版,再进行开料,然后将覆铜板切成规定规格的尺寸。
步骤3:开料到内层AOI(自动光学检测)按正常流程制作,爆光时,对位精度最大设定为25μm,采用4个CCD定位的冲槽机生产。
步骤4:棕化按正常流程制作,为确保厚铜底部的棕化品质,在棕化缸内停留生产时间至少为70秒。
步骤5:热熔、铆合:先进行热熔,再进行铆合,铆合需加8个钉,8个钉分布于板的四边,其中,各长边3个,各短边1个,热熔和铆合后均需要照X-RAY检测板四角设置的同心圆。
步骤6:预排,因两个子板均是由4张芯板100组板成,半固化片200已夹在芯板100内,故不需要预排外层的半固化片200。
步骤7:排板,将子板放于回流线排板台上排好,为确保铆钉不与钢板400直接接触挤压,在其间放一铝片300,同时,为确保板面与铝片300压合后拆板时不粘在一起,在铝片300与板间放置一张离型膜310隔开排板,即排板顺序为钢板400/铝片300/离型膜310/组合好的L2-L9或L10-L17层/离型膜310/铝片300/钢板400,按上述顺序一层一层叠放好,根据压合板的厚度控制排板层数,排板时采用红外线对每层板进行对位,确保对位精度在±2mm以内。
步骤8:压合,为确保压合后的品质,需选用对应匹配的高耐热性材料程式压合。半固化料温固化时间需确保180度以上80分钟,抽真空时间设置在120分钟以上,从开始压合就进行抽真空操作,压合后检测层偏品质。
步骤9:削溢胶,在磨板线进行正常作业,只开不织布磨刷进行磨板,正常磨板1-2次即可,确保铜面干净平整,然后测量涨缩,按两张子板涨缩系数取平均值。采用不织布磨刷进行磨板,可使板面均匀一致,其具有较强的切削能力,磨板效率高,从而提升产能。
步骤10:钻靶,将后工序线路对位的圆孔钻出,并设计在外型边130上,并根据涨缩的数据出线路L2/L9/L10/L17层线路对位资料。
步骤11:外层线路,用全自动曝光机进行对位,关闭自动涨缩功能,按涨缩系数资料生产,对位精度按25μm设定,显影后检测对位品质。
步骤12:内层蚀刻,首件确认品质,同步用X-RAY检测L2/L9与L3-L8层层偏的同心圆;同步用X-RAY检测L10/L17与L11-L16层层偏的同心圆,蚀刻后的板再送去进行层压。
母板10制作流程(L1-L18):第一子板11和第二子板12棕化、铆合第一子板11和第二子板12(L2-L9和L10-L17)、预排(将两张子板与L1-L2和L17-L18组合)、排板、压合(先热压再冷压)、钻孔(钻金属化孔105)、沉铜板电、外层线路、图电、蚀刻、AOI、防焊、表面处理、锣板、电测、FQC、FQA,相关步骤如下:
步骤1:热熔、铆合:先进行热熔,再进行铆合,铆合需加8个钉,8个钉分布于板的四边,其中,各长边分别为3个,各短边1个,热熔和铆合后均需要通过X-RAY检测板四角设置的同心圆。
步骤2:预排,将已热熔、铆合的L2-L17(L2-L9和L10-L17组成)在两边预排好L1-L2和L17-L18层半固化片200,完成组合。
步骤3:排板,将子板放于回流线的排板台上排好,排板顺序为钢板400、外层铜箔110(L1层铜箔110)、组合好的L2-L17层、外层铜箔110(L18层铜箔110),按一层一层码好,排板层数根据板厚进行控制,排板时采用红外线对每层板进行对位,需确保对位精度在±2mm以内。
步骤4:压合,为确保压合后品质,需选用对应匹配的高耐热性材料程式压合。半固化片200料温固化时间需确保180度以上80分钟,抽真空时间设置在120分钟以上,从压合开始就进行抽真空,压合后在X-RAY打靶时设定自动检测层偏品质,经确认层偏品质均控制在0.1mm以内,层偏改善明显,批量板层偏无异常。
步骤5:按照钻孔、沉铜、板电制作,参数为常规参数,直至完成包装。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种多层电路板的制作方法,其特征在于:包括:
提供多个芯板;
在各所述芯板的相同位置分别钻出用于对位的定位孔,各定位孔为同心圆且直径从上至下依次增大;
分别将多个芯板压合制得至少两个子板,各所述子板具有相同数量的所述芯板;
制作各所述子板的外层线路,制作的各外层线路的涨缩系数相同;
通过各所述定位孔进行定位,将各子板压合成母板。
2.根据权利要求1所述的多层电路板的制作方法,其特征在于:相邻的两个所述同心圆之间的间距为0.05mm。
3.根据权利要求1所述的多层电路板的制作方法,其特征在于:压合形成各所述子板时,从下至上依次将钢板、铝片、离型膜、多个芯板、离型膜、铝片、钢板叠置,其中,各层芯板之间分别放置半固化片,所述铝片的厚度为0.2mm~0.3mm。
4.根据权利要求1所述的多层电路板的制作方法,其特征在于:压合形成各所述子板时,进行排真空,将无铜区的空气排出,在180度以上的温度下进行压合。
5.根据权利要求1所述的多层电路板的制作方法,其特征在于:各所述芯板的上下两面均包括含铜区和无铜区,在所述无铜区的相邻的外型边之间形成锣槽区,所述锣槽区设有铜盘,所述铜盘与所述外型边的间距大于或等于0.3mm,所述铜盘在锣槽时连同所述锣槽区一同被去除,相邻的两芯板相对的面上的铜盘错位设置。
6.根据权利要求5所述的多层电路板的制作方法,其特征在于:在同一列或同一行中,相邻的两个所述铜盘之间的间距为1~2mm。
7.根据权利要求1所述的多层电路板的制作方法,其特征在于:所述芯板四周的边框处具有多个阻流块,各相邻的两行所述阻流块错开设置,所述阻流块沿与所述芯板平行的平面所截得的形状为等腰梯形,沿所述阻流块的长度方向,两相邻的所述阻流块之间形成第一流道,所述第一流道的宽度各处相等,沿所述阻流块的宽度方向,两相邻的所述阻流块之间之间形成第二流道,所述第二流道的宽度各处相等。
8.根据权利要求7所述的多层电路板的制作方法,其特征在于:所述第一流道和所述第二流道的宽度取值范围均为2mm~3mm。
9.根据权利要求1~8任一项所述的多层电路板的制作方法,其特征在于:所述子板包含的芯板的数量小于或等于5。
10.一种多层电路板,其特征在于:采用权利要求1~9任一项的多层电路板的制作方法制得。
CN201910086382.7A 2019-01-29 2019-01-29 多层电路板及其制作方法 Active CN109688736B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910086382.7A CN109688736B (zh) 2019-01-29 2019-01-29 多层电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910086382.7A CN109688736B (zh) 2019-01-29 2019-01-29 多层电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN109688736A true CN109688736A (zh) 2019-04-26
CN109688736B CN109688736B (zh) 2020-10-30

Family

ID=66194049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910086382.7A Active CN109688736B (zh) 2019-01-29 2019-01-29 多层电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN109688736B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190389A (zh) * 2019-06-03 2019-08-30 深圳市景旺电子股份有限公司 一种天线板及其制作方法
CN110996558A (zh) * 2019-10-31 2020-04-10 华宇华源电子科技(深圳)有限公司 一种超厚多层板的压合工艺
CN112165779A (zh) * 2020-10-20 2021-01-01 江西强达电路科技有限公司 一种多层pcb高精度内层压合方法
CN112312652A (zh) * 2020-10-27 2021-02-02 惠州市特创电子科技有限公司 多层电路板以及移动通讯装置
CN112822877A (zh) * 2021-01-31 2021-05-18 惠州中京电子科技有限公司 一种改善压合无铜区起皱方法
CN113382563A (zh) * 2020-02-25 2021-09-10 竞华电子(深圳)有限公司 双面压件的制造方法及双面压件
CN113630988A (zh) * 2021-08-17 2021-11-09 博敏电子股份有限公司 一种超高多层板高精度层间对位的控制方法
CN114302579A (zh) * 2021-12-30 2022-04-08 安捷利电子科技(苏州)有限公司 一种多层fpc层间偏位的检测方法及其应用
CN115942651A (zh) * 2023-01-10 2023-04-07 浙江万正电子科技股份有限公司 一种多层超厚铜两阶埋盲孔电路板的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060253270A1 (en) * 2002-01-08 2006-11-09 Nguyen Manh-Quan T Model for modifying drill data to predict hole locations in a panel structure
CN101662897A (zh) * 2009-09-04 2010-03-03 东莞美维电路有限公司 多层叠加印制线路板的制作方法
CN103747639A (zh) * 2014-02-13 2014-04-23 遂宁市广天电子有限公司 一种高层板制造方法
CN104470265A (zh) * 2014-11-19 2015-03-25 广州兴森快捷电路科技有限公司 一种多层线路板的制作方法
CN205389291U (zh) * 2016-02-24 2016-07-20 深圳市景旺电子股份有限公司 一种刚挠结合板的层压结构
CN205912324U (zh) * 2016-07-28 2017-01-25 深圳市嘉立创科技发展有限公司 多层印刷电路板
CN108513463A (zh) * 2018-05-30 2018-09-07 江门崇达电路技术有限公司 一种厚度均匀的厚铜板及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060253270A1 (en) * 2002-01-08 2006-11-09 Nguyen Manh-Quan T Model for modifying drill data to predict hole locations in a panel structure
CN101662897A (zh) * 2009-09-04 2010-03-03 东莞美维电路有限公司 多层叠加印制线路板的制作方法
CN103747639A (zh) * 2014-02-13 2014-04-23 遂宁市广天电子有限公司 一种高层板制造方法
CN104470265A (zh) * 2014-11-19 2015-03-25 广州兴森快捷电路科技有限公司 一种多层线路板的制作方法
CN205389291U (zh) * 2016-02-24 2016-07-20 深圳市景旺电子股份有限公司 一种刚挠结合板的层压结构
CN205912324U (zh) * 2016-07-28 2017-01-25 深圳市嘉立创科技发展有限公司 多层印刷电路板
CN108513463A (zh) * 2018-05-30 2018-09-07 江门崇达电路技术有限公司 一种厚度均匀的厚铜板及其制作方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190389A (zh) * 2019-06-03 2019-08-30 深圳市景旺电子股份有限公司 一种天线板及其制作方法
CN110996558A (zh) * 2019-10-31 2020-04-10 华宇华源电子科技(深圳)有限公司 一种超厚多层板的压合工艺
CN113382563A (zh) * 2020-02-25 2021-09-10 竞华电子(深圳)有限公司 双面压件的制造方法及双面压件
CN112165779A (zh) * 2020-10-20 2021-01-01 江西强达电路科技有限公司 一种多层pcb高精度内层压合方法
CN112165779B (zh) * 2020-10-20 2021-08-31 江西强达电路科技有限公司 一种多层pcb高精度内层压合方法
CN112312652A (zh) * 2020-10-27 2021-02-02 惠州市特创电子科技有限公司 多层电路板以及移动通讯装置
CN112822877A (zh) * 2021-01-31 2021-05-18 惠州中京电子科技有限公司 一种改善压合无铜区起皱方法
CN113630988A (zh) * 2021-08-17 2021-11-09 博敏电子股份有限公司 一种超高多层板高精度层间对位的控制方法
CN114302579A (zh) * 2021-12-30 2022-04-08 安捷利电子科技(苏州)有限公司 一种多层fpc层间偏位的检测方法及其应用
CN114302579B (zh) * 2021-12-30 2024-03-22 安捷利电子科技(苏州)有限公司 一种多层fpc层间偏位的检测方法及其应用
CN115942651A (zh) * 2023-01-10 2023-04-07 浙江万正电子科技股份有限公司 一种多层超厚铜两阶埋盲孔电路板的制作方法

Also Published As

Publication number Publication date
CN109688736B (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
CN109688736A (zh) 多层电路板及其制作方法
CN101346047B (zh) 多层电路板制作方法及用于制作多层电路板的内层基板
CN104244616B (zh) 一种无芯板薄型基板的制作方法
CN108495487A (zh) 一种多层厚铜电路板的制作方法
CN103687347B (zh) 一种局部混压印制电路板的制作方法
CN112672514B (zh) 一种软硬结合板的制备方法及其软硬结合板
CN110557893A (zh) 用于压合厚铜薄覆盖膜的加工方法
CN107041082A (zh) 不对称结构的pcb压合工艺
CN110278661B (zh) 多层覆铜板的制备方法
CN210537062U (zh) 一种ptfe多层板压合用治具
CN112888195A (zh) 一种led厚铜电路板压合前结构及其制作方法
CN110678013A (zh) 嵌入式铜块印制板的加工方法及印制板
CN108200737B (zh) 一种高频混压hdi板的制作方法
CN109246930A (zh) 一种用于改善压合层偏的铆钉及pcb压合前铆合定位的方法
CN100471366C (zh) 用于生产印刷电路板元件的隔板
CN107770951A (zh) 高特性阻抗多层线路板及制作方法
CN211429681U (zh) 一种压合模具
CN207625859U (zh) 高特性阻抗多层线路板
CN113630988A (zh) 一种超高多层板高精度层间对位的控制方法
JPH0897564A (ja) 多層配線板及びその製造方法
CN110225678B (zh) 电路板压合方法及预制基板
CN217470436U (zh) 一种pi与emi层压一体的fpc板
CN216775119U (zh) 一种pcb补强板
CN211128471U (zh) 嵌入式铜块印制板
CN214960262U (zh) 软硬电路板夹合结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant