CN109561605B - 一种多层板压合涨缩数据的抓取方法及多层板的制作方法 - Google Patents

一种多层板压合涨缩数据的抓取方法及多层板的制作方法 Download PDF

Info

Publication number
CN109561605B
CN109561605B CN201811535260.3A CN201811535260A CN109561605B CN 109561605 B CN109561605 B CN 109561605B CN 201811535260 A CN201811535260 A CN 201811535260A CN 109561605 B CN109561605 B CN 109561605B
Authority
CN
China
Prior art keywords
data
inner core
fusion
harmomegathus
expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811535260.3A
Other languages
English (en)
Other versions
CN109561605A (zh
Inventor
陈前
陈晓青
张霞
王俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Kinwong Electronic Co Ltd
Original Assignee
Shenzhen Kinwong Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Kinwong Electronic Co Ltd filed Critical Shenzhen Kinwong Electronic Co Ltd
Priority to CN201811535260.3A priority Critical patent/CN109561605B/zh
Publication of CN109561605A publication Critical patent/CN109561605A/zh
Application granted granted Critical
Publication of CN109561605B publication Critical patent/CN109561605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明适用于印刷电路板技术领域,提供了一种多层板压合涨缩数据的抓取方法及多层板的制作方法,多层板压合涨缩数据的抓取方法中先对工程资料进行优化设计,对涨缩测试靶标和层间对准度环均不设置预补偿系数,在内层芯板的工艺边对应的长边和短边上各增加至少一组熔合位,并采用熔合的方式将多个内层芯板进行预固定,压合后测量涨缩测试靶标的涨缩数据并对比层间对准度环的偏移情况。本发明通过对工程资料的优化设计,在压合后通过测量涨缩测试靶标之间的距离并对比层间对准度换的偏移情况,将得到的涨缩数据用于后续产品作为预放数据进行预补偿,能够提高多层板压合的层间对准度,进而提高多层板的对准精度,保证多层板的信号传输的唯一性。

Description

一种多层板压合涨缩数据的抓取方法及多层板的制作方法
技术领域
本发明属于印刷电路板技术领域,特别涉及一种多层板压合涨缩数据的抓取方法及多层板的制作方法。
背景技术
随着5G时代的到来,PCB(Printed Circuit Board,印刷电路板)线路设计,已经由导线设计转化为信号线设计,此转变对PCB的设计和制造工艺要求变得越来越高。特别是对于多层高频板,出现层偏会造成阻抗不连续,还会造成大的串扰,信号传输不完整,从而导致信号失真,严重影响信号传输的唯一性。因此对于多张芯板压合的高频板,压合层间对准度则显得尤为重要。
目前对于不同芯板厚度、铜厚的多层板的压合,一般制作流程是开料后焗板,内层底片图形根据经验给一个预补偿系数,每一层次设计层间对准度环、4 个铆和孔、4个熔合定位孔、长边各2组熔合位,用4个CCD定位曝光机曝光、显影、蚀刻后冲出压合所需的4个铆合孔及4个熔合定位孔,棕化后根据叠构进行熔合、铆钉铆合,然后进入压机压合,压合后观察层间对准度环对准情况分析预补偿系数是否正确。上述制作方法存在以下缺点:
1、内层用CCD曝光机制作,底片存在涨缩、对位存在误差。
2、压合采用熔合加铆合方式制作,铆钉会限制整个板的涨缩,特别是对于厚度较厚的芯板的限制作用更大。
3、层间对准度环跟内层线路同时涨缩,不同芯板厚度、芯板铜厚的涨缩系数与预补偿系数不一致,层间对准度环在熔合和铆合后也是不一致的,因此内层线路制作时,不能通过观察层间对准度环识别出熔合和铆合是否出现异常。
4、压合后只能通过层间对准度环和主、副靶位间距分析涨缩数据,得不到较精确的数值。
综上,现有方法无法管控多层板制作过程中是否出现异常,无法得到一个较精确的涨缩数据,有待改进。
发明内容
本发明的目的在于提供一种多层板压合涨缩数据的抓取方法,旨在解决多层板制作过程中层偏无法管控以及得到的涨缩数据不精确的技术问题。
本发明是这样实现的,一种多层板压合涨缩数据的抓取方法,包括:
步骤11,按照优化的工程资料制作得到多个内层芯板,每一所述内层芯板的工艺边内设有靶标、熔合位和参考环,所述工艺边内对应长边设有至少三组熔合位,所述工艺边内对应短边设有至少一组所述熔合位;不同所述内层芯板的靶标依次排列设置,作为一组涨缩测试靶标,不同所述内层芯板的参考环的圆心相互对准并依次嵌套设置,作为一组层间对准度环;所述涨缩测试靶标和层间对准度环不设置预补偿系数;
步骤12,预叠及预固定,按照每两个内层芯板之间放置一半固化片的顺序将多个内层芯板进行预叠,并通过熔合方式将多个所述内层芯板之间预固定,得到预叠板;
步骤13,压合涨缩数据的抓取,在得到的预叠板两侧分别放置半固化片,在所述半固化片两侧分别放置外层铜箔,放入压机进行压合;压合后测量每一所述内层芯板上的靶标的数据以及相邻两个所述内层芯板上的靶标之间的距离得到压合涨缩数据,同时对比层间对准度环的偏移情况,若所测量的压合涨缩数据与所述层间对准度环的偏移情况一致,则将该压合涨缩数据提供至后续产品的制作中作为预放数据。
在一个实施例中,所述工艺边内对应长边设有四组所述熔合位,所述工艺边内对应短边设有一组所述熔合位,每一组所述熔合位包括两个所述熔合位。
在一个实施例中,所述步骤11中,所述内层芯板还包括由所述工艺边环绕的线路图形区,所述线路图形区内的线路图形采用激光直接成像技术的无涨缩模式进行曝光制作得到。
在一个实施例中,所述步骤13中,采用三次元法测量所述靶标的外直径和 /或内直径,以及相邻两个所述靶标的圆心之间的距离。
在一个实施例中,所述压合涨缩数据包括每一所述靶标的涨缩情况以及相邻两个所述靶标的圆心在相互垂直的两个方向上的偏移数据。
本发明的另一目的在于提供一种多层板的制作方法,包括:
步骤21,根据所述的多层板压合涨缩数据的抓取方法得到所述预放数据,将所述预放数据提供给工程人员进行预补偿,并根据预补偿的工程资料制作得到多个内层芯板,所述内层芯板的线路图形区内的线路图形以及工艺边内的涨缩测试靶标和层间对准度环均使用所述预放数据进行预补偿;
步骤22,预叠及预固定,按照每两个所述内层芯板之间放置一半固化片的顺序将多个所述内层芯板进行预叠,并通过熔合方式将多个所述内层芯板之间预固定,得到预叠板;
步骤23,压合,将所述预叠板两侧分别放置半固化片,在半固化片两侧分别放置外层铜箔,放入压机进行压合,得到多层板。
在一个实施例中,所述步骤21中,所述内层芯板的线路图形区内的线路图形采用激光直接成像技术的无涨缩模式进行曝光制作得到。
在一个实施例中,所述步骤21中,内层芯板的涨缩测试靶标和层间对准度环均采用激光直接成像技术的无涨缩模式进行曝光制作得到。
在一个实施例中,所述步骤21中,所述内层芯板的工艺边内对应长边设有至少三组熔合位,所述工艺边内对应短边设有至少一组所述熔合位。
在一个实施例中,所述工艺边内对应长边各设有四组所述熔合位,所述工艺边内对应短边各设有一组所述熔合位。
本发明提供的多层板压合涨缩数据的抓取方法,工程资料的优化设计中,对涨缩测试靶标和层间对准度环均不设置预补偿系数,在内层芯板的工艺边对应的长边和短边上各增加至少一组熔合位,并采用熔合的方式将多个内层芯板进行预固定,能够减少内层芯板之间的滑板程度,且不会限制内层芯板的涨缩,在压合后通过测量涨缩测试靶标之间的距离并对比层间对准度环的偏移情况,可得出压合涨缩数据,将该压合涨缩数据应用于后续产品的制作中作为预放数据进行预补偿,能够提高多层板压合的层间对准度,进而提高多层板的对准精度,保证多层板的信号传输的唯一性。
附图说明
图1是本发明实施例提供的多层板压合涨缩数据的抓取方法的流程图;
图2是本发明实施例提供的多层板的结构示意图;
图3是本发明实施例提供的内层芯板的工程资料的优化设计示意图;
图4是本发明实施例提供的内层芯板的涨缩测试靶标的设计示意图;
图5是本发明实施例提供的内层芯板的层间对准度环的设计示意图;
图6是本发明实施例提供的未设置预补偿系数的层间对准度环在压合前的对准示意图;
图7是本发明实施例提供的未设置预补偿系数的层间对准度环在压合涨缩后的对准示意图;
图8是本发明实施例提供的多层板的制作方法的流程图。
图中标记的含义为:
多层板100,外层铜箔1,内层芯板2,介质基板20,铜层21,半固化片3,线路图形区22,工艺边23,涨缩测试靶标24,靶标240,熔合位25,熔合定位孔26,层间对准度环27,参考环270。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
需说明的是,当部件被称为“固定于”或“设置于”另一个部件,它可以直接或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件,它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本专利的限制。术语“第一”、“第二”仅用于便于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上,除非另有明确具体的限定。
为了说明本发明所述的技术方案,以下结合具体附图及实施例进行详细说明。
首先,请参阅图1,本发明首先提供一种多层板压合涨缩数据的抓取方法,包括:
步骤11,按照优化的工程资料制作多个内层芯板2。
请参阅图2,多层板100包括多个内层芯板2以及两外层铜箔1,内层芯板 2之间以及内层芯板2与外层铜箔1之间均设置半固化片3,内层芯板2包括介质基板20以及分别设于介质基板20相对两侧的铜层21,两外层铜箔1分别制作成一层线路,各铜层21分别制作成一层线路,因此,对于一个层数为M层的多层板100,其内层芯板2的数量为(M-2)/2,M层线路依次为L1、L2、L3…… LM-1、LM层。
请参阅图3,内层芯板2上的每一层均包括中心位置的线路图形区22以及围绕线路图形区22设置的工艺边23,线路图形区22内设置线路图形,工艺边 23内设置有熔合定位孔26、熔合位25、涨缩测试靶标24、层间对准度环27,以及未图示的曝光定位孔、阻流块等。
请参阅图3,优化后的工程资料为,工艺边23对应的长边设有至少三组熔合位25,对应的短边设有至少一组熔合位25。工艺边23对应的长边和短边还各设置一组涨缩测试靶标24,以及在对应四角位置各设置一组层间对准度环 27。涨缩测试靶标24和层间对准度环27不设置任何的预补偿系数,也即,在压合前涨缩测试靶标24和层间对准度环27是对准的,在压合产生涨缩后会发生偏移,从而能够观察或测量出偏移的具体情况。线路图形可以根据经验设置一预补偿系数,仅作参考之用。
相比于现有技术而言,在长边和短边各增加了至少一组熔合位25,熔合位 25的增加能够提高内层芯板2之间的熔合固定效果,减少滑板程度。
在一个具体实施例中,长边的熔合位25可以为四组,短边的熔合位25可以为一组,一组熔合位25可以具体包括两个熔合位25。
请结合参阅图3和图4,每一内层芯板2的铜层21上在对应线路图形区22 的四边设置有四个靶标240,在靶标240的外侧以数字标识表示对应的层数。
对于一内层芯板2的两层铜层21而言,靶标240设计在相同位置,数字标识设计在不同位置,如图4中所示的第一个靶标240设计在第一个内层芯板2 的两层铜层21上,第二个靶标240设计在第二个内层芯板2的两层铜层21上, L2层的靶标240的左下角设计数字标识“2”,L3层的靶标240的右上角设计数字标识“3”,以此类推,LM-2层的靶标240的左下角设计数字标识“M-2”, LM-1层的靶标240的右上角设计数字标识“M-1”。表示不同层数的多个靶标 240依次间隔排列,作为一组涨缩测试靶标24,多个内层芯板2上共组合成四组涨缩测试靶标24。
如图4所示,靶标240呈圆环状,其内直径为3mm,外直径为4mm。相邻两个内层芯板2上的靶标240的外边缘之间的间距为3mm。
内层芯板2的每一铜层21上在工艺边23的四角位置设置有四个参考环 270,各铜层21上的参考环270的圆心相互对准,直径(包括外径和内径)逐渐增大,从而依次嵌套。依次嵌套的多个参考环270作为一组层间对准度环27,多个内层芯板2上共组合成四组层间对准度环27,如图3所示。L2层上的参考环270的内径为1mm,在此基础上,按照参考环270的宽度为0.3mm、参考环270与参考环270之间的间距为0.05mm的方式依次向外递推,如图5所示。
未设置预补偿系数的涨缩测试靶标24的距离是确定的,因此,可以通过测量压合涨缩后的距离确定实际涨缩情况。未设置预补偿系数的层间对准度环27 的对准情况如图6所示,若其中一个参考环270发生了偏移或涨缩,则可以比较明显地观察出来。
根据以上优化的工程资料,进行内层芯板2的制作,具体包括:
步骤111,开料,将整张大的覆铜板按设计要求裁成需要尺寸的工作板,将开好料的工作板堆叠在一起,用立式烤炉进行烘烤,如在180℃烘烤4小时。
步骤112,钻孔,钻出曝光所需要的曝光定位孔(未图示)及融合所需要的熔合定位孔26,且钻孔钻带不设置任何的预补偿系数,所有工作板在同一台钻机上用同一个钻轴制作,这样可以避免不同钻机和钻轴之间的差别对涨缩测试靶标24以及层间对准度环27的影响。
步骤113,内层图形的转移,在工作板的两面上各形成感光膜,根据设置预补偿系数的线路图形以及未设置预补偿系数的涨缩测试靶标24和层间对准度环27的工程资料,采用LDI(laser direct imaging,激光直接成像)技术的无涨缩模式进行曝光,这样可以避免传统底片式曝光中底片涨缩对所要形成的内层图形的影响,并直接得到设置了预补偿系数的线路图形以及未设置预补偿系数的涨缩测试靶标24和层间对准度环27。
步骤114,显影,以负型感光膜为例,被照射的部分发生聚合反应,不会被显影,未被照射到的部分没有发生聚合反应,显影过程中会被显影,不需要保留的铜部分被暴露出来。
步骤115,蚀刻,通过酸性蚀刻液,将暴露出来的铜部分蚀刻掉,有感光膜保护的部分则保留下来,得到位于线路图形区22的线路图形以及位于工艺边 23内的涨缩测试靶标24、层间对准度环27等。
步骤116,退膜,通过退膜液将剩余的感光膜退掉,完成内层图形的制作,得到多个内层芯板2,该多个内层芯板2上的线路图形具有预补偿系数,涨缩测试靶标24未设置预补偿系数,从而相邻两个内层芯板2上的靶标240之间的间距相等,层间对准度环27未设置预补偿系数,从而各层的参考环270均匀对齐。
步骤117,光学检查,对内层芯板2进行光学检查,确认品质。
步骤118,棕化,通过棕化液对内层芯板2的表面进行棕化,以粗化内层图形的铜表面。
经以上步骤111~步骤118制作得到了多个优化的内层芯板2,然后进行步骤12,预叠及预固定,根据客户需求,在每两个内层芯板2之间设置一半固化 (Prepeg,PP)片的方式进行预叠,并通过熔合方式将多个内层芯板2之间预固定,用X-ray(X射线)检查机全照层间对准度环27,确认层间对准度环27完全对准,得到预叠板。
在该步骤12中,对多个内层芯板2的预固定采用多做熔合位25的方式进行熔合,而不采用铆钉铆合可以避免铆钉对内层芯板2的涨缩的限制,使多个内层芯板2的涨缩情况完全由压合过程决定,避免了对压合涨缩数据的干扰,使抓取的压合涨缩数据更准确。
步骤13,压合涨缩数据的抓取,在预叠板的两侧各放置一张半固化片3并在半固化片3的两侧各放置一张铜箔,放入压机进行压合。压合后用X-ray检查机识别出内层芯板2的涨缩测试靶标24和层间对准度环27,测量各内层芯板2上涨缩测试靶标24的数据得到压合涨缩数据,同时对比层间对准度环27 的偏移情况,若所测量的压合涨缩数据与层间对准度环27的偏移情况一致,则表明该压合涨缩数据准确,可以将该压合涨缩数据提供至后续产品的制作中作为预放数据。
具体地,通过三次元法测量每一内层芯板2的靶标240。通过三点定圆法确定出每一个靶标240的外壁和内壁对应的圆,测量出每一靶标240的外直径和/或内直径从而可以确定每一靶标240是否有涨缩,从而可以得出每一个内层芯板2的涨缩情况,同时还可以得到相邻两个内层芯板2上的靶标240的圆心之间在X和Y方向上的距离,得到每一个内层芯板2的偏移情况。这里,X方向可以是指沿着工艺边23的短边延伸的方向,Y方向可以是指沿着工艺边23 的长边延伸的方向,X方向和Y方向相互垂直。
例如,若测量的靶标240的外直径和/或内直径显示第一个内层芯板2和第二个内层芯板2均内缩,且第二个内层芯板2的内缩程度大于第一个内层芯板 2的内缩程度,第一个内层芯板2上靶标240的圆心与第二个内层芯板2上靶标240的圆心之间在X和Y方向上发生了偏移,此时再结合层间对准度环27 的偏移情况,如图7中所示,第一个内层芯板2上L2层和L3层的参考环270 涨缩一致,仍保持对齐,第二个内层芯板2上L4层和L5层的参考环270涨缩一致,仍保持对齐,且第二个内层芯板2的层间对准度环27相对于第一个内层芯板2向中心偏移,表明该偏移情况与测量的压合涨缩数据一致,则此时测量的涨缩数据准确,可以提供给后续产品作为预放数据。
可理解的是,由于在压合前仅通过熔合将多个内层芯板2预固定,内层芯板2的涨缩不受到任何限制,所得到的涨缩数据应当是与层间对准度环27的偏移一致,若不一致不代表上述方法存在缺陷,而是可能具体步骤的操作中出现了偏差,可重复上述步骤12和步骤13,直至得到准确的涨缩数据。
基于以上所述,本发明还提供一种多层板100的制作方法,根据上述各实施例中所说的抓取方法所得到的压合涨缩数据进行预放。具体地,如图8所示,包括以下步骤:
步骤21,根据上述的抓取方法得到预放数据,将该预放数据提供给工程人员对内层芯板2的工程资料进行预补偿,即内层芯板2的线路图形区22内的线路图形以及工艺边23内的涨缩测试靶标24和层间对准度环27等均使用该预放数据进行预补偿。并且,这里的每一内层芯板2上,工艺边23对应的长边设有至少三组熔合位25,对应的短边设有至少一组熔合位25。在一具体实施例中,长边的熔合位25可以为四组,短边的熔合位25可以为一组,一组可以包括两个熔合位25,可结合参考图3至图6。
该步骤21又可具体包括:
步骤211,开料,将整张大的覆铜板按设计要求裁成需要尺寸的工作板,将开好料的工作板堆叠在一起,用立式烤炉进行烘烤,如在180℃烘烤4小时。
步骤212,钻孔,钻出曝光所需要的曝光定位孔及融合所需要的熔合定位孔26,钻孔钻带根据预放数据进行预补偿,所有工作板在同一台组机上用同一个钻轴制作。
步骤213,内层图形的转移,在工作板的两面上形成感光膜,根据设置了预放数据的线路图形、涨缩测试靶标24和层间对准度环27的工程资料,采用 LDI(laser directimaging,激光直接成像)技术的无涨缩模式进行曝光。这样可以避免传统底片式曝光中底片涨缩对所要形成的内层图形的影响,使线路图形、涨缩测试靶标24和层间对准度环27等均在预放数据的基础上进行涨缩。
步骤214,显影,以负型感光膜为例,被照射的部分发生聚合反应,不会被显影,未被照射到的部分没有发生聚合反应,显影过程中会被显影,不需要保留的铜部分被暴露出来。
步骤215,蚀刻,通过酸性蚀刻液,将暴露出来的铜部分蚀刻掉,有感光膜保护的部分则保留下来,得到位于线路图形区22的线路图形以及位于板边内的涨缩测试靶标24、层间对准度环27等。
步骤216,退膜,通过退膜液将剩余的感光膜退掉,完成内层图形的制作,得到多个内层芯板2。
步骤217,光学检查,对内层芯板2进行光学检查,确认品质。
步骤218,棕化,通过棕化液对内层芯板2的表面进行棕化,以粗化内层图形的铜表面。
经以上步骤211~步骤218制作得到了多个优化的内层芯板2,然后进行步骤22,预叠及预固定,根据客户需求,在每两个内层芯板2之间设置一半固化 (Prepeg,PP)片的方式进行预叠,并通过熔合方式将多个内层芯板2之间预固定,得到预叠板。
在该步骤22中,对多个内层芯板2的预固定采用多做熔合位25的方式进行熔合,可以减少滑板的程度,不采用铆钉铆合则可以避免铆钉对内层芯板2 的涨缩的限制,使多个内层芯板2的涨缩情况完全由压合过程决定。
步骤23,压合,在预叠板的两侧各放置一张半固化片3并在半固化片3的两侧各放置一张铜箔,放入压机进行压合,得到多层板100。
由于在压合前线路图形、涨缩测试靶标24和层间对准度环27均设置了预放数据,在压合过程中实际进行涨缩后,将该预放数据进行了补偿,最终得到的多层板100中,其线路图形、涨缩测试靶标24和层间对准度环27均为所需要的比例,且各内层芯板2的涨缩测试靶标24之间的距离均一,各内层芯板2 的层间对准度环27的圆心完全对齐,将内层芯板2的层偏降至最低,保证了其阻抗连续性及低串扰,进一步保证了信号传输的完整性和唯一性。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种多层板压合涨缩数据的抓取方法,其特征在于,包括:
步骤11,按照优化的工程资料制作得到多个内层芯板,每一所述内层芯板的工艺边内设有靶标、熔合位和参考环,所述工艺边内对应长边设有至少三组熔合位,所述工艺边内对应短边设有至少一组所述熔合位;不同所述内层芯板的靶标依次排列设置,作为一组涨缩测试靶标,不同所述内层芯板的参考环的圆心相互对准并依次嵌套设置,作为一组层间对准度环;所述涨缩测试靶标和层间对准度环不设置预补偿系数;
步骤12,预叠及预固定,按照每两个内层芯板之间放置一半固化片的顺序将多个内层芯板进行预叠,并通过熔合方式将多个所述内层芯板之间预固定,得到预叠板;
步骤13,压合涨缩数据的抓取,在得到的预叠板两侧分别放置半固化片,在所述半固化片两侧分别放置外层铜箔,放入压机进行压合;压合后测量每一所述内层芯板上的靶标的数据以及相邻两个所述内层芯板上的靶标之间的距离得到压合涨缩数据,同时对比层间对准度环的偏移情况,若所测量的压合涨缩数据与所述层间对准度环的偏移情况一致,则将该压合涨缩数据提供至后续产品的制作中作为预放数据;所述压合涨缩数据包括每一所述靶标的涨缩情况以及相邻两个所述靶标的圆心在相互垂直的两个方向上的偏移数据。
2.如权利要求1所述的多层板压合涨缩数据的抓取方法,其特征在于,所述工艺边内对应长边设有四组所述熔合位,所述工艺边内对应短边设有一组所述熔合位,每一组所述熔合位包括两个所述熔合位。
3.如权利要求1所述的多层板压合涨缩数据的抓取方法,其特征在于,所述步骤11中,所述内层芯板还包括由所述工艺边环绕的线路图形区,所述线路图形区内的线路图形采用激光直接成像技术的无涨缩模式进行曝光制作得到。
4.如权利要求1所述的多层板压合涨缩数据的抓取方法,其特征在于,所述步骤13中,采用三次元法测量所述靶标的外直径和/或内直径,以及相邻两个所述靶标的圆心之间的距离。
5.一种多层板的制作方法,其特征在于,包括:
步骤21,根据权利要求1至4中任一项所述的多层板压合涨缩数据的抓取方法得到所述预放数据,将所述预放数据提供给工程人员进行预补偿,并根据预补偿的工程资料制作得到多个内层芯板,所述内层芯板的线路图形区内的线路图形以及工艺边内的涨缩测试靶标和层间对准度环均使用所述预放数据进行预补偿;
步骤22,预叠及预固定,按照每两个所述内层芯板之间放置一半固化片的顺序将多个所述内层芯板进行预叠,并通过熔合方式将多个所述内层芯板之间预固定,得到预叠板;
步骤23,压合,将所述预叠板两侧分别放置半固化片,在半固化片两侧分别放置外层铜箔,放入压机进行压合,得到多层板。
6.如权利要求5所述的多层板的制作方法,其特征在于,所述步骤21中,所述内层芯板的线路图形区内的线路图形采用激光直接成像技术的无涨缩模式进行曝光制作得到。
7.如权利要求5所述的多层板的制作方法,其特征在于,所述步骤21中,内层芯板的涨缩测试靶标和层间对准度环均采用激光直接成像技术的无涨缩模式进行曝光制作得到。
8.如权利要求5所述的多层板的制作方法,其特征在于,所述步骤21中,所述内层芯板的工艺边内对应长边设有至少三组熔合位,所述工艺边内对应短边设有至少一组所述熔合位。
9.如权利要求8所述的多层板的制作方法,其特征在于,所述工艺边内对应长边各设有四组所述熔合位,所述工艺边内对应短边各设有一组所述熔合位。
CN201811535260.3A 2018-12-14 2018-12-14 一种多层板压合涨缩数据的抓取方法及多层板的制作方法 Active CN109561605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811535260.3A CN109561605B (zh) 2018-12-14 2018-12-14 一种多层板压合涨缩数据的抓取方法及多层板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811535260.3A CN109561605B (zh) 2018-12-14 2018-12-14 一种多层板压合涨缩数据的抓取方法及多层板的制作方法

Publications (2)

Publication Number Publication Date
CN109561605A CN109561605A (zh) 2019-04-02
CN109561605B true CN109561605B (zh) 2020-04-21

Family

ID=65870137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811535260.3A Active CN109561605B (zh) 2018-12-14 2018-12-14 一种多层板压合涨缩数据的抓取方法及多层板的制作方法

Country Status (1)

Country Link
CN (1) CN109561605B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110536569B (zh) * 2019-09-29 2022-08-09 胜宏科技(惠州)股份有限公司 一种避免压合后层偏的pcb板加工方法
CN111182746B (zh) * 2020-01-18 2022-11-22 信泰电子(西安)有限公司 电路板层偏判断方法
CN112040660B (zh) * 2020-08-17 2021-11-02 鹤山市中富兴业电路有限公司 用于图形转移的线路板及图形转移工艺
CN111970859B (zh) * 2020-08-17 2022-04-22 龙岩金时裕电子有限公司 一种多层电路板压合方法
TWI742915B (zh) * 2020-11-09 2021-10-11 健鼎科技股份有限公司 用於電路板製程的對位方法及複合靶點
CN112888197A (zh) * 2020-12-28 2021-06-01 深圳市深联电路有限公司 一种厚铜背板及其制作方法
CN112888198A (zh) * 2020-12-30 2021-06-01 恩达电路(深圳)有限公司 多层盲埋孔导热厚铜板生产方法
CN113498276B (zh) * 2021-07-16 2022-07-12 丰顺县锦顺科技有限公司 印制电路板生产设备的控制方法及印制电路板生产设备
CN113573468B (zh) * 2021-09-22 2021-12-07 四川英创力电子科技股份有限公司 一种多层电路板及生产方法
CN114554699B (zh) * 2022-04-24 2022-07-01 圆周率半导体(南通)有限公司 一种高层次pcb板间对位方法
CN115135043B (zh) * 2022-07-18 2023-03-07 东莞市国盈电子有限公司 一种传感器线路板及其制造工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111961A (zh) * 2010-12-20 2011-06-29 胜宏科技(惠州)有限公司 一种检测线路板内外层制程能力的方法
CN103179812A (zh) * 2013-04-18 2013-06-26 梅州市志浩电子科技有限公司 高多阶hdi印刷电路板的制作方法
CN106413292A (zh) * 2016-10-17 2017-02-15 珠海杰赛科技有限公司 优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111961A (zh) * 2010-12-20 2011-06-29 胜宏科技(惠州)有限公司 一种检测线路板内外层制程能力的方法
CN103179812A (zh) * 2013-04-18 2013-06-26 梅州市志浩电子科技有限公司 高多阶hdi印刷电路板的制作方法
CN106413292A (zh) * 2016-10-17 2017-02-15 珠海杰赛科技有限公司 优化叠层结构印制板涨缩匹配性的方法及叠层结构印制板

Also Published As

Publication number Publication date
CN109561605A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
CN109561605B (zh) 一种多层板压合涨缩数据的抓取方法及多层板的制作方法
US11917769B2 (en) Method for fabricating asymmetric board
CN101472405B (zh) 多层电路板的制作方法
WO2011018983A1 (ja) 積層基板の製造方法
CN105430944B (zh) 多层印刷电路板的制作方法及多层印刷电路板
JPH10163630A (ja) 多層印刷回路基盤及びその製造方法
CN107592757B (zh) 一种多层电路板的高精度层间对位制作方法
JP3078635B2 (ja) 多層プリント配線板の製造方法
CN116095988A (zh) 多阶hdi印刷电路板的制作工艺以及印刷电路板
JP2008192720A (ja) 多層プリント配線板の製造方法
CN110708896B (zh) 一种hdi板的制作方法
CN110708894B (zh) 一种hdi板的制作方法
CN115112058A (zh) 电路板层间偏移检测结构及偏移量测量方法
KR101655928B1 (ko) 인쇄회로기판 제조방법
CN114760778A (zh) 基于多层pcb的分区对位方法及用于多层pcb的分区对位装置
CN112867256A (zh) 多次压合的印制电路板制作方法和印制电路板
CN115151040A (zh) 具有盲孔的印刷电路板的制作方法
JPH09205281A (ja) 多層プリント配線板の内層回路パターンずれ検査方法
KR101951654B1 (ko) 평탄도 개선을 위한 인쇄회로기판의 제조 방법
CN117320330B (zh) 一种多层pcb板的内层的制作方法
CN218783932U (zh) 一种高频混压的多层电路板
JP2002335062A (ja) プリント配線板の製造方法
TWI772188B (zh) 多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
CN113873761A (zh) 印制电路板的制作方法及印制电路板
CN114340228A (zh) 一种pcb及其压合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant