CN114554699B - 一种高层次pcb板间对位方法 - Google Patents
一种高层次pcb板间对位方法 Download PDFInfo
- Publication number
- CN114554699B CN114554699B CN202210433567.2A CN202210433567A CN114554699B CN 114554699 B CN114554699 B CN 114554699B CN 202210433567 A CN202210433567 A CN 202210433567A CN 114554699 B CN114554699 B CN 114554699B
- Authority
- CN
- China
- Prior art keywords
- risk
- layer
- core board
- core
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明型提供一种高层次PCB板间对位方法,包括以下步骤:对待对位的芯板进行风险层评估,若芯板的AR值小于3mil或芯板的D2M值小于5mil或残铜率小于50%或Core厚小于4mil,则该芯板筛选为风险层,其余芯板为非风险层;将所述风险层与至少一层非风险层进行热熔,形成多个叠板;对所述叠板钻孔,将钻好孔的叠板安装销钉;将安装好销钉的叠板进行叠合。本发明创造性的点在于选取芯板的AR&D2M信息、残铜率以及Core厚来评估芯板是否为风险层,本发明另一创造性的点在于,将风险层与非风险层进行热熔,可以降低层压过程中涨缩对风险层的影响,从而提高良率;在某些情况下,将非风险层与相邻的非风险层进行热熔,可以降低对位时破损的风险。
Description
技术领域
本发明涉及印刷电路技术领域,具体涉及一种高层次PCB板间对位方法。
背景技术
目前随着PCB的发展,产品层次越来越高,这对板件层间对位的要求越来越严苛,而且因为产品的层间图形分布差异越来越大、芯板(Core)的厚度越来越薄,对设备本身和人员的要求也提到了一个新的高度。
高层次PCB定位的方法目前主要有两种,一种是使用销钉定位压合,另外一种是CCD电磁热熔邦定(Bonding)定位压合,两种方式各有优势,但是同样也均存在缺陷,无法达到最佳需求。
销钉定位:
利用PE冲孔机在芯板上一次性冲出4或8个定位孔,在层压时将定位销塞入载盘的Busher内,通过人员手动组合的方式将芯板一张一张的套入定位销上,完成整个BOOK的叠合,热压后完成PCB的层压。
销钉定位的方式能够提供的支撑力较好,可以抵抗层压过程中的层间偏移滑动,但是因为整个对位过程需要双人手动操作,对人员的要求较高,如果作业未同步,会存在拉扯定位孔,导致定位孔撕裂,层压过程种出现层间偏差,影响产品的良率;针对部分产品尤其是薄板,因为层间图形设计的差异,在内层的加工过程种会存在涨缩差异,导致冲孔孔位同样存在偏差,这个偏差除了会影响到定位孔的精度,同时因为层间变形,加剧了对操作人员的要求,人员更容易出现撕扯,风险和精度都受到较大的挑战。
CCD定位电磁热熔:
无需内层冲孔,使用CCD相机逐层抓取对位每层的固定靶标,自动调整每张叠加的位置,每层对位后通过机构夹持,最终一次性热熔靶点,完成整个BOOK的叠合,热压后完成PCB的层压。
这种方法可以带来较好的层间对位,可以部分程度上覆盖产品的尺寸变异,但是因为依赖半固化片(Prepreg-PP)融化后的层间Bonding支撑力有限,无法抵抗层压过程种可能的层间偏移,让这种方法的应用受到限制,而且半固化基片的张数、板厚、热熔焊盘(PAD)的大小都会影响到最终产品的质量。
发明内容
本发明的目的是解决上述技术问题的一个或者多个,本发明提供一种高层次PCB板间对位方法。
本发明提供的一种高层次PCB板间对位方法,包括以下步骤:
对待对位的芯板进行风险层评估,若芯板的AR值小于3mil或芯板的D2M值小于5mil或残铜率小于50%或Core厚小于4mil,则该芯板筛选为风险层,其余芯板为非风险层;
将所述风险层与至少一层非风险层进行热熔,形成多个叠板;
对所述叠板钻孔,将钻好孔的叠板安装销钉;
将安装好销钉的叠板进行叠合。
在一些实施方式中,还包括在叠合好的叠板最上层及最下层分别铺设铜箔和粘结层。
在一些实施方式中,所述芯板包括粘结层以及设置于所述粘结层上方及下方的两层铜箔。
在一些实施方式中,所述粘结层为半固化粘结片。
在一些实施方式中,所述铜箔至少包括40层。
在一些实施方式中,所述铜箔经过图形化处理和棕氧化处理。
在一些实施方式中,所述非风险层和与其相邻的非风险层进行热熔。
在一些实施方式中,所述热熔步骤中选用CCD对位的热熔机,所述钻孔步骤中选用X射线进行打孔,所述孔的数量为4个、8个或12个。
有益效果:
1、本申请能够提供足够的支撑力保证层压过程中芯板之间不会存在错位:保留销钉定位的优势,避开热熔的限制点,通过热熔的方式将层间初步固定后,在热熔位置经X射线打孔的方式将定位孔打出来,既保证了销钉定位的可能性,又兼顾到了打孔过程中可能的滑位风险;
2、本申请可以解决来料的涨缩等异常带来的影响:CCD定位热熔的方式就是通过相机抓取每层的定位靶标,然后使用机台自带的对位调整系统,实现层间的高精度对准,减少一次性PE冲孔可能带来的涨缩差异影响,而且X射线的打孔方式同样可以兼顾到层间的偏移变化;
3、本申请可以降低芯板破损风险,提升产品的可靠度:通过将几张芯板热熔在一起之后再叠板的方式,提升了产品的抗破损能力,大大降低了薄板的撕裂风险;
4、本申请增加了操作的方便性,降低对人员的要求:非一整套的叠合方式+定位孔选择已经固化后的热熔中心位置,使得定位孔的强度非常大,抵抗人为破损的能力提升。
附图说明
为了更清楚地说明本发明型的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它附图。
图1是本发明一实施例得到的高层次PCB的结构示意图;
图2是本发明一对比例得到的高层次PCB的结构示意图;
图3是本发明一实施例得到的PCB层间对位数据分布图;
图4是本发明一对比例得到的PCB层间对位数据分布图。
具体实施方式
下面将结合本发明型实施例中的附图,对发明型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明型一部分实施例,而不是全部的实施例。基于本发明型的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明型保护的范围。
实施例1:如图1所示:该高层次PCB板包括固定载具13、芯板11以及销钉12。
本实施例提供一种高层次PCB板间对位方法,包括以下步骤:
对待对位的芯板进行风险层评估,分别记为L2&3、L4&5、L6&7、L8&9、L10&11、L12&13、L14&15、L16&17、L18&19、L20&21、L22&23、L24&25、L26&27、L28&29、L30&31、L32&33、L34&35、L36&37、L38&39、L40&41,根据客户需求,通过Genesis2000软件输出其AR&D2M信息以及残铜率,同时结合板厚、铜箔和PP粘结片的厚度得到Core厚,其中,当芯板的AR值小于3mil或芯板的D2M值小于5mil时,软件输出结果为高危,结果列表如表1所示:
表1
其中,L4&5的AR&D2M信息为高危、L6&7的Core厚为1mil、L8&9的残铜率为31%,L12&13的残铜率为47%、L14&15的AR&D2M信息为高危,L22&23的残铜率为46%,L30&31的残铜率为45%、L32&33的AR&D2M信息为高危且Core厚为1mil,L40&41的残铜率为39%,上述芯板判定为风险层;
将非风险层L2&3与风险层L4&5、L6&7、L8&9使用CCD对位的热熔机进行热熔,形成第一叠板;
将非风险层L10&11、风险层L12&13、L14&15以及非风险层L16&17使用CCD对位的热熔机进行热熔,形成第二叠板;
将非风险层L18&19、L20&21使用CCD对位的热熔机进行热熔,形成第三叠板;
将风险层L22&23、非风险层L24&25、L26&27使用CCD对位的热熔机进行热熔,形成第四叠板;
将非风险层L28&29、风险层L30&31、L32&33以及非风险层L34&35使用CCD对位的热熔机进行热熔,形成第五叠板;
将非风险层L36&37、L38&3、风险层L40&41使用CCD对位的热熔机进行热熔,形成第六叠板;
通过X射线打孔的方式,在第一叠板、第二叠板、第三叠板、第四叠板、第五叠板以及第六叠板的热熔靶点的中心钻出6.35mm的定位孔,定位孔数量为8个;
最后,在叠合好的叠板最上层及最下层分别铺设铜箔和PP粘结片;
其中,芯板由半固化片以及设置于所述半固化片上方及下方的两层铜箔构成,该实施例的产品一共包括了42层经过图形化处理和棕氧化处理的铜箔。
本实施例一创造性的点在于选取芯板的AR&D2M信息、残铜率以及Core厚来评估芯板是否为风险层,其中,AR是Annular Ring的缩写,是指内层圆盘环的宽度;D2M是Drill toMetal的缩写,是指钻出的孔到内层铜的最小距离;残铜率是指铜箔层蚀刻后剩余的铜(即线路)除以总的板面积,Core厚是指芯板的厚度。
本申请实施例是根据客户的电路图,通过Genesis2000软件输出AR&D2M信息以及残铜率,同时,根据客户对板厚的要求,结合铜箔和PP粘结片的厚度,得到每一层芯板的Core厚。
本实施例另一创造性的点在于,将风险层与非风险层进行热熔,可以降低层压过程中涨缩对风险层的影响,从而提高良率;在某些情况下,将非风险层与相邻的非风险层进行热熔,可以降低对位时破损的风险。
对比例1:
如图2所示:该高层次PCB板包括固定载具23、芯板21以及销钉22。
其中,将PP粘结片以及设置于所述PP粘结片上方及下方的两层经过图形化处理和棕氧化处理的铜箔组合成芯板,利用PE冲孔机在芯板上一次性冲出4个定位孔,在层压时将定位销塞入载盘内,通过人员手动组合的方式将芯板一张一张的套入定位销上,完成整个叠板的叠合,一共包括42层铜箔。
将实施例1对位好的芯板和对比例1对位好的芯板进行层压,分别得到高层次PCB板,在上述PCB板中设计对准度侧视图(Coupon),通过Coupon的量测数据体现工厂对准度能力。
在上述PCB板每层设计不同大小的隔离环,在隔离环中间钻孔,镀铜,每层与另外一个孔导通。良率测试:使用电测试,当板子的层间对位偏差超过客户设计时,就会显示为导通状态,则判定为Fail,此Pnl为失败。
对位2sigma水准测试:使用X射线透射的原理,量测每个PAD的位置,通过软件的运算,计算板子的实际层间偏统计一定的数量后,利用数字手段计算所有产品的标准偏差,即sigma的值,计算不同批次对位数据分布差异。
图3为实施例1中芯板偏移位置的分布图,最下面的虚线为Sigma值、中间虚线为层间对位量测均值、最上面的虚线为整体的层间对位均值+2Sigma值;
图4为对比例1中芯板偏移位置的分布图,最下面的虚线为Sigma值、中间虚线为层间对位量测均值、最上面的虚线为整体的层间对位均值+2Sigma值;
从图3和图4测试结果可知:实施例1(现有对位方法)层压后得到PCB板与对比例1(原有对位方法)层压后得到PCB板相比,良率从75%提升至90%;
同时,与原有对位方式相比,现有技术的层间对位量测均值从4.72 mil降低至3.01 mil,Sigma值从1.54 mil降低至1.45 mil,整体的层间对位2Sigma水准由之前的7.8mil降低至5.9mil,大大提升了产品的良率和对位水准。
实施例2:
本发明提供一种高层次PCB板间对位方法,包括以下步骤:
对待对位的芯板进行风险层评估,分别记为L2&3、L4&5、L6&7、L8&9、L10&11、L12&13、L14&15、L16&17、L18&19、L20&21、L22&23、L24&25、L26&27、L28&29、L30&31、L32&33、L34&35、L36&37、L38&39、L40&41,根据客户需求,通过genesis2000软件输出其AR&D2M信息以及残铜率,同时结合铜箔和PP粘结片的厚度得到Core厚,结果列表如表2所示:
表2
其中,L4&5的AR&D2M信息为高危,L6&7的Core厚为1mil,L8&9的残铜率为32%,L12&13的Core厚为1mil,L14&15的AR&D2M信息为高危,L22&23的残铜率为46%,L24&25的残铜率为31%,L30&31的残铜率为45%,L32&33的AR&D2M信息为高危,L34&35的Core厚为1mil,L38&39的Core厚为1mil,L40&41的残铜率为39%,L42&43的AR&D2M信息为高危且残铜率为39%,L44&45的Core厚为1mil,上述芯板判定为风险层;
将非风险层L2&3与风险层L4&5、L6&7、L8&9使用CCD对位的热熔机进行热熔,形成第一叠板;
将非风险层L10&11、风险层L12&13、L14&15以及非风险层L16&17使用CCD对位的热熔机进行热熔,形成第二叠板;
将非风险层L18&19、L20&21、风险层L22&23、L24&25以及非风险层L26&27使用CCD对位的热熔机进行热熔,形成第三叠板;
将非风险层L28&29、风险层L30&31、L32&33、L34&35使用CCD对位的热熔机进行热熔,形成第四叠板;
将非风险层L36&37、风险层38&39、L40&41、 L42&43、 L44&45使用CCD对位的热熔机进行热熔,形成第五叠板;
将非风险层L46&47、L48&49、L50&51使用CCD对位的热熔机进行热熔,形成第五叠板;
通过X射线打孔的方式,在第一叠板、第二叠板、第三叠板、第四叠板、第五叠板以及第六叠板的热熔靶点的中心钻出6.35mm的定位孔,定位孔数量为12个;
最后,在叠合好的叠板最上层及最下层分别铺设铜箔和PP粘结片;
其中,芯板由半固化片以及设置于所述半固化片上方及下方的两层铜箔构成,该实施例的产品一共包括了52层经过图形化处理和棕氧化处理的铜箔。
以上所述的具体实施例,对本申请的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本申请的具体实施例而已,并不用于限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (7)
1.一种高层次PCB板间对位方法,其特征在于,包括以下步骤:
对待对位的芯板进行风险层评估,若芯板的内层圆盘环的宽度小于3mil或芯板钻出的孔到内层铜的最小距离小于5mil或残铜率小于50%或芯板的厚度小于4mil,则该芯板筛选为风险层,其余芯板为非风险层;
将所述风险层与至少一层非风险层进行热熔,形成多个叠板;
对所述叠板钻孔,将钻好孔的叠板安装销钉;
将安装好销钉的叠板进行叠合。
2.根据权利要求1所述的一种高层次PCB板间对位方法,其特征在于,还包括在叠合好的叠板最上层及最下层分别铺设铜箔和粘结层,所述铜箔经过图形化处理和棕氧化处理。
3.根据权利要求1所述的一种高层次PCB板间对位方法,其特征在于,所述芯板包括粘结层以及设置于所述粘结层上方及下方的两层铜箔,所述铜箔经过图形化处理和棕氧化处理。
4.根据权利要求2或3所述的一种高层次PCB板间对位方法,其特征在于,所述粘结层为半固化片。
5.根据权利要求4所述的一种高层次PCB板间对位方法,其特征在于,所述铜箔至少包括40层。
6.根据权利要求1所述的一种高层次PCB板间对位方法,其特征在于,所述非风险层和与其相邻的非风险层进行热熔。
7.根据权利要求6所述的一种高层次PCB板间对位方法,其特征在于,所述热熔步骤中选用CCD对位的热熔机,所述钻孔步骤中选用X射线进行打孔,所述孔的数量为4个、8个或12个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210433567.2A CN114554699B (zh) | 2022-04-24 | 2022-04-24 | 一种高层次pcb板间对位方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210433567.2A CN114554699B (zh) | 2022-04-24 | 2022-04-24 | 一种高层次pcb板间对位方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114554699A CN114554699A (zh) | 2022-05-27 |
CN114554699B true CN114554699B (zh) | 2022-07-01 |
Family
ID=81667365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210433567.2A Active CN114554699B (zh) | 2022-04-24 | 2022-04-24 | 一种高层次pcb板间对位方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114554699B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW448707B (en) * | 1999-08-26 | 2001-08-01 | Mitac Int Corp | Pressing method of eight-layer circuit board and its manufactured product |
CN101945535A (zh) * | 2010-08-30 | 2011-01-12 | 昆山元茂电子科技有限公司 | 设置有较厚内层基板的pcb板 |
CN109451683A (zh) * | 2018-12-11 | 2019-03-08 | 深圳市景旺电子股份有限公司 | 一种解决非对称多层板压合后板翘不良的方法及压合方法 |
CN109561605A (zh) * | 2018-12-14 | 2019-04-02 | 深圳市景旺电子股份有限公司 | 一种多层板压合涨缩数据的抓取方法及多层板的制作方法 |
CN113630988A (zh) * | 2021-08-17 | 2021-11-09 | 博敏电子股份有限公司 | 一种超高多层板高精度层间对位的控制方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111199888A (zh) * | 2018-11-20 | 2020-05-26 | 奥特斯奥地利科技与系统技术有限公司 | 包括pid的部件承载件以及制造部件承载件的方法 |
-
2022
- 2022-04-24 CN CN202210433567.2A patent/CN114554699B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW448707B (en) * | 1999-08-26 | 2001-08-01 | Mitac Int Corp | Pressing method of eight-layer circuit board and its manufactured product |
CN101945535A (zh) * | 2010-08-30 | 2011-01-12 | 昆山元茂电子科技有限公司 | 设置有较厚内层基板的pcb板 |
CN109451683A (zh) * | 2018-12-11 | 2019-03-08 | 深圳市景旺电子股份有限公司 | 一种解决非对称多层板压合后板翘不良的方法及压合方法 |
CN109561605A (zh) * | 2018-12-14 | 2019-04-02 | 深圳市景旺电子股份有限公司 | 一种多层板压合涨缩数据的抓取方法及多层板的制作方法 |
CN113630988A (zh) * | 2021-08-17 | 2021-11-09 | 博敏电子股份有限公司 | 一种超高多层板高精度层间对位的控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114554699A (zh) | 2022-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6320140B1 (en) | One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production | |
CN101662895A (zh) | 多层电路板、该电路板的制作方法及其对准度的检测方法 | |
CN103582320A (zh) | 多层线路板及其制作方法 | |
CN112261788A (zh) | 一种厚铜高密度互联印制板的制作方法 | |
JP2001015917A (ja) | リジッドフレックスプリント配線板の製造方法 | |
JPH10163630A (ja) | 多層印刷回路基盤及びその製造方法 | |
CN114554699B (zh) | 一种高层次pcb板间对位方法 | |
CN103582322A (zh) | 多层线路板及其制作方法 | |
CN101442884B (zh) | 一种多层印刷线路板的导通孔的加工方法 | |
CN111148376A (zh) | 一种厚介质层pcb的压合方法 | |
CN113873764A (zh) | 一种具有精密线路的树脂塞孔板的制作方法 | |
CN116075054A (zh) | 一种任意层间介质厚度的检测线路设计方法 | |
US9521754B1 (en) | Embedded components in a substrate | |
CN115589674A (zh) | 一种实现高精度背钻及短桩的制作方法 | |
CN113301734B (zh) | 一种提升高多层线路板背钻能力的方法 | |
JP2007180421A (ja) | 多層回路板の製造方法および多層回路板 | |
CN113677096A (zh) | 一种盲槽底部含有焊接孔的超长微波印制板及其制作工艺 | |
CN114615830A (zh) | 一种改善埋铜块电路板压合溢胶的方法 | |
CN113115519A (zh) | 软硬结合线路板及其加工方法 | |
CN113923895A (zh) | 一种提高通盲孔匹配精度的hdi板制作方法及hdi板 | |
JP3812516B2 (ja) | 多層金属箔張り積層板及びその製造方法並びに多層プリント配線板 | |
CN215898108U (zh) | 一种盲槽底部含有焊接孔的超长微波印制板 | |
JP4633457B2 (ja) | リジットフレキシブルプリント配線板の製造方法 | |
KR19980041020A (ko) | 정밀한 블라인드 비어홀(blind via hole)을 갖는 다층인쇄회로기판의 제조방법 | |
CN104812180A (zh) | 双面可挠性基板片连接成卷的结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |