JP5400996B2 - 多数個取り配線基板およびその製造方法 - Google Patents

Description

本発明は、複数のセラミック層を積層してなり、配線基板ごとに形成された回路の電気的特性の検査が個々の配線基板では困難な配線基板を複数個縦横に連結した製品領域と、その周囲に位置する耳部とを備える多数個取り配線基板、およびその製造方法に関する。

電気的特性の検査を効率良く行うため、複数のセラミック層を積層してなり、複数の配線基板を縦横に連結した配線基板領域と、その外周部に位置する全体が四角形状のダミー領域（耳部ないし捨て代部）とを備え、かかるダミー領域の各角部（コーナ）領域の表面および内部に、上記配線基板ごとに形成された配線導体と同じパターンのダミー配線導体を形成した多数個取り配線基板が提案されている（例えば、特許文献１参照）。
上記のような多数個取り配線基板によれば、導体ペーストをグリーンシートに印刷塗布した際の印刷ずれや、複数のグリーンシートの積層ずれが生じた場合でも、個々の配線基板に分割することなく、ダミー領域の各角部領域のダミー配線導体の静電容量を検査することで、配線基板領域の配線基板ごとの静電容量の良否を検査することが可能となる。

特開２００６−６６２４３号公報 （第１〜９頁、図１）

ところで、配線基板の製造に際しては、該配線基板内において、導通経路は異なるが電気的には接続されている複数の回路を有する配線基板を複数個縦横に連結した製品領域と、その周囲に位置する耳部とを備えた、いわゆる多数個取りの状態で製造する場合がある。かかる場合において、製造時における複数のグリーンシート間の積層ずれが生じることによって、所望の導通経路が形成されていないときには、前記特許文献１のように、多数個取り配線基板の耳部に、配線基板ごとに形成した上記配線と同じ配線を形成しても、該配線に含まれる２つの回路は電気的に接続しているため、テスターなどによる電気的特性が検査できない、という問題があった。

本発明は、背景技術において説明した問題点を解決し、複数の配線基板ごとに互いに導通経路は異なるが電気的には接続された複数の導体層が形成されていても、製造時におけるグリーンシートの積層ずれに起因する短絡などの不良を確実に且つ効率良く検査できる多数個取り配線基板、およびその製造方法を提供する、ことを課題とする。

課題を解決するための手段および発明の効果

本発明は、前記課題を解決するため、製品領域に位置する複数の配線基板ごとに形成され且つ互いに電気的に接続された複数の導体層間の間隔と同じ間隔を置いて形成した複数の導体層を電気的に絶縁させた、配線基板の等価回路とは異なる等価回路の検査回路を、複数の貫通導体と導体層とで耳部に形成する、ことに着想して成されたものである。
即ち、本発明の多数個取り配線基板（請求項１）は、複数のセラミック層を積層し且つ表面および裏面を有してなり、第１貫通導体、該第１貫通導体に直接接続される第１導体層、および該第１導体層とは直接接続されない第２導体層を備えた配線基板を平面視で縦横に複数連結した製品領域と、その周囲に位置する耳部と、該耳部に形成された検査回路と、を含む多数個取り配線基板であって、前記検査回路は、第２貫通導体および第３貫通導体と、該第２貫通導体に直接接続される第３導体層と、第３貫通導体に直接接続される第４導体層とにより構成され、上記第１〜第３貫通導体は、同じセラミック層に形成され、上記第１〜第４導体層は、同じ平面に形成されると共に、第１導体層および第２導体層の間の間隔（Ｌ１）と、第３導体層および第４導体層の間の間隔（Ｌ２）とは、数式３の関係にある、ことを特徴とする。

（数３） ０．７≦Ｌ２／Ｌ１≦１．０。

これによれば、前記製品領域の配線基板ごとに形成された前記第１導体層と第２導体層とが後述するように電気的に接続されていても、耳部に形成された検査回路の第３導体層に接続された第２貫通導体と、第４導体層に接続された第３貫通導体とにそれぞれ個別に接続された２つの外部端子に通電して、これらの間に電気的導通が検出されない場合には、製造時におけるグリーンシートの積層ズレがなく、配線基板ごとの第１貫通導体などが許容範囲で配置されていることが容易に検知できる。一方、上記通電時に電気的導通が検出された場合には、上記積層ズレによって配線基板ごとの第１貫通導体が所定の位置から外れ、第１・第２導体層が短絡するなどの不良製品であることを検知できる。従って、前記多数個取り配線基板によれば、各配線基板自体の検査では検出できなかった製造時におけるグリーンシートの積層ズレに起因する不良製品を、前記検査回路の検査によって、確実に且つ効率良く検査することが可能となる。

尚、前記セラミック層は、アルミナなどの高温焼成セラミック、あるいは低温焼成セラミックの一種であるガラス−セラミックからなり、表面および裏面を有する複数のセラミック層を積層した形態である。
また、前記貫通導体には、ビア導体のほか、スルーホール導体も含まれる。
更に、第２導体層は、前記同じセラミック層、または異なるセラミック層を貫通する貫通導体を介して表面または裏面の端子と導通され、あるいは同じ平面内で延びた線路を介して当該配線基板の側面の凹部内に形成した端子と導通される。
また、前記間隔（Ｌ１）は、第１導体層および第２導体層の間の間隔における最小の間隔（距離）であり、前記間隔（Ｌ２）は、第３導体層および第４導体層の間の間隔における最小の間隔（距離）である。
更に、前記検査回路は、製品領域を囲む平面視が四角枠形状の耳部における何れかの位置に、少なくとも１つが形成されていれば良い。
また、前記検査回路のうち、第４導体層は、２つの分割し且つ離隔した形態としても良い。この場合、一方の第４導体層にのみ前記第３貫通導体を接続し、該一方の第４導体層と他方の第４導体層とを電気的に接続した形態、あるいは、２つの第４導体層に前記第３貫通導体を個別に接続し形態としても良い。
加えて、前記間隔Ｌ１，Ｌ２を数式３の関係としたのは、製造時にグリーンシートを積層する工程で、グリーンシート間に積層ズレが生じていた場合、かかる積層ズレによる不良製品（不良配線基板）を検知するには、配線基板ごとに形成された第１・第２導体層間の間隔Ｌ１と、耳部の検査回路に形成され第３・第４導体層間の間隔Ｌ２とを同じ距離に設定している。これに加えて、検査精度を一層高めるため、間隔Ｌ２を間隔Ｌ１の７０％までの距離まで含め、第３・第４導体層間の短絡を容易に検出可能とすることで、配線基板側の第１・第２導体層が実際には短絡していなくても、不安定な導通状態である配線基板をも排除するためである。

また、本発明には、前記検査回路は、前記耳部における各コーナの１箇所あるいは複数の箇所に形成されている、多数個取り配線基板（請求項２）も含まれる。
これによれば、検査回路が耳部のコーナに形成されているため、検査すべき位置が明確となり、人手による検査作業の場合や、自動的な検査による場合でも、検査作業を正確且つ迅速に行うことが可能となる。
尚、前記複数の箇所とは、耳部における対角位置の２箇所、耳部における同じ辺の両端の２箇所、３，４箇所の何れかである。
更に、本発明には、前記検査回路は、前記耳部の対角位置となるコーナに一対が形成されている、多数個取り配線基板（請求項３）も含まれる。
これによれば、一対の検査回路が、耳部において最も離れた対角位置となるコーナごとに形成されているので、何れか一方の検査回路の検査によって、製造時のグリーンシートの積層ズレを漏れなく検知することが可能となる。しかも、一対の検査回路自体が、これを含む多数個取り基板の位置検出用のマークを兼ねることもできる。

また、本発明には、前記配線基板における第１導体層と第２導体層とは、電気的に接続されている、多数個取り配線基板（請求項４）も含まれる。
これによれば、配線基板ごとにおける第１導体層と第２導体層とが電気的に接続されているため、配線基板ごとでの電気的特性の検査が困難であるが、耳部に形成された検査回路における第２・第３貫通導体間の電気的導通の有無を検査することで、製造時のグリーンシートの積層ズレによる不良製品の有無を正確且つ効率良く検知することが可能となる。
更に、本発明には、前記配線基板における第１導体層および第２導体層の何れか一方は、位相整合回路を構成する線路の一部、引き回し線路の一部、およびインダクタを構成する線路の一部のうちの少なくとも一つである、多数個取り配線基板（請求項５）も含まれる。
これによれば、配線基板における第１導体層および第２導体層の何れかが、位相整合回路を構成する線路、引き回し線路、あるいはインダクタを構成する線路の一部であるが、前記検査回路における第２・第３貫通導体間の電気的導通の有無を検査することで、製造時のグリーンシートの積層ズレによる不良製品の有無を正確且つ効率良く検知することが可能となる。
尚、前記線路には、前記セラミック層上に形成された導体層のうち、ライン状に形成されものを指す。かかる線路の形状には、直線状のほか、ミアンダ（蛇行）状、スパイラル（螺旋）状などの形態も含まれる。

一方、本発明による多数個取り配線基板の製造方法（請求項６）は、複数のセラミック層を積層し且つ表面および裏面を有してなり、第１貫通導体、該第１貫通導体に直接接続される第１導体層、および該第１導体層と同じ平面に形成され且つ第１導体層とは直接接続されない第２導体層を備えた配線基板を平面視で縦横に複数連結した製品領域と、その周囲に位置する耳部と、該耳部に形成された検査回路と、を含む多数個取り配線基板の製造方法であって、同じグリーンシートにおいて、上記製品領域内の配線基板ごとに該グリーンシートを個別に貫通する未焼成の第１貫通導体を形成し、且つ上記耳部における所定の位置に、上記グリーンシートを個別に貫通する未焼成の第２貫通導体および第３貫通導体を形成する工程と、上記グリーンシートを含む複数のグリーンシートの表面または裏面における同じ平面において、上記製品領域内の配線基板ごとに、間隔（Ｌ１）を挟んで未焼成の第１導体層および第２導体層を形成し、且つ上記耳部に、間隔（Ｌ２）を挟んで未焼成の第３導体層および第４導体層を形成する工程と、上記複数のグリーンシートを積層して、上記配線基板ごとおよび耳部において、第１貫通導体と第１導体層、第２貫通導体と第３導体層、および第３貫通導体と第４導体層を個別に接続し、且つ第１〜第４導体層を同じ平面に位置させたグリーンシート積層体を形成する工程と、かかるグリーンシート積層体を焼成する工程と、かかる焼成後における耳部に形成された焼成後の第３導体層に接続する第２貫通導体と、第４導体層に接続する第３貫通導体とに通電して、上記第３・第４導体層間における短絡の有無を検査する検査工程と、を含み、上記第１導体層と第２導体層との間の間隔（Ｌ１）と、第３導体層と第４導体層との間の間隔（Ｌ２）とは、数式４の関係にある、ことを特徴とする。

（数４） ０．７≦Ｌ２／Ｌ１≦１．０

これによれば、第１貫通導体、該第１貫通導体に直接接続される第１導体層、および該第１導体層と同じ平面に形成され且つ第１導体層とは直接接続されない第２導体を備えた配線基板を平面視で縦横に複数連結した製品領域と、その周囲に位置し且つ前記検査回路を有する耳部と、を備えた多数個取り配線基板を、確実に且つ効率良く製造することが可能となる。
尚、前記検査工程は、前記焼成工程の後で且つ配線基板ごとの第１貫通導体などに接続された外部端子への金属メッキ工程の前に行われる。これにより、積層ズレによる不合格の多数個取り配線基板における配線基板ごとの外部端子対し、高価なＡｕメッキ膜を被覆することを避けることが可能となる。
また、前記間隔Ｌ１，Ｌ２を数式４の関係としたのは、複数のグリーンシートを積層する工程で、グリーンシート間に積層ズレが生じた場合、かかる積層ズレによる不良な配線基板を検知するには、配線基板ごとに形成された第１・第２導体層間の間隔Ｌ１と、耳部の検査回路に形成され第３・第４導体層間の間隔Ｌ２とを同じにするほか、検査精度を高めるため、間隔Ｌ２を間隔Ｌ１の７０％までの距離まで含めることで、第３・第４導体層間の短絡を容易に検出可能とし、配線基板ごとの第１導体層と第１貫通導体との不安定な導通をも排除するためである。

本発明による一形態の多数個取り配線基板を示す側面（正面）図。 図１中のＸ−Ｘ線の矢視に沿った水平断面図。 図２中の部分拡大図。 図３中のＹ−Ｙ線の矢視に沿った部分垂直断面図。 積層ズレを含む図３と同様な部分拡大図。 積層ズレを含む図４と同様な部分垂直断面図。 前記多数個取り配線基板の一製造工程を示す概略図。 図７に続く製造工程を示す概略図。 図８に続く製造工程を示す概略図。 図９に続く製造工程を示す概略図。 図１０に続く製造工程を示す概略図。 応用形態の検査回路を含む図３と同様な部分拡大図。 異なる形態の検査回路を示す上記と同様な部分図。

以下において、本発明を実施するための形態について説明する。
図１は、本発明による一形態の多数個取り配線基板１を示す側面図、図２は、図１中のＸ−Ｘ線の矢視に沿った水平断面図、図３は、図２中の部分拡大図、図４は、図３中のＹ−Ｙ線の矢視に沿った部分垂直断面図である。
多数個取り配線基板１は、図１，２に示すように、複数のセラミック層Ｓ１〜Ｓ３を積層し且つ表面３および裏面４を有する基板本体２からなり、平面視が破線の矩形で囲まれた矩形（ほぼ正方形）である複数（本形態では４個）の配線基板ｐｋを縦横に連結した製品領域ｐａと、その周囲に位置し且つ平面視が四角枠形状の耳部ｍａと、を備えている。
前記セラミック層Ｓ１〜Ｓ３は、アルミナなどの高温焼成セラミック、あるいは低温焼成セラミックの一種であるガラス−セラミックからなり、それぞれ約５０〜２００μｍの厚みを有する。
また、図２，３に示すように、製品領域ｐａ内において、破線の切断予定面ｃｆで区切られた各配線基板ｐｋには、セラミック層Ｓ１，Ｓ２間の同じ平面に、平面視がほぼコ字形あるいはほぼ螺旋形状の第１導体層Ｐ１と、該第１導体層Ｐ１を囲み且つ平面視が四角枠形状の第２導体層Ｐ２と、が形成されている。
尚、上記第１導体層Ｐ１は、例えば、信号配線層であり、上記第２導体層Ｐ２は、例えば、グランド（接地）配線層である。また、表面３および裏面４の少なくとも一方において、切断予定面ｃｆが露出する位置には、断面ほぼＶ字形のブレーク溝（図示せず）が当該切断予定面ｃｆに沿って形成されている。

更に、図３，４に示すように、第１導体層Ｐ１の両端には、平面視がほぼ円形で且つ直径が当該第１導体層Ｐ１の中間部分の幅よりも大きなランドｐ１ａ，ｐ１ｂが形成されている。一端のランドｐ１ａには、最上層のセラミック層Ｓ１を貫通した第１ビア導体（第１貫通導体）Ｖ１の下端が接続され、他端のランドｐ１ｂには、中間層のセラミック層Ｓ２を貫通したビア導体ｖの上端が接続されている。上記第１導体層Ｐ１と第２導体層Ｐ２とは、同一平面上に形成されているが、第１導体層Ｐ１のランドｐ１ａと第２導体層Ｐ２の内側辺との間に、最小の間隔（Ｌ１）を置いて、互いに離間しており、且つ電気的には別の層にて接続されている。
図４に示すように、前記第１ビア導体Ｖ１は、基板本体２の表面３に形成された表面端子（外部端子）５と接続されている。また、第１導体層Ｐ１は、ランドｐ１ｂに接続した前記ビア導体ｖ、セラミック層Ｓ２，Ｓ３間に形成された配線層８、およびセラミック層Ｓ３を貫通したビア導体ｖを介して、基板本体２の裏面４に形成された裏面端子（外部端子）７と導通可能とされている。

また、図３，４に示すように、第２導体層Ｐ２は、セラミック層Ｓ１を貫通したビア導体Ｖ０の下端と接続され、且つ表面３に形成された表面端子６ａと導通している。更に、かかる第２導体層Ｐ２は、セラミック層Ｓ２を貫通したビア導体ｖ、セラミック層Ｓ２，Ｓ３間に形成された上記と同じ配線層８、およびセラミック層Ｓ３を貫通した上記と同じビア導体ｖを介して、裏面４に形成された上記と同じ裏面端子７と導通可能とされている。
即ち、配線基板ｐｋごとには、表面端子５、第１ビア導体Ｖ１、第１導体層Ｐ１、ビア導体ｖ、配線層８、ビア導体ｖ、および裏面端子７からなる一方の導通経路（回路）と、表面端子６ａ、ビア導体Ｖ０、第２導体層Ｐ２、ビア導体ｖ、配線層８、ビア導体ｖ、および裏面端子７からなる他方の導通経路（回路）とが形成されている。その結果、第１導体層Ｐ１と第２導体層Ｐ２とは、ビア導体ｖおよび配線層８を介して、電気的に接続されている。かかる第１・第２導体層Ｐ１，Ｐ２は、導通経路ごとの長さが保証されることで、所要の電気的特性を発揮できる位相整合回路を構成する線路の一部である。

尚、第２導体Ｐ２専用の外部端子は、前記ビア導体Ｖ０に接続した表面端子６ａに限らず、図４中の破線で示すように、セラミック層Ｓ２，Ｓ３を貫通するビア導体ｖ、およびビアカバー１６を介して、裏面４に形成した裏面端子６ｂと導通する形態としても良い。あるいは、第２導体Ｐ２の外側辺からセラミック層Ｓ１，Ｓ２間に延びた線路を、隣接する配線基板ｐｋとの境界に位置する切断予定面ｃｆに沿った凹部内に形成される図示しない側面端子に接続しても良い。
また、第１・第２導体層Ｐ１，Ｐ２は、引き回し線路の一部、ふるいはインダクタを構成する線路の一部であっても良い。
更に、前記第１・第２導体層Ｐ１，Ｐ２、第１ビア導体Ｖ１、ビア導体Ｖ０，ｖ、表面端子５，６ａ、配線層８、裏面端子７，６ｂは、Ｗ、Ｍｏ、Ａｇ、Ｃｕの何れか、あるいは、これらうちの何れかの合金からなり、それぞれ約５〜２０μｍの厚みを有する。

一方、図２，３に示すように、耳部ｍａの各コーナ付近で、且つセラミック層Ｓ１，Ｓ２間の同じ平面には、平面視がほぼ線状、あるいは、細長い矩形部とその両端に接続した円形部とからなる形状の第３導体層Ｐ３と、該第３導体層Ｐ３を距離（Ｌ２）を置いて囲み且つこれと相似形の内側辺を有し、且つ平面視の外形が四角形の第４導体層Ｐ４と、が形成されている。
図３，４に示すように、第３導体層Ｐ３の両端には、平面視がほぼ円形で且つ直径が当該第３導体層Ｐ３の中間部の幅よりも大きなランドｐ３ａ，ｐ３ｂが形成されている。一端のランドｐ３ａには、最上層のセラミック層Ｓ１を貫通した第２ビア導体（第２貫通導体）Ｖ２の下端が接続され、他端のランドｐ３ｂには、中層のセラミック層Ｓ２を貫通したビア導体ｖの上端が接続されている。上記第３導体層Ｐ３と第４導体層Ｐ４とは、同一平面上に形成されているが、一定の間隔（Ｌ２）を置いて互いに離間しており、且つ電気的にも接続されていない。
また、図３，４に示すように、第４導体層Ｐ４における中央側の角部には、セラミック層Ｓ１を貫通した第３ビア導体（第３貫通導体）Ｖ３の下端が接続されている。以上のような第３・第４導体層Ｐ３，Ｐ４と、第２・第３貫通導体Ｖ２，Ｖ３とによって、検査回路Ｃ１が構成されている。

図４に示すように、前記第２ビア導体Ｖ２は、基板本体２の表面３に形成された表面端子（外部端子）１０と接続され、第３ビア導体Ｖ３は、表面３に形成された表面端子１１と接続されている。また、第３導体層Ｐ３は、そのランドｐ３ｂに接続したビア導体ｖ、セラミック層Ｓ２，Ｓ３間に形成された配線層１４、およびセラミック層Ｓ３を貫通したビア導体ｖを介して、基板本体２の裏面４に形成された裏面端子（外部端子）１２と導通可能とされている。
更に、第４導体層Ｐ４は、その最外側の角部に接続したビア導体ｖ、セラミック層Ｓ２，Ｓ３間に形成されたビアカバー１５、およびセラミック層Ｓ３を貫通するビア導体ｖを介して、裏面４に形成された裏面端子（外部端子）１３と導通可能とされている。
以上のように、検査回路Ｃ１は、表面端子１０、第２ビア導体Ｖ２、第３導体層Ｐ３、ビア導体ｖ、配線層１４、ビア導体ｖ、および裏面端子１２からなる一方の回路と、表面端子１１、第３ビア導体Ｖ３、第４導体層Ｐ４、ビア導体ｖ、ビアカバー１５、ビア導体ｖ、および裏面端子１３からなる他方の回路とが並列に形成されている。

尚、前記第１〜第４導体層Ｐ１〜Ｐ４は、セラミック層Ｓ１，Ｓ２間の同じ平面に形成されていると共に、前記第１〜第３ビア導体Ｖ１〜Ｖ３は、同じセラミック層Ｓ１を貫通している。
また、検査回路Ｃを構成する第３・第４導体層Ｐ３，Ｐ４、第２・第３ビア導体Ｖ２，Ｖ３なども、前記同様の金属または合金からなる。
更に、検査回路Ｃ１は、図２で示したように、前記耳部ｍａの各コーナごとに形成した形態に限らず、３箇所のコーナ、あるいは対角位置にとなる２箇所のコーナに形成した形態や、何れか１箇所のコーナにのみ形成した形態としても良い。
加えて、第１導体層Ｐ１および第２導体層Ｐ２の前記間隔Ｌ１と、第３導体層Ｐ３および第４導体層Ｐ４の前記間隔Ｌ２とは、数式５に示す関係となるように設定されている。即ち、間隔Ｌ２を、間隔Ｌ１と同じ距離とするか、間隔Ｌ１の７０％の距離までの範囲（Ｌ２＝（０．７〜１）×Ｌ１）を含めることで、検査回路Ｃ１における第３・第４導体層Ｐ３，Ｐ４間の短絡を容易に検出可能とし、配線基板ｐｋごとの検査精度を高めるためである。

（数５） ０．７≦Ｌ２／Ｌ１≦１．０

例えば、図３，４に示すように、セラミック層Ｓ１〜Ｓ３が積層ズレを伴うことなく積層されて製造された多数個取り配線基板１の場合、耳部ｍａにおける何れか１つの検査回路Ｃ１の表面端子１０，１１に対し、図示しないテスターにおける一対の測定棒ｐ１，ｐ２を個別に接触すると、第２ビア導体Ｖ２および第３導体層Ｐ３と、第３ビア導体Ｖ３および第４導体層Ｐ４とが互いに、間隔Ｌ２以上で離れているため、上記テスターには直流電流が流れない。尚、測定棒ｐ１，ｐ２を、裏面端子１２，１３に個別に接触させても同様となる。更に、測定棒ｐ１，ｐ２を表面端子１０と裏面端子１２に個別に接触させたり、表面端子１１と裏面端子１３に個別に接触させて、これらの回路ごとの導通を検査しても良い。
その結果、セラミック層Ｓ１〜Ｓ３が適正に積層されていため、製品領域ｐａの配線基板ｐｋごとにおいて、第１導体層Ｐ１と第２導体層Ｐ２とが短絡するなどの不良製品がないことが容易に検知できる。

これに対し、図５，６に示すように、セラミック層Ｓ１がセラミック層Ｓ２，Ｓ３に対し、図示で左側に距離ｓ（間隔Ｌ１，Ｌ２と同じかこれらよりも大）分だけズレた状態で積層されて製造された多数個取り配線基板１の場合、第１ビア導体Ｖ１が第１導体層Ｐ１と第２導体層Ｐ２とに接触し、且つビア導体Ｖ０が第２導体層Ｐ２から外れている。同時に、検査回路Ｃ１において、第２ビア導体Ｖ２が第３導体層Ｐ３と第４導体層Ｐ４と接触し、且つ第３ビア導体Ｖ３が第４導体層Ｐ４と線接触しているか、外れかけている。かかる検査回路Ｃ１の表面端子１０，１１に対し、図６に示すように、前記同様にテスターの測定棒ｐ１，ｐ２を個別に接触すると、第２ビア導体Ｖ２が第３導体層Ｐ３と第４導体層Ｐ４と接触しているので、上記テスターには直流電流が流れる。尚、上記測定棒ｐ１，ｐ２を、裏面端子１２，１３に個別に接触させても同様となる。

その結果、セラミック層Ｓ１がセラミック層Ｓ２，Ｓ３に許容公差を超えて積層されていたので、製品領域ｐａの配線基板ｐｋごとにおいて、第１導体層Ｐ１と第２導体層Ｐ２とが短絡している不良製品が含まれている、あるいはそのおそれがある、ことが容易に検知できる。
前記図５，６で例示した距離ｓ分の積層ズレは、セラミック層Ｓ１がセラミック層Ｓ２，Ｓ３に対し、どの方向に沿って生じていても前記と同様な検査を行うことができる。尚、前記検査は、表面端子５，６ａ，１０，１１、および裏面端子６ｂ，７，１２，１３の表面に対して、Ｎｉメッキ膜およびＡｕメッキ膜を被覆する前に行うことが望ましい。

前記のような多数個取り配線基板１によれば、製品領域ｐａの配線基板ｐｋごとに形成された第１導体層Ｐ１と第２導体層Ｐ２とが前記のように電気的に接続されていても、耳部ｍａのコーナに形成された検査回路Ｃ１の第３導体層Ｐ３に接続された第２ビア導体Ｖ２と、第４導体層Ｐ４に接続された第３ビア導体Ｖとにそれぞれ個別に接続された２つの表面端子１０，１１、あるいは裏面端子１２，１３に通電して、これらの間に電気的導通がない場合には、製造時におけるグリーンシートの積層ズレがなく、配線基板ｐｋごとの第１ビア導体Ｖなどが許容範囲で配置されていることが容易に検知できる。一方、上記通電時に電気的導通が検出された場合には、上記積層ズレによって配線基板ｐｋごとの第１ビア導体Ｖ１などが所定の位置から外れた不良製品であるか、そのおそれがあることを検知できる。従って、検査回路Ｃ１の検査のみによって、製造時のグリーンシートの積層ずれに起因する不良を確実に且つ効率良く検査することができる。

以下において、前記多数個取り配線基板１の製造方法について説明する。
予め、アルミナ粉末、所要の有機バインダ、および溶剤などを、所要量ずつ秤量・混合してセラミックスラリを製作し、該スラリにドクターブレード法を施すことによって、図７の部分断面図で示すように、シート状で且つ所定寸法とした３層のグリーンシートｇ１〜ｇ３を用意した。尚、グリーンシートｇ１〜ｇ３ごとに、図７中の破線で示す切断予定面ｃｆが平面視で縦横に予め設定されている。
次に、グリーンシートｇ１〜ｇ３における所定の位置に対し、打ち抜き加工を施して、図７に示すように、所要数のビアホールｖｈを形成した。
次いで、図８に示すように、上記ビアホールｖｈごとにＷ粉末などを含む導電性ペーストを印刷・充填して、未焼成の第１〜第３ビア導体Ｖ１〜Ｖ３、および未焼成のビア導体Ｖ０，ｖを所定のビアホールｖｈ内に形成した。

更に、グリーンシートｇ１，ｇ２の表面、およびグリーンシートｇ３の表面と裏面とに対し、上記同様の導電性ペーストを用い、且つ所要パターンのスクリーン印刷を施すことで、図８に示すように、未焼成の表面端子５，６ａ，１０，１１、第１〜第４導体層Ｐ１〜Ｐ４、配線層８，１４、ビアカバー１５、および裏面端子７，１２，１３をそれぞれ形成した。この際、第１〜第４導体層Ｐ１〜Ｐ４は、グリーンシートｇ２の同じ表面（平面）に形成されると共に、第１・第２導体層Ｐ１，Ｐ２間には、前記間隔Ｌ１が位置し、第３・第４導体層Ｐ３，Ｐ３間には、前記間隔Ｌ２が位置するように設定されていた。

次に、図８中の白い矢印で示すように、前記のようなグリーンシートｇ１〜ｇ３を厚み方向に沿って積層し且つ圧着した。
その結果、図９に示すように、グリーンシートｇ１〜ｇ３が積層され、表面３および裏面４を有する未焼成の基板本体２からなるグリーンシート積層体ＧＳが形成された。該積層体ＧＳの内側に位置する製品領域ｐａの配線基板ｐｋごとでは、未焼成の第１ビア導体Ｖ１と第１導体層Ｐ１や、ビア導体Ｖ０と第２導体層Ｐ２や、その他が接続されていた。一方、外側の耳部ｍａのコーナでは、未焼成の第２・第３ビア導体Ｖ２，Ｖ３と第３・第４導体層Ｐ３，Ｐ４となどが個別に接続され、未焼成の検査回路Ｃ１が形成されていた。また、前記切断予定面ｃｆに沿って、図示しないカッタを表面３側から、更には裏面４側からも挿入して、断面ほぼＶ字形のブレーク溝（図示せず）を平面視で格子状に形成した。
更に、上記グリーンシート積層体ＧＳを所定の温度帯で焼成した。その結果、図１０に示すように、グリーンシートｇ１〜ｇ３が焼成されたセラミック層Ｓ１〜Ｓ３を積層してなり、表面３および裏面４を有する基板本体２からなる多数個取り配線基板１が得られた。同時に、該配線基板１において、製品領域ｐａの配線基板ｐｋごとには、焼成された第１・第２導体層Ｐ１，Ｐ２、第１ビア導体Ｖ１、ビア導体Ｖ０などが形成され、耳部ｍａのコーナには、焼成された第３・第４導体層Ｐ３，Ｐ４や第２・第３ビア導体Ｖ２，Ｖ３などが形成されていた。

次いで、図１１に示すように、多数個取り配線基板１の耳部ｍａにおける検査回路Ｃ１の表面端子１０，１１に対し、図示しないテスターにおける一対の測定棒ｐ１，ｐ２を個別に接触させた（検査工程）。該配線基板１では、第２ビア導体Ｖ２および第３導体層Ｐ３と、第３ビア導体Ｖ３および第４導体層Ｐ４とが互いに、間隔Ｌ２を挟んで離れていたため、上記テスターには直流電流が流れなかった。その結果、前記セラミック層Ｓ１〜Ｓ３が積層ズレを伴うことなく積層されて製造されたことが確認できた。尚、上記測定棒ｐ１，ｐ２は、裏面端子１２，１３に個別に接触させても同様となった。
一方、前記図５，６で示した積層ズレを有する多数個取り配線基板１では、上記同様の検査工程において、第３導体層Ｐ３と第４導体層Ｐ４とが短絡していたため、上記テスターには直流電流が流れた。その結果、製品領域ｐａの配線基板ｐｋに不良品が含まれているか、そのおそれがあることを検知することができた。

そして、前記検査工程で合格した多数個取り配線基板１については、その表面端子５，６ａ，１０，１１、および裏面端子６ｂ，７，１２，１３の表面に対し、電解Ｎｉメッキおよび電解Ａｕメッキを施して、所要厚さのＮｉメッキ膜およびＡｕメッキ膜を被覆した。その結果、製品としての多数個取り配線基板１が得られた。
以上のような多数個取り配線基板１の製造方法によれば、第１ビア導体Ｖ１、該第１ビア導体Ｖ１に直接接続される第１導体層Ｐ１、および該第１導体層Ｐ１と同じ平面に形成され且つ直接には接続されない第２導体Ｐ２を備えた配線基板ｐｋを平面視で縦横に複数連結した製品領域ｐａと、その周囲に位置し且つ前記検査回路Ｃ１を有する耳部ｍａと、を備えた多数個取り配線基板１を、確実に且つ効率良く提供することができた。
尚、前記多数個取り配線基板１は、以後の工程において、切断予定面ｃｆに沿って表・裏面３，４から形成されていた断面ほぼＶ字形の前記ブレーク溝に沿って、外側の耳部ｍａを除去し、且つ複数の配線基板ｐｋを個片化される。

図１２は、前記検査回路Ｃ１の応用形態の検査回路Ｃ２を有する多数個取り配線基板１ａの前記同様な部分水平断面図である。
多数個取り配線基板１ａは、図１２に示すように、前記同様に製品領域ｐａ内に複数の配線基板ｐｋを有し、耳部ｍａのコーナには、前記同様の第３導体層Ｐ３と、その内側辺と間隔Ｌ２を置いて該第３導体層Ｐ３の周りを囲む左右一対の第４導体層Ｐ４ａ，Ｐ４ｂとを備えている。
上記第３導体層Ｐ３のうち、図示で左側のランドには、最上層の前記セラミック層Ｓ１を貫通した第２ビア導体Ｖ２が接続され、右側のランドには、中層の前記セラミック層Ｓ２を貫通したビア導体ｖが接続されている。

図１２で左側の第４導体層Ｐ４ａには、最上層の前記セラミック層Ｓ１を貫通した第３ビア導体Ｖ３が接続され、且つ中層のセラミック層Ｓ２を貫通したビア導体ｖが接続されている。一方、右側の第４導体層Ｐ４ｂには、セラミック層Ｓ２を貫通したビア導体ｖが接続されている。かかる一対の第４導体層Ｐ４ａ，Ｐ４ｂは、前記セラミック層Ｓ２，Ｓ３間に形成される配線層（図示せず）を介して互いに電気的に接続されている。
以上のような検査回路Ｃ２によっても、前記検査回路Ｃ１と同様な検査が可能である。尚、一対の第４導体層Ｐ４ａ，Ｐ４ｂごとに、最上層の前記セラミック層Ｓ１を貫通した第３ビア導体Ｖ３を個別に接続しても良く、かかる形態では、第４導体層Ｐ４ａ，Ｐ４ｂは、電気的に接続されず、互いに並列となる。そのため、何れか一方の第３ビア導体に接続する前記表面端子１１と、第２ビア導体に接続する前記表面端子１０とに対し通電することで、前記同様の検査が行える。

図１３は、前記同様の製品領域ｐａの周囲に位置する耳部ｍａのコーナーに、異なる形態の検査回路Ｃ３を形成した多数個取り配線基板１ｂを示す前記同様の部分水平断面図である。
検査回路Ｃ３は、図１３に示すように、平面視が細長い長円形である第３導体層Ｐ３ｂと、その外側辺と間隔Ｌ２を置いて囲む相似形の長円系の内側辺を有し、且つ外形が四角形の第４導体層Ｐ４ｃとを備えている。第３導体層Ｐ３ｂの左端の半円形部には、その直径と同じ直径で且つ前記セラミック層Ｓ１を貫通した第２ビア導体Ｖ２が接続され、右端の半円形部には、その直径と同じ直径で且つ前記セラミック層Ｓ２を貫通したビア導体ｖが接続されている。また、第４導体層Ｐ４ｃにおける対角位置の角部付近には、前記セラミック層Ｓ１を貫通した第３ビア導体Ｖ３と、前記セラミック層Ｓを貫通したビア導体ｖとが個別に接続されている。
以上のような検査回路Ｃ３では、第３導体層Ｐ３ｂの左端に、その直径と同じ直径の第２ビア導体Ｖ２が接続されている。そのため、前記最上層のセラミックＳ１と中層のセラミック層Ｓ２との間で、製造時に積層ズレが生じていた場合、前記検査回路Ｃ１，Ｃ２に比べて、一層高い精度によって、製品領域ｐａ内の配線基板ｐｋ内ごとにおける第１・第２導体層Ｐ１，Ｐ２間の短絡などの有無を検知することが可能となる。

本発明は、前記のよう形態に限られるものではない。
例えば、前記製品領域ｐａに縦横に連結して配設する配線基板ｐｋは、例えば、縦横ごとに数個または数１０個ずつで且つ総数が数十個〜数千個であっても良い。
また、前記基板本体２を構成するセラミック層は、上下２層のみとし、該２層のセラミック層間の同じ平面に、前記第１〜第４導体層Ｐ１〜Ｐ４、および第１〜第３ビア導体Ｖ１〜Ｖ３を配置した形態としたり、あるいは、上下に４層以上を積層し、何れかのセラミック層間の同じ平面に、前記第１〜第４導体層Ｐ１〜Ｐ４、および第１〜第３ビア導体Ｖ１〜Ｖ３を配置した形態としても良い。あるいは、上層と下層の異なる複数のセラミック層間ごとの同じ平面に、複数組の前記第１〜第４導体層Ｐ１〜Ｐ４、および第１〜第３ビア導体Ｖ１〜Ｖ３を配置した形態としても良い。

更に、前記第１〜第３ビア導体Ｖ１〜Ｖ３およびビア導体Ｖ０，ｖは、内側に中空部を軸方向に沿って有する円筒形状のスルーホール導体としても良い。
また、配線基板ごとに形成する第１導体層は、前記ほぼコ字形に限らず、平面視でほぼ渦巻き形や蛇行形を呈する形態などとし、第２導体層は、前記四角枠形状に限らず、平面視でほぼコ字形や、ほぼＬ字形を呈する形態などとしても良い。
更に、検査回路を構成する第３導体層は、前記直線状の形態に限らず、平面視でほぼほぼＬ字形や、ほぼコ字形を呈する形態などとし、これらの外側に前記間隔Ｌ２を置いたほぼ相似形の内側辺を有する１つまたは２つの第４導体層を配設した形態としても良い。

本発明によれば、複数のセラミック層を積層してなり、製品領域に縦横に連結した複数の配線基板に、互いに電気的に接続され且つ直接には接続されていない複数の導体層が形成された多数個取り配線基板の電気的特性の検査を、正確且つ効率良く行うことが可能となる。

１，１ａ，１ｂ………………………………多数個取り配線基板
３………………………………………………表面
４………………………………………………裏面
Ｓ１〜Ｓ３……………………………………セラミック層
ｐａ……………………………………………製品領域
ｐｋ……………………………………………配線基板
ｍａ……………………………………………耳部
Ｐ１〜Ｐ３,Ｐ３ｂ,Ｐ４,Ｐ４ａ〜Ｐ４ｃ…第１〜第４導体層
Ｖ１〜Ｖ３……………………………………第１〜第３ビア導体(第１〜第３貫通導体)
Ｃ１〜Ｃ３……………………………………検査回路
Ｌ１，Ｌ２……………………………………間隔
ｇ１〜ｇ３……………………………………グリーンシート
ＧＳ……………………………………………グリーンシート積層体

Claims (6)

1. 複数のセラミック層を積層し且つ表面および裏面を有してなり、第１貫通導体、該第１貫通導体に直接接続される第１導体層、および該第１導体層とは直接接続されない第２導体層を備えた配線基板を平面視で縦横に複数連結した製品領域と、その周囲に位置する耳部と、該耳部に形成された検査回路と、を含む多数個取り配線基板であって、
   上記検査回路は、第２貫通導体および第３貫通導体と、該第２貫通導体に直接接続される第３導体層と、第３貫通導体に直接接続される第４導体層とにより構成され、
   上記第１〜第３貫通導体は、同じセラミック層に形成され、
   上記第１〜第４導体層は、同じ平面に形成されると共に、第１導体層および第２導体層の間の間隔（Ｌ１）と、第３導体層および第４導体層の間の間隔（Ｌ２）とは、数式１の関係にある、
   ことを特徴とする多数個取り配線基板。
   （数１） ０．７≦Ｌ２／Ｌ１≦１．０
2. 前記検査回路は、前記耳部における各コーナの１箇所あるいは複数の箇所に形成されている、
   ことを特徴とする請求項１に記載の多数個取り配線基板。
3. 前記検査回路は、前記耳部の対角位置となるコーナに一対が形成されている、
   ことを特徴とする請求項１に記載の多数個取り配線基板。
4. 前記配線基板における第１導体層と第２導体層とは、電気的に接続されている、
   ことを特徴とする請求項１乃至３の何れか一項に記載の多数個取り配線基板。
5. 前記配線基板における第１導体層および第２導体層の何れか一方は、位相整合回路を構成する線路の一部、引き回し線路の一部、およびインダクタを構成する線路の一部のうちの少なくとも一つである、
   ことを特徴とする請求項１乃至４の何れか一項に記載の多数個取り配線基板。
6. 複数のセラミック層を積層し且つ表面および裏面を有してなり、第１貫通導体、該第１貫通導体に直接接続される第１導体層、および該第１導体層と同じ平面に形成され且つ第１導体層とは直接接続されない第２導体層を備えた配線基板を平面視で縦横に複数連結した製品領域と、その周囲に位置する耳部と、該耳部に形成された検査回路と、を含む多数個取り配線基板の製造方法であって、
   同じグリーンシートにおいて、上記製品領域内の配線基板ごとに該グリーンシートを個別に貫通する未焼成の第１貫通導体を形成し、且つ上記耳部における所定の位置に、上記グリーンシートを個別に貫通する未焼成の第２貫通導体および第３貫通導体を形成する工程と、
   上記グリーンシートを含む複数のグリーンシートの表面または裏面における同じ平面において、上記製品領域内の配線基板ごとに、間隔（Ｌ１）を挟んで未焼成の第１導体層および第２導体層を形成し、且つ上記耳部に、間隔（Ｌ２）を挟んで未焼成の第３導体層および第４導体層を形成する工程と、
   上記複数のグリーンシートを積層して、上記配線基板ごとおよび耳部において、第１貫通導体と第１導体層、第２貫通導体と第３導体層、および第３貫通導体と第４導体層を個別に接続し、且つ第１〜第４導体層を同じ平面に位置させたグリーンシート積層体を形成する工程と、
   上記グリーンシート積層体を焼成する工程と、
   上記焼成後における耳部に形成された焼成後の第３導体層に接続する第２貫通導体と、第４導体層に接続する第３貫通導体とに通電して、上記第３・第４導体層間における短絡の有無を検査する検査工程と、を含み、
   上記第１導体層と第２導体層との間の間隔（Ｌ１）と、第３導体層と第４導体層との間の間隔（Ｌ２）とは、数式２の関係にある、
   ことを特徴とする多数個取り配線基板の製造方法。
   （数２） ０．７≦Ｌ２／Ｌ１≦１．０

Images