CN101923142A - 一种测试测试元件摆放方法 - Google Patents
一种测试测试元件摆放方法 Download PDFInfo
- Publication number
- CN101923142A CN101923142A CN 201010242199 CN201010242199A CN101923142A CN 101923142 A CN101923142 A CN 101923142A CN 201010242199 CN201010242199 CN 201010242199 CN 201010242199 A CN201010242199 A CN 201010242199A CN 101923142 A CN101923142 A CN 101923142A
- Authority
- CN
- China
- Prior art keywords
- testing
- pcb
- chip
- testing element
- testing elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims abstract description 7
- 238000012360 testing method Methods 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000007547 defect Effects 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000011056 performance test Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 240000004859 Gamochaeta purpurea Species 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种测试测试元件摆放方法,方法步骤是在集成电路IC芯片或较大元件底部的PCB板上设置有测试元件预留针脚孔,测试元件的上部与集成电路IC芯片或较大电子元件底部叠加在一起,测试元件的针脚插在测试元件预留针脚孔中,测试元件针脚下端向下露出PCB板,集成电路IC芯片性能测试时,通过露出PCB板的测试元件的针脚连接测试仪器或设备。本发明的这种堆叠测试元件放置的方法可以应用到计算机通信产品生产中,可以提高上述产品的PCB利用率,比如完全解决了阻抗测试不能完全反映PCB板内阻抗的缺点,在有限的空间内实现更多功能的可能性,从而增强产品的竞争力。
Description
技术领域
本发明涉及一种本发明涉及一切PCB、FPC电路板的电子领域,具体地说是一种测试测试元件摆放方法。
背景技术
随着电子产品中的小型化以及更高性能和功能需求越来越高,元器件在电路板上密度越来越高;在PCB板子上摆满元件的时候我们就无足够的空间来摆放如阻抗测试条一类的测试性测试元件。在当前的一些电子产品中,为了实现高性能、更多功能的要求,但是同时要满足更加小巧更加轻便,导致PCB产品内部的面积利用率要求更高。有一些用来测试的测试元件在测试完成以后就没有作用了,但是它还占用着非常珍贵的地方显得有点浪费。
当前的一些做法是把阻抗测试条放在PCB板子外,即放在废料边上,这样做有一个比较大的缺点就是不能准确反映PCB板子内的阻抗实际情况;造成不能准确反映PCB板子内的阻抗实际情况的主要原因是因为在PCB制造过程中,如电镀,压和的精度导致PCB板边的阻抗与板内的阻抗不一致。因此要经常在PCB板上放置测试元件进行电气性能测试,如何放置测试元件而不使其占用其他元件的有效空间,还未有好的解决办法。
发明内容
本发明的目的是提供一种测试测试元件摆放方法。
本发明的目的是按以下方式实现的,方法步骤如下:在集成电路IC芯片或较大元件底部的PCB板上设置有测试元件预留针脚孔,测试元件的上部与集成电路IC芯片底部叠加在一起,测试元件的针脚插在测试元件预留针脚孔中,测试元件的针脚下端向下露出PCB板,集成电路IC芯片或较大电子元件性能测试时,通过露出PCB板的测试元件针脚连接测试仪器或设备。
1.本发明的优异效果是,采用将测试元件测试元件重叠摆放的放置减少所需要的PCB面积,在实际应用中将有利于电子产品的小型化,同时兼顾测试的需求。测试元件可以放在大型电子元件的下方,因为测试元件不需要上件,不与电子产品电路产生实际连接,所以不会影响上件元件的制造。但是我们可以把用来空板测试的测试元件和一些相对较大的测试元件叠在同一位置以增加PCB的利用率。比如完全解决了阻抗测试不能完全反映PCB板内阻抗的缺点。
附图说明
附图1是电子元件与测试元件底部的叠加俯视结构示意图;
附图2是叠加测试元件的PCB板的断面结构示意图。
附图标记说明:PCB板1、电子元件2、测试元件3、测试元件针脚4、测试元件预留针脚孔5。
具体实施方式
参照说明书附图对本发明的方法作以下详细的说明;
为了解决这个问题就要求我们把阻抗测试条放在板子内部,但当板子测试元件密度太高时就没有足够的空间来摆放阻抗测试条,本发明的测试测试元件摆放方法就可以解决以上这些问题。
如图1、图2所示,方法步骤如下:在集成电路IC芯片或较大电子元件2底部的PCB板1上设置有测试元件预留针脚孔5,测试元件3的上部与集成电路IC芯片或较大电子元件2底部叠加在一起,测试元件3的针脚4插在测试元件预留针脚孔5中,测试元件3的针脚4下端向下露出PCB板1,集成电路IC芯片或较大电子元件2性能测试时,通过露出PCB板1的测试元件3的针脚4连接测试仪器或设备。
实施例
本发明采用测试元件重叠摆放的放置减少所需要的PCB面积,在实际应用中将有利于电子产品的小型化,同时兼顾测试的需求。
测试测试元件可以放在测试元件的下方,因为测试测试元件不需要上件,没有多少高度,所以不会影响上板元件的制造。
本发明的这种堆叠测试元件放置的方法可以应用到计算机通信产品生产中,可以提高上述产品的PCB利用率,比如完全解决了阻抗测试不能完全反映PCB板内阻抗的缺点,在有限的空间内实现更多功能的可能性,从而增强产品的竞争力。
除说明书所述的技术特征外,均为本专业技术人员的已知技术。
Claims (1)
1.一种测试测试元件摆放方法,其特征在于,方法步骤是在集成电路IC芯片或较大元件底部的PCB板上设置有测试元件预留针脚孔,测试元件的上部与集成电路IC芯片或较大电子元件底部叠加在一起,测试元件的针脚插在测试元件预留针脚孔中,测试元件针脚下端向下露出PCB板,集成电路IC芯片性能测试时,通过露出PCB板的测试元件的针脚连接测试仪器或设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010242199 CN101923142A (zh) | 2010-08-02 | 2010-08-02 | 一种测试测试元件摆放方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010242199 CN101923142A (zh) | 2010-08-02 | 2010-08-02 | 一种测试测试元件摆放方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101923142A true CN101923142A (zh) | 2010-12-22 |
Family
ID=43338188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010242199 Pending CN101923142A (zh) | 2010-08-02 | 2010-08-02 | 一种测试测试元件摆放方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101923142A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI583274B (zh) * | 2016-03-18 | 2017-05-11 | High test density of the circuit test board |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088023A (ja) * | 1994-06-21 | 1996-01-12 | Sharp Corp | 表示装置およびその接続状態検査方法 |
US5854534A (en) * | 1992-08-05 | 1998-12-29 | Fujitsu Limited | Controlled impedence interposer substrate |
CN1313722A (zh) * | 2000-03-02 | 2001-09-19 | 索尼公司 | 多层印制线路板和测量多层印制线路板阻抗的方法 |
US20020011857A1 (en) * | 1998-10-30 | 2002-01-31 | Ibiden Co., Ltd. | Test coupon in printed wiring board |
US20030197514A1 (en) * | 2002-04-22 | 2003-10-23 | Howard Hsu | System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate |
CN2591635Y (zh) * | 2002-12-05 | 2003-12-10 | 曾家棠 | 印刷电路板测试装置的测试模具 |
US6710266B2 (en) * | 2002-07-26 | 2004-03-23 | Intel Corporation | Add-in card edge-finger design/stackup to optimize connector performance |
CN101043790A (zh) * | 2006-03-23 | 2007-09-26 | 日本电气株式会社 | 多层印刷布线板和测量特性阻抗的方法 |
CN101770525A (zh) * | 2008-12-31 | 2010-07-07 | 英业达股份有限公司 | 摆放电路元件的方法 |
US20100255690A1 (en) * | 2009-04-02 | 2010-10-07 | Qualcomm Incorporated | Spacer-connector and circuit board assembly |
-
2010
- 2010-08-02 CN CN 201010242199 patent/CN101923142A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5854534A (en) * | 1992-08-05 | 1998-12-29 | Fujitsu Limited | Controlled impedence interposer substrate |
JPH088023A (ja) * | 1994-06-21 | 1996-01-12 | Sharp Corp | 表示装置およびその接続状態検査方法 |
US20020011857A1 (en) * | 1998-10-30 | 2002-01-31 | Ibiden Co., Ltd. | Test coupon in printed wiring board |
CN1313722A (zh) * | 2000-03-02 | 2001-09-19 | 索尼公司 | 多层印制线路板和测量多层印制线路板阻抗的方法 |
US20030197514A1 (en) * | 2002-04-22 | 2003-10-23 | Howard Hsu | System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate |
US6710266B2 (en) * | 2002-07-26 | 2004-03-23 | Intel Corporation | Add-in card edge-finger design/stackup to optimize connector performance |
CN2591635Y (zh) * | 2002-12-05 | 2003-12-10 | 曾家棠 | 印刷电路板测试装置的测试模具 |
CN101043790A (zh) * | 2006-03-23 | 2007-09-26 | 日本电气株式会社 | 多层印刷布线板和测量特性阻抗的方法 |
CN101770525A (zh) * | 2008-12-31 | 2010-07-07 | 英业达股份有限公司 | 摆放电路元件的方法 |
US20100255690A1 (en) * | 2009-04-02 | 2010-10-07 | Qualcomm Incorporated | Spacer-connector and circuit board assembly |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI583274B (zh) * | 2016-03-18 | 2017-05-11 | High test density of the circuit test board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101084252B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
JP4964269B2 (ja) | 印刷回路基板及びその製造方法 | |
CN104349609A (zh) | 印刷线路板及其制作方法 | |
WO2011056306A2 (en) | Microelectronic package and method of manufacturing same | |
CN101875078A (zh) | 电路板冲压模具 | |
CN104582330A (zh) | 埋盲孔结构的ate板的制作方法 | |
CN101472403B (zh) | 印刷线路板及其制作方法 | |
CN101173973B (zh) | 柔性电路板的线路通断检测方法 | |
CN101923142A (zh) | 一种测试测试元件摆放方法 | |
TWI810885B (zh) | 用於半導體測試之電路板 | |
CN101257767B (zh) | 印刷电路板及其制造方法 | |
CN111542178B (zh) | 一种多层电路板的制作工艺和多层电路板 | |
CN101754590B (zh) | 内置被动元件的电路板制造方法 | |
CN103906356B (zh) | 用于印刷电路板结构中嵌入器件的系统和方法 | |
JP2007134427A (ja) | モジュールパッケージ及びモジュールパッケージの製造方法 | |
CN202494701U (zh) | 一种用于集成电路测试的装置 | |
CN207336712U (zh) | 一种集成电路测试设备接口板 | |
JP2011169670A (ja) | プローブ装置 | |
CN201145732Y (zh) | 柔性线路板测试机的退料装置 | |
CN102833972A (zh) | 印制电路板通用定位装置 | |
CN110188463A (zh) | 一种过孔阵列的锯齿平滑方法 | |
CN101482595B (zh) | 柔性线路板测试机的退料装置 | |
CN201166696Y (zh) | 线路板测试机 | |
CN101482590A (zh) | 线路板测试机 | |
CN217336094U (zh) | 一种内置电子元器件的电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20101222 |