CN104582330A - 埋盲孔结构的ate板的制作方法 - Google Patents

埋盲孔结构的ate板的制作方法 Download PDF

Info

Publication number
CN104582330A
CN104582330A CN201410857632.XA CN201410857632A CN104582330A CN 104582330 A CN104582330 A CN 104582330A CN 201410857632 A CN201410857632 A CN 201410857632A CN 104582330 A CN104582330 A CN 104582330A
Authority
CN
China
Prior art keywords
layer
layer sheet
plate
buried
central layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410857632.XA
Other languages
English (en)
Other versions
CN104582330B (zh
Inventor
袁凯华
李艳国
刘昭亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201410857632.XA priority Critical patent/CN104582330B/zh
Publication of CN104582330A publication Critical patent/CN104582330A/zh
Application granted granted Critical
Publication of CN104582330B publication Critical patent/CN104582330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种埋盲孔结构的ATE板的制作方法。包括子板制作步骤：该子板包括三对芯板，先是该子板内层图形的制作，即内层微小线路；将三对芯板压合成第一多层板、第二多层板和第三多层板。多层板制作步骤：对第一多层板和第三多层板钻盲孔。总压合步骤：将第一多层板、第二多层板和第三多层板压合成第四多层板，对该第四多层板钻通孔；钻该通孔时，小间距(Pitch)须采用微小机械通孔来钻孔。埋孔步骤：对第四多层板钻控深孔，实现埋孔。钻控深孔时，需将深度控制在不钻到第二多层板的表层。本发明避免采用叠孔流程，采用微小机械通孔、微小线路走线的方式，有效地改善了埋盲孔ATE板叠孔报废率高和对位偏差引起的对位问题。

Description

埋盲孔结构的ATE板的制作方法
技术领域
本发明涉及一种ATE板的工艺方法，尤其涉及一种复杂埋盲孔结构的小间距(Pitch)ATE板的制作方法。
背景技术
随着智能手机和平板电脑等移动智能终端向小型化、智能化、节能化等方面发展，芯片的高性能、集成化趋势越来越明显，对芯片制造的技术要求也越来越严苛。因此，芯片呈现出多样化、更新换代快等特点，对于用于芯片测试的ATE板的制造技术需求也越来越高。参阅图1和图2，在ATE板上设计通孔、埋孔、盲孔结构，间距(Pitch)越来越小则是必然趋势，既减少了层数，也减少了生产成本。通常的通孔、埋孔、盲孔结构的ATE，一般的通埋盲孔在顶层至第n层，第n+1层至第m层，第m+1层至底层，间距(Pitch)的距离一般在0.50mm以上；其中还包括多个层板分几步骤来完成钻孔，再将其孔对齐叠放的叠孔方式。这种设计对于常规的结构是没问题的，参阅图3和图4，但当埋盲结构更加复杂、间距(Pitch)更小，如pitch0.40mm，且其之间需要走线时，采用现有的常规方法制作，易造成以下问题：(1)盲孔的制作困难，叠孔的合格率受到相应的影响；(2)小间距(Pitch)且走线的情况下，易造成内层短路，影响综合合格率。
发明内容
本发明的目的在于克服上述现有技术的不足之处而提供一种通过避免采用“叠孔”的流程，采用微小机械通孔、微小线路走线的方式的埋盲孔结构的ATE板的制作方法。
为解决上述技术问题，本发明提供如下技术方案：
一种埋盲孔结构的ATE板的制作方法，包括依序进行的以下步骤：
子板制作步骤：该子板包括依次排列的第一芯板、第二芯板、第三芯板、第四芯板、第五芯板和第六芯板；首先该子板内层图形的制作工序，该子板内层图形包括内层微小线路；该第一芯板和第二芯板压合成第一多层板、该第五芯板和第六芯板压合成第三多层板的工序；该第一多层板和第三多层板经过处理后产生涨缩值；
多层板制作步骤：该第一多层板、和第三多层板钻盲孔的工序；该第一多层板和第三多层板的图形制作的工序；
总压合步骤：将依次排列的该第一多层板、第三芯板、第四芯板和第三多层板压合成第四多层板的工序；对该第四多层板钻通孔的工序，钻该通孔时，小间距采用微小机械通孔钻孔；
埋孔制作步骤：该第四多层板钻控深孔的工序，实现埋孔；钻控深孔时，该控深孔的深度控制在不钻到该第二多层板的外表层。
在进一步优化的具体实施方式中，在该总压合步骤之前，根据该第一多层板和第三多层板的涨缩值进行对该第三芯板和第四芯板的图形拉伸。
在进一步优化的具体实施方式中，还包括该子板制作步骤中，该第三芯板和第四芯板压合成第二多层板；
在该多层板制作步骤中该第二多层板图形制作工序；
在该总压合步骤中，将依次排列的该第一多层板、第二多层板和第三多层板压合成该第四多层板的工序。
在进一步优化的具体实施方式中，在该子板制作步骤中还包括对该子板进行内层蚀刻、内层AOI和棕化的工序。
在进一步优化的具体实施方式中，该第一多层板、第二多层板和第三多层板图形制作工序之前，还包括对该第一多层板、第二多层板和第三多层板依次进行沉铜、全板电镀的工序；以及该第一多层板、第二多层板和第三多层板图形制作工序之后依次进行线路蚀刻、内层AOI和棕化的工序。
在进一步优化的具体实施方式中，在该总压合步骤中该第四多层板的沉铜、全板电镀和镀锡的工序。
在进一步优化的具体实施方式中，在该埋孔制作步骤之后，该第四多层板的外层图形制作、图形电镀、外层蚀刻、外层AOI、阻焊、字符、外形、电子测试的工序。
在进一步优化的具体实施方式中，该微小机械通孔的孔径小于等于6mil。
采用上述技术方案后，本发明至少具有如下有益效果：
本发明埋盲孔结构的ATE板的制作方法是一种针对复杂埋盲孔结构、间距(Pitch)更小，且需要走线的ATE板的制作方法，先对子板的内层的微小电路图形制作工序，再通过对子板的第一次压合和第二次的总压合，对总压合后的多层板进行通孔、盲孔、埋孔的工序，该钻通埋盲孔采用微小机械通孔，该ATE板的制作方法避免采用“叠孔”的流程，有效地改善了埋盲孔ATE板的叠孔报废率高，以及对位偏差引起的对位问题。
附图说明
图1是现有技术的ATE板埋盲孔结构示意图。
图2是现有技术的埋盲孔结构的间距示意图。
图3是现有技术一种复杂ATE板埋盲孔结构示意图。
图4是现有技术一种复杂埋盲孔的小间距结构示意图。
图5是本发明实施例中ATE板制作方法的流程示意图。
图6是本发明实施例中子板压合步骤的示意图。
其中，1、第一芯板，2、第二芯板，3、第三芯板，4、第四芯板，10、第一多层板，20、第二多层板，30、第三多层板，40、第四多层板，a、盲孔，b、控深孔。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的技术特征可相互结合，下面结合附图和具体实施例对本发明作进一步详细说明。
参阅图5所示，本发明是一种埋盲孔结构的ATE板的制作方法，其制作步骤包括：
步骤S1、子板制作步骤：该子板包括第一芯板1、第二芯板2、第三芯板3、第四芯板4、第五芯板5和第六芯板6，首先是该子板内层图形的制作，该子板内层图形包括内层微小线路；该第一芯板1和第二芯板2压合成第一多层板10、该第三芯板3和第四芯板4压合成第二多层板20、该第五芯板5和第六芯板6压合成第三多层板30。在对该子板压合成多层板之前还依次包括以下工艺流程：该子板内层蚀刻、该子板内层AOI和该子板棕化。
步骤S2、多层板制作步骤：对该第一多层板10、和第三多层板30钻盲孔a；接着是对该第一多层板10、第二多层板20和第三多层板30依次进行沉铜、全板电镀、图形制作、线路蚀刻、内层AOI和棕化。
步骤S3、总压合步骤：将该第一多层板10、第二多层板20和第三多层板30压合成第四多层板40，对该第四多层板40钻通孔；钻该通孔时，小间距(Pitch)须采用微小机械通孔来钻孔。然后是该第四多层板40沉铜、全板电镀、以及镀锡。该步骤S3中的该微小机械通孔的孔径为6mil。
步骤S4、埋孔步骤：对第四多层板40钻控深孔b，实现埋孔。钻控深孔b时，需将深度控制在不钻到第二多层板20的表层。然后是外层图形的制作、图形电镀、外层蚀刻、外层AOI、阻焊、字符、外形、电子测试，最好进行终检、包装和出货。
在优选的实施例中，见附图6，步骤S1的子板制作步骤中，该第三芯板3和第四芯板4可先不进行压合，该第三芯板3和第四芯板4在步骤S3的总压合步骤中直接进行压合。该第三芯板3和第四芯板4在步骤S3的总压合步骤进行之前，需根据该第一多层板10和第三多层板30的实际涨缩值，及与其相对应的关系进行对该第三芯板3和第四芯板4的图形拉伸。
在优选的实施例中，步骤S3中的微小机械通孔的孔径还可以是小于6mil。
在本发明的制作方法中该第一芯板1、第二芯板2、第三芯板3、第四芯板4、第五芯板5和第六芯板6可以是一层或以上的层板，在本发明的制作方法中其他控制要点与现有的技术控制点类似，不在赘述。
相对于现有技术，本发明一种埋盲孔结构的ATE板的制作方法是一种针对复杂埋盲孔结构且小间距(Pitch)的ATE板的制作方法，由于避免采用“叠孔”的流程，采用微小机械通孔、微小线路走线的方式，有效地改善了埋盲孔ATE板的叠孔报废率高，对位偏差引起的对位问题，以及走线易造成内层短路的问题。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同范围限定。

Claims (8)

1.一种埋盲孔结构的ATE板的制作方法，其特征在于，包括依序进行的以下步骤：
子板制作步骤：该子板包括依次排列的第一芯板、第二芯板、第三芯板、第四芯板、第五芯板和第六芯板；首先该子板内层图形的制作工序，该子板内层图形包括内层微小线路；该第一芯板和第二芯板压合成第一多层板、该第五芯板和第六芯板压合成第三多层板的工序；该第一多层板和第三多层板经过处理后产生涨缩值；
多层板制作步骤：该第一多层板、和第三多层板钻盲孔的工序；该第一多层板和第三多层板的图形制作的工序；
总压合步骤：将依次排列的该第一多层板、第三芯板、第四芯板和第三多层板压合成第四多层板的工序；对该第四多层板钻通孔的工序，钻该通孔时，小间距采用微小机械通孔钻孔；
埋孔制作步骤：该第四多层板钻控深孔的工序，实现埋孔；钻控深孔时，该控深孔的深度控制在不钻到该第二多层板的外表层。
2.如权利要求1所述的埋盲孔结构的ATE板的制作方法，其特征在于，在该总压合步骤之前，根据该第一多层板和第三多层板的涨缩值进行对该第三芯板和第四芯板的图形拉伸。
3.如权利要求1所述的埋盲孔结构的ATE板的制作方法，其特征在于，还包括该子板制作步骤中，该第三芯板和第四芯板压合成第二多层板；
在该多层板制作步骤中该第二多层板图形制作工序；
在该总压合步骤中，将依次排列的该第一多层板、第二多层板和第三多层板压合成该第四多层板的工序。
4.如权利要求1所述的埋盲孔结构的ATE板的制作方法，其特征在于，在该子板制作步骤中还包括对该子板进行内层蚀刻、内层AOI和棕化的工序。
5.如权利要求1或3所述的埋盲孔结构的ATE板的制作方法，其特征在于，该第一多层板、第二多层板和第三多层板图形制作工序之前，还包括对该第一多层板、第二多层板和第三多层板依次进行沉铜、全板电镀的工序；以及该第一多层板、第二多层板和第三多层板图形制作工序之后依次进行线路蚀刻、内层AOI和棕化的工序。
6.如权利要求1所述的埋盲孔结构的ATE板的制作方法，其特征在于，在该总压合步骤中该第四多层板的沉铜、全板电镀和镀锡的工序。
7.如权利要求1所述的埋盲孔结构的ATE板的制作方法，其特征在于，在该埋孔制作步骤之后，该第四多层板的外层图形制作、图形电镀、外层蚀刻、外层AOI、阻焊、字符、外形、电子测试的工序。
8.如权利要求1所述的埋盲孔结构的ATE板的制作方法，其特征在于，该微小机械通孔的孔径小于等于6mil。
CN201410857632.XA 2014-12-31 2014-12-31 埋盲孔结构的ate板的制作方法 Active CN104582330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410857632.XA CN104582330B (zh) 2014-12-31 2014-12-31 埋盲孔结构的ate板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410857632.XA CN104582330B (zh) 2014-12-31 2014-12-31 埋盲孔结构的ate板的制作方法

Publications (2)

Publication Number Publication Date
CN104582330A true CN104582330A (zh) 2015-04-29
CN104582330B CN104582330B (zh) 2018-07-20

Family

ID=53097217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410857632.XA Active CN104582330B (zh) 2014-12-31 2014-12-31 埋盲孔结构的ate板的制作方法

Country Status (1)

Country Link
CN (1) CN104582330B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105657991A (zh) * 2016-01-01 2016-06-08 广州兴森快捷电路科技有限公司 一种用于线路板盲槽的制作方法
CN108513458A (zh) * 2018-03-30 2018-09-07 惠州市金百泽电路科技有限公司 一种超厚5g天线pcb模块加工方法
CN109587976A (zh) * 2018-12-01 2019-04-05 广东骏亚电子科技股份有限公司 一种有效解决孔偏问题的方法
CN112351600A (zh) * 2020-10-27 2021-02-09 上海泽丰半导体科技有限公司 一种高速ate测试板及制作方法
CN113267659A (zh) * 2021-05-18 2021-08-17 上海泽丰半导体科技有限公司 Ate测试板及ate测试板的制造方法
CN114189991A (zh) * 2021-10-25 2022-03-15 胜宏科技（惠州）股份有限公司 一种改善线圈板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494954A (zh) * 2009-02-27 2009-07-29 深圳市五株电路板有限公司 高密度积层线路板激光钻孔对位精度控制方法
CN102159040A (zh) * 2011-03-28 2011-08-17 冠锋电子科技(梅州)有限公司 一种4层电路板上过孔的方法
CN103687347A (zh) * 2013-12-12 2014-03-26 广州兴森快捷电路科技有限公司 一种局部混压印制电路板的制作方法
US20140182915A1 (en) * 2012-12-28 2014-07-03 Samsung Electro-Mechanics Co., Ltd. Circuit board and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494954A (zh) * 2009-02-27 2009-07-29 深圳市五株电路板有限公司 高密度积层线路板激光钻孔对位精度控制方法
CN102159040A (zh) * 2011-03-28 2011-08-17 冠锋电子科技(梅州)有限公司 一种4层电路板上过孔的方法
US20140182915A1 (en) * 2012-12-28 2014-07-03 Samsung Electro-Mechanics Co., Ltd. Circuit board and method for manufacturing the same
CN103687347A (zh) * 2013-12-12 2014-03-26 广州兴森快捷电路科技有限公司 一种局部混压印制电路板的制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105657991A (zh) * 2016-01-01 2016-06-08 广州兴森快捷电路科技有限公司 一种用于线路板盲槽的制作方法
CN108513458A (zh) * 2018-03-30 2018-09-07 惠州市金百泽电路科技有限公司 一种超厚5g天线pcb模块加工方法
CN109587976A (zh) * 2018-12-01 2019-04-05 广东骏亚电子科技股份有限公司 一种有效解决孔偏问题的方法
CN112351600A (zh) * 2020-10-27 2021-02-09 上海泽丰半导体科技有限公司 一种高速ate测试板及制作方法
CN113267659A (zh) * 2021-05-18 2021-08-17 上海泽丰半导体科技有限公司 Ate测试板及ate测试板的制造方法
CN114189991A (zh) * 2021-10-25 2022-03-15 胜宏科技（惠州）股份有限公司 一种改善线圈板的制作方法

Also Published As

Publication number Publication date
CN104582330B (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
CN104582330A (zh) 埋盲孔结构的ate板的制作方法
US20100319979A1 (en) Printed circuit board and method for drilling hole therein
CN102098879B (zh) 一种内层厚铜板钻孔方法
CN102548186A (zh) 一种对称压合结构hdi板及制作方法
CN103179812A (zh) 高多阶hdi印刷电路板的制作方法
CN105101685B (zh) 一种多层pcb的制作方法及多层pcb
CN103717013A (zh) 一种印制电路板的制造方法
CN107318232A (zh) 一种pcb机械盲孔的制作方法
CN103974561A (zh) 一种超厚铜电路板bga的制作方法
CN104717846A (zh) 一种pcb中金属化槽孔的制作方法
CN110719690A (zh) 高速多层pcb板叠层以及布线方法
CN104105339A (zh) 一种过孔反焊盘
CN104582236A (zh) 一种印制电路板pcb及制作方法
CN106231821A (zh) 一种四层pcb板制作工艺
CN103517580A (zh) 一种多层pcb板的制造方法及多层pcb板
CN108235602A (zh) 二阶埋铜块电路板的加工方法
CN106061119A (zh) 一种多阶任意层盲孔的制作方法
CN104902675A (zh) 一种台阶槽电路板及其加工方法
CN104244590B (zh) 电路板外层偏位的控制方法
CN103889167A (zh) 多层线路板过孔与埋孔的制作方法
CN106604534A (zh) 多层埋容pcb基板内层隔离结构及方法
CN105916315A (zh) 一种hdi印刷电路板的制作方法
CN104797080A (zh) 一种线路板及其通孔的制作方法
CN106604571B (zh) 线路板通孔的制作方法及线路板
CN205142654U (zh) 一种便于检验钻孔断刀的pcb板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant