CN101043790B - 多层印刷布线板和测量特性阻抗的方法 - Google Patents

多层印刷布线板和测量特性阻抗的方法 Download PDF

Info

Publication number
CN101043790B
CN101043790B CN2007100900541A CN200710090054A CN101043790B CN 101043790 B CN101043790 B CN 101043790B CN 2007100900541 A CN2007100900541 A CN 2007100900541A CN 200710090054 A CN200710090054 A CN 200710090054A CN 101043790 B CN101043790 B CN 101043790B
Authority
CN
China
Prior art keywords
sample
signal wiring
multilayer printed
wiring board
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100900541A
Other languages
English (en)
Other versions
CN101043790A (zh
Inventor
江藤顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101043790A publication Critical patent/CN101043790A/zh
Application granted granted Critical
Publication of CN101043790B publication Critical patent/CN101043790B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

本发明提供了一种具有形成于每个信号布线层上的小型试样的多层印刷布线板，并且实现了用于每个信号布线层的特性阻抗测量的准确且高效的方法。试样由彼此平行延伸的多个线状部分和相互连接所述多个线状部分的折回部分构成。提供了用于串联地连接彼此相邻的信号布线层的各个试样的通孔。还提供了两个测量极板，一个被连接到串联连接的试样的一端，而另一个被连接到接地层。通过在两个测量极板之间施加阶跃脉冲并且测量来自串联连接的试样的反射波的电压来进行测量。

Description

多层印刷布线板和测量特性阻抗的方法
技术领域
本发明涉及其上安装有电子电路元件的多层印刷布线板(wiringboard)，以及测量形成于多层印刷布线板上的信号布线的特性阻抗的方法。更具体地说，本发明涉及用于利用TDR(时域反射计)方法测量多层印刷布线板的信号布线的特性阻抗的技术。
背景技术
近年来，随着对印刷布线板密度要求的提高，已经使用了通过将其上分别形成有布线图形(pattern)的多个布线板压制成包括表面布线板层在内的三层或更多层而形成的多层印刷布线板。此外，安装在多层印刷布线板上的电子电路元件的工作速度也越来越高。在高速工作的电子电路元件中，由于阻抗不匹配所引起的反射波成为电子电路元件的工作发生问题的原因。因此，需要生产一种多层印刷布线板，其中形成在各个信号布线层上的布线图形的阻抗(所谓的图形阻抗)被设置在指定的取值范围内。为了判断由于制作多层印刷布线板时的变化所引起的图形阻抗值的变化性质，传统上是在每个信号布线层上与布线图形相分离地设置专用于阻抗测量的试样(test coupon)。因而，通过测量试样，只有具有所希望的阻抗值的多层印刷布线板被选择，并且被当作产品来使用。
在传统的多层印刷布线板中，如图6中所示的测量试样被设置在信号布线层的布线板上的自由区域中，或者形成专用的试样板。尤其是近来，针对每种信号存在各种阻抗值，因此试样一般被形成为对应于每个信号布线层，并且被形成为包括具有测量所必需的长度的线状部分。但是，在形成如图6中所示的试样的情况下，试样所占面积变得很大，常常导致在布线板上不能确保有试样所需要的面积的情况。
在日本专利早期公开No.8-46306中，描述了L形的试样61被布置在印刷布线板60的四个拐角处，如图7中所示。描述了在该专利文档中所描述的技术使得可以很容易地通过测量设置在四个拐角处的L形试样的板端面上出现的测试图形的截面尺寸来计算试样61的特性阻抗。
在上述专利文档中所描述的技术中，通过在印刷布线板的四个拐角处形成L形的试样减少了试样所需要的区域的面积。但是，在这个技术中，通过测量被形成为试样的布线的横截面形状来计算印刷板上的信号布线的特性阻抗，因此很难准确地测量特性阻抗。为了从电气上准确地测量特性阻抗，需要具有图6中所示的形状的试样，因此试样所占的面积增大了。
此外，在利用如图6中所示的传统试样测量特性阻抗时，需要利用TDR(时域反射计)方法分别测量各个信号布线层的特性阻抗，因而要花很长的时间来进行测量。因此，需要一种能够高效地进行测量的测量特性阻抗的方法。
发明内容
考虑到上述现有技术的问题，本发明的目的在于提供一种测量特性阻抗的方法，该方法可以减少形成试样所需要的面积并且准确高效地测量特性阻抗，并且本发明的目的还在于提供一种其上形成有这种试样的多层印刷布线板。
为了实现上述目的，根据本发明第一方面的多层印刷布线板具有多个信号布线层和至少一个接地层，其特征在于包括形成于每个信号布线层上的用于测量阻抗的试样，串联地连接各个信号布线层的试样的通孔，被连接到串联连接的试样的一端的测量极板(pad)以及被连接到接地层的另一测量极板。
此外，根据本发明的第二方面的多层印刷布线板具有形成于每个信号布线层上的试样，其特征在于试样由彼此平行延伸的多个线状部分和相互连接多个线状部分的折回部分构成。
此外，根据本发明的测量特性阻抗的方法测量具有多个信号布线层和至少一个接地层的多层印刷布线板的信号布线的特性阻抗，该方法的特征在于包括在每个信号布线层中形成用于测量阻抗的试样，串联连接各个信号布线层的试样，在被连接到串联连接的试样的一端的测量极板和被连接到接地层的另一测量极板之间施加阶跃脉冲，以及测量来自串联连接的试样的反射波的电压。
利用根据本发明第一方面的多层印刷布线板以及根据本发明的测量特性阻抗的方法，用于测量各个信号布线层的特性阻抗的试样经由通孔被串联地连接，使得可以同时向各个试样施加阶跃脉冲，从而高效地测量特性阻抗。
此外，在根据本发明的第二方面的多层印刷布线板中，试样由彼此平行延伸的多个线状部分和连接多个线状部分的折回部分构成，使得即使在很窄的占用面积内也可以形成试样，从而得到了能够减少试样占用面积的多层印刷布线板。
附图说明
结合附图根据下面的详细描述，将清楚本发明的示例性特征和优点，在附图中：
图1是示出了形成于根据本发明实施例的多层印刷布线板中的每个信号布线层上的试样的布线图形的平面视图；
图2是示意性地示出了根据本发明的实施例的多层印刷布线板的分解透视图；
图3A是示出了图1中所示的试样的拐角部分的细节的平面视图；
图3B是示出了图1中所示的试样的测量极板的细节的平面视图；
图4示出了利用传统的试样采用TDR方法测量的示波器的观察波形；
图5示出了利用根据本实施例的试样采用TDR方法测量的示波器的观察波形；
图6是示出了传统的试样的平面视图；以及
图7是日本专利早期公开NO.8-46306中所公开的传统试样的透视图。
具体实施方式
下面，将参考附图描述根据本发明的示例实施例。
图1是示出了形成于根据本发明实施例的多层印刷布线板10中的每个信号布线层上的试样的布线图形的平面视图。另外，图2是示意性地示出了根据本发明的实施例的多层印刷布线板10的分解透视图。
形成于多层印刷布线板10上的每个试样由形成于每个信号布线层的布线板上的个体试样(图形布线部件)11以及互相连接各个信号布线层的图形布线部件11的通孔15构成。图形布线部件11从与通孔15的连接部分中伸出来，并且由宽度为0.08mm到0.3mm长度为大约50mm的六个线状部分12和折回部分13构成，六个线状部分在折回部分13处折回以实现连续的连接。就是说，每个信号布线层的试样的总长度为大约300mm。两个相邻线状部分12之间的间隔用它们的中心之间的距离来表示时为1.27mm。通过确保这个中心间的距离，实践中可以忽略布线间粘连(stroke)的影响。
第一信号布线层(S1)的图形布线部件11的一端经由通孔被连接到最上层(表面布线板层)的测量极板14，在该测量极板14上，测量利用探针进行。第一信号布线层的图形布线部件11的另一端经由通孔15被连接到第二信号布线层(S2)的图形布线部件11的一端。从第二信号布线层到第六信号布线层的各个信号布线层(S2到S6)的图形布线部件11被相继地串联连接，并且第六信号布线层的图形布线部件11的末端开放，以构成开放端17。所有的接地层通过通孔18被共同连接到测量极板16，每个接地层被夹在两个相邻的信号布线层之间。
构成了第一信号布线层的图形布线部件11的一端(即整个试样的一端)的测量极板(探测极板)14和被连接到接地层的测量极板16被分别并排地暴露在最上层上，从而可以通过将探针连接到测量极板来利用TDR方法测量特性阻抗。
图2是示意性地示出了上述各个图形布线部件11经由通孔串联连接在相邻的信号布线层之间的状态的分解透视图。
图3A示出了构成图形布线部件11的折回部分13的拐角部分20，图3B示出了测量极板14和16各自的构成。拐角部分20在每个弯曲部分21具有小于或等于45°的弯曲角。在本示例中，弯曲部分被形成为在距离各个线状部分的拐角0.3175mm的位置处具有45°的弯曲角。因此，为折回部分13提供了四个弯曲部分21(针对每个拐角部分有两个弯曲部分)。夹在两个弯曲部分21之间的部分的斜线22的长度为大约0.449mm。
两个测量极板14和16被并排布置，并且测量极板14和16都具有0.9524mm×2.54mm的矩形形状。两个测量极板之间相分离的距离为1.27mm，等于图形布线部件11的线状部分12的中心间距。
图4示出了利用图6中所示的传统试样采用TDR方法测量的示波器的观察波形。示波器具有50Ω的内部电阻，并且1V的阶跃脉冲被用于测量。在该图中，时间在水平轴上示出，电压在垂直轴上示出。在TDR测量方法中，阶跃脉冲从测量设备中输出，并且被施加到图形布线部件51的一端。然后，观察从另一端返回的反射波，并且根据所观察到的反射波，计算图形布线部件51的阻抗。
在传统试样中，1V的阶跃脉冲被施加到每一个图形布线部件51，并且与阶跃脉冲相对应的反射波的电压被测量。在图4中，最先观察到的反射波的波形30是测量设备的同轴电缆的反射波，随后的反射波31是来自试样的反射波。阻抗的计算公式如下。
Z0＝50×电压/(1-电压)   (1)
基于这个公式(1)，可以由图形布线部件的反射时间域中的电压值计算每个图形布线部件51的阻抗。
图5示出了利用根据本实施例的试样采用TDR方法测量的示波器的观察波形。在这个测量中，通过单次施加阶跃脉冲来测量来自所有图形布线部件11的反射波的电压。在施加阶跃脉冲之后观察到的第一个反射波40是来自被连接到测量探针的测量设备的同轴电缆的反射波。随后的反射波41是来自第一信号布线层的图形布线部件11的反射波。在这个反射波之后，来自第二信号布线层到第六信号布线层的各个图形布线部件11的相应的波42到46被相继地观察到。
每个信号接线层的图形布线部件11的传播延迟时间可以预先通过理论计算来计算，因此来自每个图形布线部件11的反射波可以被识别出来。因此，与传统的试样不同，可以利用阶跃脉冲的单次施加来测量来自多层的每个图形布线部件11的反射波的电压。测量识别出的反射波的电压值，并且利用公式(1)计算特性阻抗。
如上所述，各个信号布线层的图形布线部件11被形成为Z字形布线，使得可以减少试样所占的面积。具体地说，具有小于或等于45°的弯曲角的弯曲部分被形成在布线图形的拐角部分，使得可以防止在测量特性阻抗时出现在拐角部分的不希望的信号反射。因此，可以进行准确的阻抗测量。此外，布线间的间隙被设为1.27mm或更大以防止测量结果受到布线间相互作用的影响，因此可以获得准确的测量结果。
此外，传统上，每个信号布线层被形成为独立的图形布线部件，并且测量极板被形成于每个独立的图形布线部件上。在根据上述实施例的试样中，测量极板被共用，并且各个信号布线层的布线经由通孔一个一个地相互连接。这使得可以减少试样所占的面积，并且高效地进行阻抗测量。
在上述实施例中，提供了其中图形布线部件由多个线状部分和相互连接多个线状部分的折回部分构成的示例，但是本发明不局限于该示例，只要图形面积可得以减小。此外，在上述实施例中，提供了其中当多个图形布线部件被串联连接时使用通孔的示例，但是本发明不局限于该示例。
如上所述，基于本发明的优选实施例对其进行了说明，但是根据本发明的多层印刷布线板和特性阻抗的测量方法不仅仅局限于上述实施例的结构，并且上述实施例的结构的各种修改和变化也都包括在本发明的范围内。
提供前面对实施例的描述是为了使本领域技术人员能够实现和使用本发明。此外，本领域技术人员将很容易明白本实施例的各种修改方式，并且这里所限定的一般原理和特定示例可以不需要创造性劳动地被应用于其它实施例。因此，本发明不希望局限于这里所描述的实施例，而是希望包括权利要求书及其等同物所限定的最宽的范围。
此外，要注意发明人的目的是希望禁止他人实施所要求保护的发明的所有等同物，即使在执行期间对权利要求书进行了修改。

Claims (8)

1.一种具有多个信号布线层和至少一个接地层的多层印刷布线板，包括：
用于测量阻抗的试样，其被形成于所述多个信号布线层中的每一层上；
通孔，其串联地连接彼此相邻的信号布线层的各个试样；
被连接到所述串联连接的试样的一端的测量极板；以及
被连接到所述接地层的测量极板。
2.根据权利要求1所述的多层印刷布线板，其中所述多个信号布线层中的每一层的试样由彼此平行延伸的多个线状部分和相互连接所述多个线状部分的折回部分构成。
3.根据权利要求2所述的多层印刷布线板，其中所述折回部分由多个弯曲部分构成，并且所述多个弯曲部分中每一个的弯曲角度小于或等于45。
4.一种测量多层印刷布线板的多个信号布线层的特性阻抗的方法，所述多层印刷布线板具有所述多个信号布线层和至少一个接地层，所述方法包括：
在所述多个信号布线层中的每一层上形成用于测量阻抗的试样；
串联连接各个信号布线层的试样；
在被连接到所述串联连接的试样的一端的测量极板和被连接到所述接地层的测量极板之间施加阶跃脉冲；以及
测量来自所述串联连接的试样的反射波的电压。
5.根据权利要求4的测量特性阻抗的方法，其中所述多个信号布线层中的每一层的试样由彼此平行延伸的多个线状部分和相互连接所述多个线状部分的折回部分构成。
6.根据权利要求5的测量特性阻抗的方法，其中所述折回部分由多个弯曲部分构成，并且所述多个弯曲部分中每一个的弯曲角度小于或等于45°。
7.一种多层印刷布线板，其中试样被形成于信号布线层中，
其中所述试样由彼此平行延伸的多个线状部分和折回部分构成，所述多个线状部分在所述折回部分处折回以实现连续的连接。
8.根据权利要求7所述的多层印刷布线板，其中所述折回部分由多个弯曲部分构成，并且所述多个弯曲部分中每一个的弯曲角度小于或等于45°。
CN2007100900541A 2006-03-23 2007-03-23 多层印刷布线板和测量特性阻抗的方法 Expired - Fee Related CN101043790B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006080124 2006-03-23
JP2006-080124 2006-03-23
JP2006080124A JP5034285B2 (ja) 2006-03-23 2006-03-23 多層配線基板及び特性インピーダンスの測定方法

Publications (2)

Publication Number Publication Date
CN101043790A CN101043790A (zh) 2007-09-26
CN101043790B true CN101043790B (zh) 2011-04-20

Family

ID=38532706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100900541A Expired - Fee Related CN101043790B (zh) 2006-03-23 2007-03-23 多层印刷布线板和测量特性阻抗的方法

Country Status (5)

Country Link
US (1) US20070222473A1 (zh)
JP (1) JP5034285B2 (zh)
KR (1) KR100855815B1 (zh)
CN (1) CN101043790B (zh)
TW (1) TW200746931A (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4377939B2 (ja) * 2007-12-25 2009-12-02 株式会社東芝 プリント配線板およびその製造方法
CN101762750B (zh) * 2008-12-25 2011-10-26 上海北京大学微电子研究院 通孔电阻测量结构及方法
US8242784B2 (en) * 2009-12-07 2012-08-14 International Business Machines Corporation Qualifying circuit board materials
CN101923142A (zh) * 2010-08-02 2010-12-22 浪潮电子信息产业股份有限公司 一种测试测试元件摆放方法
JP2012037314A (ja) * 2010-08-05 2012-02-23 Fujitsu Ltd 評価用基板および基板評価方法
JP6149382B2 (ja) * 2012-11-01 2017-06-21 日本電気株式会社 特性インピーダンス管理用テストクーポンおよびこれを備えたプリント基板
CN104378909A (zh) * 2013-08-12 2015-02-25 英业达科技有限公司 印刷电路板
CN105228378B (zh) * 2015-08-31 2019-03-08 北大方正集团有限公司 一种电路板及其阻抗量测方法
CN105338728B (zh) * 2015-10-23 2018-11-09 北大方正集团有限公司 一种电路板阻抗测量方法及一种电路板
RU2646550C2 (ru) * 2016-06-29 2018-03-05 Федеральное государственное бюджетное образовательное учреждение высшего образования Московский авиационный институт (национальный исследовательский университет) (МАИ) Тест-купон и способ контроля погрешностей совмещения слоев многослойной печатной платы
US10303838B2 (en) 2017-06-02 2019-05-28 International Business Machines Corporation Dynamic impedance net generation in printed circuit board design
CN107328998B (zh) * 2017-07-07 2020-06-23 联想(北京)有限公司 测量多层印刷电路板介电常数的方法和系统
CN109548271B (zh) * 2018-11-14 2021-04-02 江门崇达电路技术有限公司 一种用于信号发生器的印制电路板的制作方法
US10334720B1 (en) * 2018-12-04 2019-06-25 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same
US10379153B1 (en) 2018-12-04 2019-08-13 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same
CN109496061A (zh) * 2018-12-10 2019-03-19 浪潮(北京)电子信息产业有限公司 一种电路板的损坏判别方法和系统
CN109561574B (zh) * 2018-12-24 2020-06-23 广州兴森快捷电路科技有限公司 阻抗测试、线路板加工、线路板生产方法及测试组件
CN112188725B (zh) * 2020-09-25 2021-10-08 深圳市景旺电子股份有限公司 印刷电路板的阻抗测试模块及印刷电路板的制作方法
CN112714541B (zh) * 2020-12-14 2022-05-31 竞华电子(深圳)有限公司 一种多层pcb板结构及测试方法
CN112730987A (zh) * 2020-12-15 2021-04-30 红板（江西）有限公司 一种pcb板阻抗快速测量方法
USD997896S1 (en) * 2022-01-18 2023-09-05 Jiarui Zhu Flexible printed circuit board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169266A1 (en) * 2003-02-27 2004-09-02 Power-One Limited Power supply packaging system
CN1604720A (zh) * 2003-09-29 2005-04-06 财团法人工业技术研究院 一种具内藏电容的基板结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3494476B2 (ja) * 1994-07-29 2004-02-09 沖電気工業株式会社 プリント配線基板
JP3528363B2 (ja) * 1995-10-13 2004-05-17 ヤマハ株式会社 試験用半導体装置の評価方法
JP4034888B2 (ja) * 1998-10-30 2008-01-16 イビデン株式会社 プリント配線板におけるテストクーポン
KR20000045926A (ko) * 1998-12-30 2000-07-25 김영환 다층 인쇄회로기판의 임피던스 테스트 쿠폰
JP4268266B2 (ja) * 1999-06-10 2009-05-27 日本特殊陶業株式会社 配線基板の導体層形成工程の検査方法
JP2001251061A (ja) * 2000-03-02 2001-09-14 Sony Corp 多層型プリント配線基板
KR100348409B1 (ko) * 2000-12-29 2002-08-10 삼성전자 주식회사 복수의 패턴층을 갖는 테스트 쿠폰 및 이를 이용한 메모리모듈 기판의 유전율 측정 방법
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
US6825672B1 (en) * 2002-06-07 2004-11-30 Marvell International Ltd. Cable tester
KR200354810Y1 (ko) 2003-12-31 2004-06-30 노틸러스효성 주식회사 인쇄회로기판의 임피던스 테스트 쿠폰

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169266A1 (en) * 2003-02-27 2004-09-02 Power-One Limited Power supply packaging system
CN1604720A (zh) * 2003-09-29 2005-04-06 财团法人工业技术研究院 一种具内藏电容的基板结构

Also Published As

Publication number Publication date
TW200746931A (en) 2007-12-16
KR100855815B1 (ko) 2008-09-01
KR20070096836A (ko) 2007-10-02
US20070222473A1 (en) 2007-09-27
JP2007258400A (ja) 2007-10-04
JP5034285B2 (ja) 2012-09-26
CN101043790A (zh) 2007-09-26

Similar Documents

Publication Publication Date Title
CN101043790B (zh) 多层印刷布线板和测量特性阻抗的方法
CN108152606A (zh) 电场无源探头
TWI816940B (zh) 探針裝置、電氣檢查裝置以及電氣檢查方法
JP4929797B2 (ja) 半導体評価装置
US6670816B2 (en) Test coupon for measuring a dielectric constant of a memory module board and method of use
TWI447397B (zh) 探針卡
US7990158B2 (en) Measurement arrangement for determining the characteristic line parameters by measuring scattering parameters
CN105527559A (zh) 测试线路板、其制作方法、测试方法以及测试系统
JP2009520960A (ja) 散乱パラメータを測定することによって特徴的な線パラメータを決定するための測定装置
KR101046949B1 (ko) 노이즈 차폐를 위한 다층구조의 인쇄회로기판을 구비한 프로브유닛
JP4064872B2 (ja) 周波数領域特性を利用したｐｄｐ電極検査方法及び装置
WO2015155348A1 (en) Contactless conductive interconnect testing
CN219287535U (zh) 扩展测试板
US20110204911A1 (en) Prober unit
JP6848116B1 (ja) 検査方法および検査装置
JPH05126850A (ja) 配線基板の端子間接続ピンブロツク
US9075085B2 (en) Test system for analyzing a circuit carrier
JP3209309B2 (ja) プリント配線板およびプリント配線板における比誘電率および実効比誘電率の測定方法
TWI580980B (zh) 半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法
JP2011191185A (ja) 検査装置及び電子装置の製造方法
SU1661695A1 (ru) Способ контрол электрического монтажа печатных плат
JPH05102622A (ja) プリント配線基板及びその検査装置
JPH04304646A (ja) ゴムコンダクター及び半導体デバイスの試験方法
CN115015585A (zh) 一种转接板及测试机构
JPS6184094A (ja) 多層プリント配線板の検査用パタ−ン

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

CF01 Termination of patent right due to non-payment of annual fee