CN1604720A - 一种具内藏电容的基板结构 - Google Patents

Abstract

本发明公开了一种具内藏电容的基板结构，该基板结构是由单层或是数层内藏电容基板所组成，而每一层内藏电容基板包含有多个电容单元，可借助该基板结构上下方的线路连接层任意将连接至各个电容单元的导线进行并联或是串联，组合成各种具有不同电容值与不同频宽之电容，以适用于不同电路的需求；且每个电容单元亦可依不同的电路设计而具有用以进行该基板结构上方与下方之电子组件的电气讯号传递的信号传输线，因此，可利用简单的电路设置来实现电气讯号连接的目的。

Description

一种具内藏电容的基板结构

技术领域

本发明涉及一种具内藏电容的基板结构，尤其是涉及应用于电子电路进行整合缩装时的内藏电容基板结构。

背景技术

为满足科技产品高频、高速化的发展需求，电路系统的信号上升时间(RiseTime；tr)越来越快，同时使得时序盈余度(Timing Budget)及噪声边界(NoiseMargin)越来越小。除了组件的选用之外，系统的稳定与否与电路的噪声免疫(Noise Immunity)能力有绝对的关系，其中，噪声抑制主要的三大课题为反射噪声(Reflection Noise)、耦合噪声(Coupled Noise)以及切换噪声(SwitchingNoise)。

抑制反射噪声(Reflection Noise)主要必须做好阻抗匹配，对付耦合噪声(Coupled Noise)必须注意并行线距离及长度的控制，而IC高速切换(turn on/turn off)时所产生的切换噪声(或是称为同步切换噪声Simultaneous Switching Noise；SSN)则必须靠大量的解耦合电容(De-coupling Capacitor)或旁路电容(Bypass Capacitor)来稳定电源并过滤高频噪声。

但是，为数众多的电容组件却往往使产品无法兼顾轻、薄、短、小的发展趋势，而且电流回路的路径越长噪声干扰越大，所以这些电容必须与IC保持在一定的距离之内(tr越短距离越近)才有其效果，也就是说即使增加基板的面积来摆放更多的电容，亦可能因相距太远而无法达到预期的效果，这是电性设计者的难题。

虽然被动组件的封装规格越来越小，表面粘着组件(SMD；Surface MountDevice)由1210→1206→0805→0603→0402甚至0201，但是其面积越小相对能做出的电容量亦跟着变小，较大容值的电容器要缩小包装并不容易，而且使用越多的电容组件不仅在基板布局上越复杂，因为组件体积小亦造成表面粘着制造过程上的困难。

要将较大容值的独立式电容缩小目前仍不易且如前文所提其占用面积增加基板布局的复杂度外，在表面粘着制造过程上亦较困难。且因电容的产生必须有大面积的导电平面，因此，若将其整合进IC的晶片(Wafer)设计内势必占据大片寸土寸金的晶片面积，而不具经济效益。但面对越来越快的工作频率，若无法提供适当容值与数量的电容给IC则势必越难将切换噪声抑制在可接受的范围之内。

为了降低被动组件占用面积的比例，目前的趋势是将被动组件埋入基板内(Embedded passive component)。在有机基板中使用内藏式电容组件(Embedded Capacitor)的基板内建(Build in Substrate)技术虽可以将电容埋入基板中以达到高密度化的目的，但因为必须于有机基板中另外搭配高介电常数(High Dielectric Constant)的材料，此特殊制造过程的基板除了整片基板结构复杂电路板成本较高外，并且增加电路板设置的困难度。

而因为材料本身的介电常数左右了内藏式电容所占有的面积，亦即若介电常数不够高就必须增加面积，该措施往往会造成所占面积太大而无实用性的情形(陶瓷基板的介电常数约9.5，而常见的FR-4多层板的介电常数仅为4.7，但若要能被广泛采用通常必须提高至100以上)。

另外，由于大多数的系统基板皆采用价格便宜运用广泛的有机基板(Organic Substrate；如FR-4)，而能与有机基板配合且其介电常数高到足以被用来做为电容的材料仍在开发中并且昂贵，以上的原因都是目前有机基板的内藏式电容技术的瓶颈。

为了解决这些问题，现有技术中提供了一些解决的方式，譬如美国第5633785号专利，其是利用一个具有电阻、电容以及电感效应的内连通基板(interconnect substrate)，采用焊线接合的方式与芯片接合，且基板分割为多个区块数组，每一区块内为一个被动组件，而可产生电阻、电容以及电感的效应，再利用导线(trace)将每一区块连接至外缘的接合垫(bond pad)，以进行电气信号的连接。

该方式虽然提供了一种高性能、高密度的IC封装，但是因为采用导线(trace)的设计，会产生不必要的电感效应，降低了电性上的品质；且必须配合芯片大小以及针脚排列(pin assignment)的不同来作不同的设计，在实际制作上并不方便。

发明内容

本发明所要解决的技术问题在于提供一种具内藏电容的基板结构，该基板结构具有宽频、低阻抗，以及低切换噪声的优点，而且该基板结构可直接与芯片进行接合，以有效减少被动式电容组件的数目及后续的表面粘着技术(Surface Mount Technology；SMT)。

为了实现上述目的，本发明提供了一种内藏电容的基板结构，其特点在于，包括有：

一层以上的内藏电容基板，该内藏电容基板由一个以上的电容单元所组成，借助电路设置以组成任意电容值，该电容单元包括有：

一介电层；

一正电极层，连接于该介电层的一侧；

一负电极层，连接于该介电层的另一侧；

其中，该正电极层、该负电极层与该介电层中各具有一正电极引线孔、一负电极引线孔及一个以上的信号传输线孔，借助连接导通该正电极层、该负电极层与该介电层的各该正电极引线孔、各该负电极引线孔及各该信号传输线孔，以形成一正电极引线、一负电极引线及一个以上的信号传输线，该正电极引线及该信号传输线与该负电极层绝缘，而该负电极引线及该信号传输线与该正电极层绝缘，且该正电极引线、该负电极引线及该信号传输线在该电容结构的上下两侧拉出，以进行电路设置。

上述内藏电容的基板结构，其特点在于，该正电极层、该负电极层与该介电层中各具有一个以上的信号传输线孔，借助连接导通该正电极层、该负电极层与该介电层的各该信号传输线孔，以形成一个以上的信号传输线，该信号传输线与该负电极层及该正电极层绝缘，且在该电容结构的上下两侧拉出，以进行电路设置。

上述内藏电容的基板结构，其特点在于，该正电极层、该负电极层与该介电层之各该信号传输线孔，利用蚀刻的方式形成。

上述内藏电容的基板结构，其特点在于，该正电极层、该负电极层与该介电层之各该信号传输线孔，利用钻孔的方式形成。

上述内藏电容的基板结构，其特点在于，该基板结构更包括有一层以上的线路连接层，位于该内藏电容基板一侧的表面，用以将各该电容单元的该正电极引线及该负电极引线连接以进行线路的设置，将各该电容单元进行串联或是并联，以组成任意电容值的电容。

上述内藏电容的基板结构，其特点在于，该线路连接层系利用印刷电路板制程制作于该内藏电容基板的表面。

上述内藏电容的基板结构，其特点在于，该线路连接层利用增层法基板制造技术制作于该内藏电容基板的表面。

上述内藏电容的基板结构，其特点在于，该线路连接层更包括有一个以上的共同接线区，用以将连接至相同电位的该正电极引线或该负电极引线连接至相同的该共同接线区。

上述内藏电容的基板结构，其特点在于，该基板结构更包括有一层以上的线路连接层，位于该内藏电容基板二侧的表面，用以将各该电容单元的该正电极引线及该负电极引线连接以进行线路的设置，将各该电容单元进行串联或是并联，以组成任意电容值的电容。

上述内藏电容的基板结构，其特点在于，该线路连接层是利用印刷电路板制造方法制作于该内藏电容基板的表面。

上述内藏电容的基板结构，其特点在于，该线路连接层是利用增层法基板制造方法制作于该内藏电容基板的表面。

上述内藏电容的基板结构，其特点在于，该线路连接层更包括有一个以上的共同接线区，用以将连接至相同电位的该正电极引线或该负电极引线连接至相同的该共同接线区。

上述内藏电容的基板结构，其特点在于，该介电层是由高介电系数的材料所组成。

上述内藏电容的基板结构，其特点在于，该介电层的制作方式是选自由溅镀、蒸镀、涂布及印刷所成组合之一。

上述内藏电容的基板结构，其特点在于，该介电层是利用绝缘性片状电容材料经过压合所组成。

上述内藏电容的基板结构，其特点在于，该正电极层的制作方式是选自由溅镀、蒸镀、电镀及铜箔压合所成组合之一。

上述内藏电容的基板结构，其特点在于，该负电极层的制作方式是选自由溅镀、蒸镀、电镀及铜箔压合所成组合之一。

上述内藏电容的基板结构，其特点在于，该正电极层、该负电极层与该介电层的各该正电极引线孔、各该负电极引线孔，是利用蚀刻的方式形成。

上述内藏电容的基板结构，其特点在于，该正电极层、该负电极层与该介电层的各该正电极引线孔、各该负电极引线孔，是利用钻孔的方式形成。

上述内藏电容的基板结构，其特点在于，该电容单元是于一无机基板的表面制作出该正电极层、该介电层及该负电极层。

上述内藏电容的基板结构，其特点在于，该无机基板系选自由陶瓷、硅及玻璃所成组合之一。

上述内藏电容的基板结构，其特点在于，当采用陶瓷作为该无机基板的材料时，是选自由厚膜制程技术及薄膜制程技术所成组合之一制作该正电极层、该介电层及该负电极层。

上述内藏电容的基板结构，其特点在于，当采用硅作为该无机基板的材料时，是利用半导体制造技术制作该正电极层、该介电层及该负电极层。由于此基板结构更贴近芯片，因此，可提供更好的噪声过滤效果，且不会像独立式的电容器必须占有额外的面积，达到较佳的空间利用率。

由于该内藏电容的基板结构，是由单层或多层内藏电容基板所组成，而每一层内藏电容基板又是由多个电容单元所组成，因此，使用者可借助该基板结构上方的线路连接层任意将连接至各个电容单元的正电极引线及负电极引线进行并联或是串联，组合成各种具有不同电容值的电容，以适用于不同电路的需求；而且，每个电容单元可依使用者不同的电路设计而具有一个以上的信号传输线，此信号传输线是用以进行此基板结构上方与下方的电子组件的讯号传递，因此，可不需借助复杂的电路布局来达到电气讯号连接的目的。

使用者可借助该基板结构作为印刷电路板中的核心层(core)，再于该基板结构的表面利用传统印刷电路板的制造过程或是增层法(Build-up)基板制程技术一层一层地制作出所需的电路。

为使对本发明的目的、构造特征及其功能有进一步的了解，下面配合附图详细说明：

附图说明

图1为本发明的单层内藏电容的基板结构的立体图；

图2为本发明的单层内藏电容的基板结构的剖面图；

图3为不规则排列的电容单元的立体图；

图4为单一电容单元的分解图；

图5为多层内藏电容的基板结构的立体图；

图6为多层内藏电容的基板结构的剖面图；

图7为多层内藏电容的基板结构结合线路连接层的剖面图；

图8为线路连接层的上视图；

图9为蜂巢式共同接线区的上视图；及

图10为芯片型内藏电容的基板结构。

其中，附图标记说明

100         单层内藏电容之基板结构

111         电容单元

1111        正电极层

1111b       负电极引线孔

1111c       信号传输线孔

1112        负电极层

1112a       正电极引线孔

1112c       信号传输线孔

1113        介电层

1113a       正电极引线孔

1113b       负电极引线孔

1113c       信号传输线孔

114         正电极引线

115         负电极引线

116         信号传输线

112         电容单元

113         电容单元

200         线路连接层

201           共同接线区

201a          共同接线区

201b          共同接线区

201c          共同接线区

201d          共同接线区

201e          共同接线区

201f          共同接线区

210           导电凸块

220           芯片

230           硅基板

300           多层内藏电容的基板结构

400           芯片型内藏电容基板结构

具体实施方式

请参考图1及图2所示，在本发明所研发的单层具内藏电容的基板结构100的立体图及剖面图中，该单层内藏电容基板100则是由一个或是一个以上的电容单元111所组成。

而使用者可依其电路设计的需求在电容单元112中设置有信号传输线1116，当单层内藏电容的基板结构100上方的芯片要与其下方的电子组件进行讯号的传递时，可直接通过此信号传输线1116进行电气讯号的导通，而不需借助复杂的电路设置来达到电气讯号连接的目的，且信号传输线1116的数目多寡可依各别不同的需求而决定。如果没有此需求的话，请参考图1及图5中所示，在电容单元113中不需设置有任何信号传输线1116。单层内藏电容基板100中电容单元111的排列方式可如图1所示：各个电容单元111为矩阵式排列，或是如图3所示：各个电容单元111为不规则的排列，其排列方式皆是由使用者依照其所需的电容量，或是不同电路的设计进行电容单元111的排列。而各个电容单元111的形状并不仅局限于图1中所示的矩形，而亦可为其它任意形状：六角形、八角形…等，其形状皆可依使用者不同的需求而进行改变。

此单层内藏电容的基板结构100可缩短与芯片接合距离，并减少被动式电容组件的数目及后续表面粘着技术(Surface Mounting Technology；SMT)的制造过程。

当单层内藏电容基板100制作完成之后，可再借助电路的设置而将各个电容单元111进行串联或是并联，以任意组合成适当的高频宽低阻抗的电容值及电容数目，以适用于不同电路的需求。例如：在中央处理器中会有三个不同的电压源值，使用者即可将内藏电容基板110中的各个电容单元111进行任意组合(串联或是并联)，以达到电路上的匹配。

而每个电容单元是由三层主要的部份所叠合而成：正电极层1111、负电极层1112，及夹置于正电极层1111与负电极层1112中间的介电层1113。正电极层1111及负电极层1112是由导电材料所组成，例如：金属铜。而电容的公式为：

C＝ε×(A/d)

其中C：电容值

ε：介电材料的介电系数

A：正负电极层的面积

d：正负电极间的距离

由此电容公式可知：电容值正比于介电材料的介电系数，且与正负电极间的距离成反比的关系，因此，介电层1113是由高介电常数的绝缘材料所形成，且采用厚度较薄的介电层1113可以达到较高的电容值。

请参考图3和图4所示，图4为单一电容单元111的分解图，而该单层内藏电容的基板结构100中的每一个电容单元111，其正电极层1111、负电极层1112及介电层1113中相同位置的地方各具有一个正电极引线孔1112a、1113a、一个负电极引线孔1111b、1113b，及一个或是多个信号传输线孔1111c、1112c、1113c。

借助连接导通各个正电极层1111、负电极层1112及介电层1113中的各个正电极引线孔1112a、1113a、各个负电极引线孔1111b、1113b，及各个信号传输线孔1111c、1112c、1113c，以形成一条导通的正电极引线1114、负电极引线1115及一条或是多条互相平行的信号传输线1116。

由图4中可得知：该正电极引线1114仅与正电极层1111相导通，而负电极引线1115及信号传输线1116是与正电极层1111绝缘；而该负电极引线1115仅与负电极层1112相导通，而正电极引线1114及信号传输线1116是与负电极层1112绝缘。

而正电极引线1114、负电极引线1115及信号传输线1116是于该单层内藏电容的基板结构100之上下两侧拉出，以进行电路的设置。每条信号传输线1116设置的位置可由使用者依其电路的设置而决定，该信号传输线1116会由每个电容单元111的中间通过，且不会与正电极层1111、负电极层1112相导通；因此，如果单层内藏电容的基板结构100上方的芯片要与其下方的电子组件进行讯号的传递时，可直接通过该信号传输线1116进行电气讯号的导通，而不需借助复杂的电路布局来达到电气讯号连接之目的。

请参考图5及图6所示，为多层内藏电容的基板结构300的立体图及剖面图，将多个单层内藏电容的基板结构100堆栈后即形成多层内藏电容的基板结构300，再借助线路的设置或布局可将电容单元111进行并联或是串联，以大幅增加电容值的范围，增加使用上的灵活性。

请参考图7所示，该多层内藏电容的基板结构300上下二侧的表面具有线路连接层200，其目的是用以将各个电容单元111所连接出来的正电极引线1114及负电极引线1115进行线路的连接与设置，将各个电容单元111进行串联或是并联，以组成任意电容值的电容。而该线路连接层200是采用一般印刷电路板制程或是增层法(Build-up)基板制造技术制作，以进行电容的连接组合。而该线路连接层200的表面制作有一些导电凸块210，用以将此多层内藏电容的基板结构300利用线路连接层200所拉出来的线路与其上方的芯片220进行电气讯号的连接。

当然，该多层内藏电容的基板结构300的封装形态亦可适用球门阵列封装(Ball Grid Array；BGA)、覆晶封装(Flip-Chip)、晶片级封装(WL-CSP)或是三维堆栈封装(3D Stack Package)等封装技术进行组装。

请参考图8所示，为线路连接层200的上视图，该线路连接层200上包括有多个共同接线区201，此共同接线区201是由导体所组成，因此，连接到同一块共同接线区201的线路会彼此互相导通。以往当该电容单元111进行并联时，通常是将连接于电极板的导线直接连接起来，但是，这种点对点的连接会有电感较大的问题产生，进而产生较大的噪声，并不是一种良好的连接方法。

因此，本发明将要连接至相同电位的正电极引线1114或是负电极引线1115连接到相同的共同接线区201，例如：仅要施加两个不同的电压值，则可区分为多块分别相对应于该两个电压值之不同的共同接线区201a、201b，共同接线区201a施加其中一个电压值，而共同接线区201b则是施加另一个电压值。

因此，请参考图9所示，在线路连接层200上可依照使用者不同的需求而设计为不同数目、不同形状的共同接线区201c、201d、201e、201f，例如：蜂巢式、方形、圆形等，且对应于不同电压值的共同接线区201c、201d、201e、201f，是交错排列的。

此共同接线区201的优点在于：拉线时只需将要连接至相同电位的导线拉到同一块共同接线区201，则整块共同接线区201的电气信号即会导通，因此，可有效降低电感的效应。然而，此共同接线区201和信号传输线1116是互相绝缘的，因此，信号传输线1116可由各个电容单元111与共同接线区201中通过，而不会产生电路导通的情形。

而上述单层内藏电容的基板结构100或是多层内藏电容的基板结构300中，正电极层1111和负电极层1112可利用溅镀、蒸镀、电镀金属的方式制作出导电的正电极层1111和负电极层1112；而介电层1113则可利用溅镀、蒸镀、涂布或是印刷的方式制作出一层绝缘的介电层1113。

或是利用绝缘性片状电容材料经过压合形成此介电层1113，再利用铜箔压合的方式制作出上下两层正电极层1111和负电极层1112，经由多次的层叠及压合即可形成此多层内藏电容的基板结构300。而各层正电极层1111、负电极层1112与介电层1113中的各个正电极引线孔1112a、1113a、各个负电极引线孔1111b、1113b，以及各个信号传输线孔1111c、1112c、1113c，均可利用蚀刻或是钻孔(drill)的方式制作出各个穿孔。

而另一种制作出电容单元111的方式，是在一个无机基板的表面依序制作出正电极层1111、介电层1113及负电极层1112，而该无机基板的材料可选用陶瓷、硅或是玻璃。

当采用陶瓷作为无机基板的材料时，可利用目前已发展成熟的厚膜制程技术或是薄膜制程技术制作出每一层正电极层1111、介电层1113及负电极层1112。

请参考图10所示，而当采用硅作为无机基板的材料时，可以在硅基板230一侧的表面利用半导体制造技术制作出每一层正电极层1111、介电层1113及负电极层1112，形成一个芯片型内藏电容基板结构400；该芯片型内藏电容基板结构400是借助其表面的导电凸块210而与其上方的芯片220进行电气信号的连接，以有效地减少整个模块的厚度。

此单层内藏电容的基板结构100或多层内藏电容的基板结构300亦可同时应用于集成电路的布局中，以于半导体制造过程中直接形成系统芯片(Systemon Chip；SOC)，将有助于该基板于其它组件的整合。

此单层内藏电容的基板结构100或多层内藏电容的基板结构300可应用于各种芯片的不同封装形态，例如：球门阵列封装(Ball Grid Array；BGA)、覆晶封装(Flip-Chip)、晶片级封装(WL-CSP)或是三维堆栈封装(3D StackPackage)等；因此，即可利用目前已发展成熟的的制造技术及封装技术进行制作与封装，以直接进行量产。

以上所述内容，仅为本发明其中的较佳实施例，并非用来限定本发明的实施范围；即凡依本发明主要构思所作的均等变化与修饰，皆为本发明权利要求的保护范围所涵盖。

Claims (23)

1、一种内藏电容的基板结构，其特征在于，包括有：

一层以上的内藏电容基板，该内藏电容基板由一个以上的电容单元所组成，借助电路设置以组成任意电容值，该电容单元包括有：

一介电层；

一正电极层，连接于该介电层的一侧；

一负电极层，连接于该介电层的另一侧；

其中，该正电极层、该负电极层与该介电层中各具有一正电极引线孔、一负电极引线孔及一个以上的信号传输线孔，借助连接导通该正电极层、该负电极层与该介电层的各该正电极引线孔、各该负电极引线孔及各该信号传输线孔，以形成一正电极引线、一负电极引线及一个以上的信号传输线，该正电极引线及该信号传输线与该负电极层绝缘，而该负电极引线及该信号传输线与该正电极层绝缘，且该正电极引线、该负电极引线及该信号传输线在该电容结构的上下两侧拉出，以进行电路设置。

2、如权利要求1所述内藏电容的基板结构，其特征在于，该正电极层、该负电极层与该介电层中各具有一个以上的信号传输线孔，借助连接导通该正电极层、该负电极层与该介电层的各该信号传输线孔，以形成一个以上的信号传输线，该信号传输线与该负电极层及该正电极层绝缘，且在该电容结构的上下两侧拉出，以进行电路设置。

3、如权利要求2所述内藏电容的基板结构，其特征在于，该正电极层、该负电极层与该介电层之各该信号传输线孔，利用蚀刻的方式形成。

4、如权利要求2所述内藏电容的基板结构，其特征在于，该正电极层、该负电极层与该介电层之各该信号传输线孔，利用钻孔的方式形成。

5、如权利要求1所述内藏电容的基板结构，其特征在于，该基板结构更包括有一层以上的线路连接层，位于该内藏电容基板一侧的表面，用以将各该电容单元的该正电极引线及该负电极引线连接以进行线路的设置，将各该电容单元进行串联或是并联，以组成任意电容值的电容。

6、如权利要求5所述内藏电容的基板结构，其特征在于，该线路连接层系利用印刷电路板制程制作于该内藏电容基板的表面。

7、如权利要求5所述内藏电容的基板结构，其特征在于，该线路连接层利用增层法基板制造技术制作于该内藏电容基板的表面。

8、如权利要求5所述内藏电容的基板结构，其特征在于，该线路连接层更包括有一个以上的共同接线区，用以将连接至相同电位的该正电极引线或该负电极引线连接至相同的该共同接线区。

9、如权利要求1所述内藏电容的基板结构，其特征在于，该基板结构更包括有一层以上的线路连接层，位于该内藏电容基板二侧的表面，用以将各该电容单元的该正电极引线及该负电极引线连接以进行线路的设置，将各该电容单元进行串联或是并联，以组成任意电容值的电容。

10、如权利要求9所述内藏电容的基板结构，其特征在于，该线路连接层是利用印刷电路板制造方法制作于该内藏电容基板的表面。

11、如权利要求9所述内藏电容的基板结构，其特征在于，该线路连接层是利用增层法基板制造方法制作于该内藏电容基板的表面。

12、如权利要求9所述内藏电容的基板结构，其特征在于，该线路连接层更包括有一个以上的共同接线区，用以将连接至相同电位的该正电极引线或该负电极引线连接至相同的该共同接线区。

13、如权利要求1所述内藏电容的基板结构，其特征在于，该介电层是由高介电系数的材料所组成。

14、如权利要求1所述内藏电容的基板结构，其特征在于，该介电层的制作方式是选自由溅镀、蒸镀、涂布及印刷所成组合之一。

15、如权利要求1所述内藏电容的基板结构，其特征在于，该介电层是利用绝缘性片状电容材料经过压合所组成。

16、如权利要求1所述内藏电容的基板结构，其特征在于，该正电极层的制作方式是选自由溅镀、蒸镀、电镀及铜箔压合所成组合之一。

17、如权利要求1所述内藏电容的基板结构，其特征在于，该负电极层的制作方式是选自由溅镀、蒸镀、电镀及铜箔压合所成组合之一。

18、如权利要求1所述内藏电容的基板结构，其特征在于，该正电极层、该负电极层与该介电层的各该正电极引线孔、各该负电极引线孔，是利用蚀刻的方式形成。

19、如权利要求1所述内藏电容的基板结构，其特征在于，该正电极层、该负电极层与该介电层的各该正电极引线孔、各该负电极引线孔，是利用钻孔的方式形成。

20、如权利要求1所述内藏电容的基板结构，其特征在于，该电容单元是于一无机基板的表面制作出该正电极层、该介电层及该负电极层。

21、如权利要求20所述内藏电容的基板结构，其特征在于，该无机基板系选自由陶瓷、硅及玻璃所成组合之一。

22、如权利要求21所述内藏电容的基板结构，其特征在于，当采用陶瓷作为该无机基板的材料时，是选自由厚膜制程技术及薄膜制程技术所成组合之一制作该正电极层、该介电层及该负电极层。

23、如权利要求21项所述内藏电容的基板结构，其特征在于，当采用硅作为该无机基板的材料时，是利用半导体制造技术制作该正电极层、该介电层及该负电极层。

Images