CN1937884B - 具有共享耦合区的埋入式电容元件 - Google Patents

具有共享耦合区的埋入式电容元件 Download PDF

Info

Publication number
CN1937884B
CN1937884B CN2006101272719A CN200610127271A CN1937884B CN 1937884 B CN1937884 B CN 1937884B CN 2006101272719 A CN2006101272719 A CN 2006101272719A CN 200610127271 A CN200610127271 A CN 200610127271A CN 1937884 B CN1937884 B CN 1937884B
Authority
CN
China
Prior art keywords
electric capacity
conductive
conductive pattern
electrode
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101272719A
Other languages
English (en)
Other versions
CN1937884A (zh
Inventor
张慧如
李明林
赖信助
徐钦山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN1937884A publication Critical patent/CN1937884A/zh
Application granted granted Critical
Publication of CN1937884B publication Critical patent/CN1937884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供一种在电路板内的埋入式电容装置，在其上具有集成电路。该电路板在该集成电路的下方具有共享耦合区域。该埋入式电容装置包括第一电容区段，其提供至少一个电容给该集成电路的第一终端组，而第二电容区段，其提供至少一个电容给该集成电路的第二终端组。该第一电容区段的一部分在该共享耦合区域中，并将其耦合到位于该共享耦合区域中该第一终端组。类似地，该第二电容区段的一部分在该共享耦合区域中，并将其耦合到位于该共享耦合区域中该第二终端组。

Description

具有共享耦合区的埋入式电容元件
技术领域
本发明涉及一种具有共享耦合区域的埋入式电容装置，特别是涉及一种可以埋入在电路板之内的埋入式电容装置，其可提供集成电路的共享耦合区域。
背景技术
电容为能够储存或吸收电荷的电子装置。利用电荷储存容量，电容在电子电路的设计与运作当中具有广泛的应用，其中包括集成电路(IC)。例如，IC本身可包含一些耦合于其它元件的电容进行IC的运作，例如信号处理。除了内部电容之外，IC亦可依赖外部电容来稳定电源供应，吸收不想要的波动，或是降低信号干扰或噪声。例如，安装在印刷电路板(PCB)上的IC可以耦合于陶瓷电容，其亦安装在PCB上用于许多种目的之一，且上述这些电容可使用已知的表面贴装技术(SMT)进行安装。另外，其它种类的电容可以安装在电路板上或是在其中，并耦合于IC来提供如同那些SMT电容类似的效果。
IC与外部电容之间的耦合通常是由建立布线路径而达到，其与IC本身内部的耦合相比较，会有显著的长度。在某些应用中，线圈或窄路径的长度会由该路径本身产生电感，造成会影响IC信号或运作不想要的电感效应。此外，SMT电容虽然尺寸较小，其亦受限于其电容范围，以及其能够处理的信号频率，或是两者皆受限。利用电子电路及其它元件的速度增加，装置的尺寸以及PCB空间的减小，若要找出能够满足设计的SMT电容即成为一种挑战。此外，安装在PCB上的SMT电容即需要某些电路板空间，并限制了其它装置可使用的电路板空间。利用IC中增加的终端以及密集安排的终端，用于耦合该IC到外部电容的联机设计亦会面临其它挑战。
因此，其需要提供一种电容装置，其能够被埋入到其它结构中，例如电路板。其亦需要提供可以具有较广范围电容的电容设计。其亦需要降低由IC到外部装置(例如电容或电容-电感网络)的布线路径。
发明内容
符合于本发明实施例的一实施例提供一种在电路板内的埋入式电容装置，其上具有集成电路。特别是，该电路板在该集成电路的下方或正下方具有共享耦合区域。该电容装置包括：第一电容区段，其可提供至少一个电容给该集成电路的第一终端组，该第一电容区段的一部分位于该共享耦合区域中，并将其耦合于位于该共享耦合区域中的第一终端组；以及第二电容区段，其可提供至少一个电容给该集成电路的第二终端组，该第二电容区段的一部分位于该共享耦合区域中，并将其耦合于位于该共享耦合区域中的第二终端组。在实施例中，该第一与第二电容区段可以属于至少一个平面，其具有水平配置的至少两个电容区段。
符合于本发明之另一实施例提供一种在电路板内的埋入式电容装置，其上具有集成电路。该电路板在该集成电路的下方或正下方具有共享耦合区域。该埋入式电容装置包括：第一电容区段，其可提供至少一个电容给该集成电路的第一终端组，该第一电容区段的一部分位于该共享耦合区域中，并将其耦合于位于该共享耦合区域中的第一终端组；以及第二电容区段，其可提供至少一个电容给该集成电路的第二终端组，该第二电容区段的一部分位于该共享耦合区域中，并将其耦合于位于该共享耦合区域中的第二终端组。
符合于本发明的另一实施例提供一种印刷电路板。该印刷电路板包括至少一个埋入式电容装置，每个埋入式电容装置包括多层以形成多电容结构。特别是，该埋入式电容装置包括至少两个电容区段，其每个在集成电路的共享耦合区域当中具有一部分的电容区段。
附图说明
当并同各附图而阅览时，即可更佳了解本发明具体实施例的上文详细说明。为达本发明说明目的，各附图里图绘有某些具体实施例。然应了解本发明并不限于所绘之精确排置方式及设备装置。在各附图中：
图1所示为IC的外部解耦电容组态的概要实施例；
图2所示为IC的多SMT电容的概要实施例；
图3所示为具有数层导电图案与导电电极的埋入式电容核的概要实施例；
图4所示为埋入式电容核的个别电极耦合的概要实施例；
图5所示为加入埋入式电容核的电路板的概要实施例；
图6所示为电路板的俯视图中埋入式电容装置的概要实施例；
图7所示为区分埋入式电容装置成为多个电容区段的概要实施例；
图8所示为区分埋入式电容装置成为长方形电容区段的另一概要实施例；
图9A及图9B所示为提供具有垂直结合的三个电容的电容区段的两个概要实施例；
图10A所示为由透视图中所示提供具有三个水平结合的电容的电容区段的概要实施例；
图10B所示为由俯视图中所示提供具有三个水平结合的电容的电容区段的概要实施例；
图11A与图11B所示为具有四个电容区段的埋入式电容装置的概要实施例，其中每个电容区段具有水平结合的两个或多个电容。
主要元件标记说明
2        集成电路
4        印刷电路板
6        外部电容
6a        SMT群组
6a        SMT群组    
10        第一组电容
10a       层间介电膜
12        第一导电图案
14        第二导电图案
16        介电膜
20        第二组电容
22        第三导电图案
24        第四导电图案
26        介电膜
90        第N个核
100       埋入式电容核
400       集成电路
402       IC区域
404       共享耦合区域
406       共享耦合区域
408       共享耦合区域
500       电路板
510       埋入式电容核
510a      第一电容区段
510a1     第一电极
510a2     第二电极
510a3     第三电极
510b        第二电容区段
510c        电容区段
510d        电容区段
510e        电容区段
510f        电容区段
510g        电容区段
510h        电容区段
510i        电容区段
510j        电容区段
510m        电容区段
510n        电容区段
510o        电容区段
510p        电容区段
512         绝缘材料
具体实施方式
本发明的实施例包括具有共享耦合区域的埋入式电容装置。例如，该埋入式电容可包括由导电图案所形成的多层电容结构，并可埋入在电路板或PCB(印刷电路板)之内，作为埋入式解耦电容(EDC，″Embeddeddecoupling capacitor″)。在一实施例中，该电路板在其上具有至少一个集成电路，而该共享耦合区域可直接位于该集成电路之下。在某些实施例中，该电路板本身亦可提供该电容装置的共享耦合区域。
在IC的设计中，电流流经电源、接地及其它信号终端。不幸地是，由于电源/接地弹回及电压/电流切换噪声会造成错误信号。适当的外部电路(例如解耦电容电路)可以分散或解耦在电源终端处的不需要的弹回或信号噪声，以最小化电路运作中不想要的效应。不想要的电源/接地弹回或信号噪声的降低或移除可以降低由IC或系统所造成的电磁干扰(EMI)，其会对其它周遭电路或系统造成影响。其存在有许多因素会影响解耦电容的效率，例如解耦电容的电容值，解耦电容的数目，布线路径的长度，信号噪声的频率等。当IC的运作变得更快时，相关噪声的频率(例如信号或电源切换噪声)亦会变得较高，其会需要更多的解耦电容及/或具有更佳特性的解耦电容。
图1所示为IC 2的外部解耦电容组态的概要实施例，其可提供于或是安装于电路板4之上。请参照图1，IC 2的一组或多组电源或信号终端可以耦合于一个或多个外部电容回路，例如外部电容6。为了耦合电容6，IC 2的电源终端VCC可以联机通过PCB 4的下方布线层，例如图1所示的VCC平面。而IC 2的接地终端GND可以联机通过PCB 4的上方布线层，例如图1所示的该GND平面。但是，如图1所示，该延伸的布线组态会造成电容连接的长的电流回路，其具有显著的电感效应。该电感效应在某些实施例中，于降低不想要的接地或电源弹回或噪声时会影响该外部电容的效果。
除了电感效应的问题之外，在电路板表面区域亦有问题。当IC 2的运作速率增加时，有需要更多的电容，包括SMT电容，其会占用电路板面积，并需要更多延伸的布线路径。图2所示为IC 2的多SMT电容的概要实施例，例如SMT群组6a及6b。如所示，IC 2可具有一组或多组的电源终端，其会需要额外的电容来降低噪声、降低电源/接地弹回、及/或稳定电压位准。但是，其会需要相当多的SMT电容，且由上述这些电源终端到上述这些电容群组的耦合亦会需要延伸的电流回路。因此，SMT电容在某些状况下并非适当的解决方案。
本发明之实施例提供埋入式电容装置，其可通过具有多层结构而提供适当的电容，并可避免占用电路板的表面积。例如，该埋入式电容装置可以加入在电路板或印刷电路板之内，而不会占用表面空间。图3所示埋入式电容核100的概要实施例。在某些实施例中，一个或多个核100可作为该埋入式电容装置。如在此实施例中所示，埋入式电容核100可包括多个子结构，其每一个可包含一组电容。例如，埋入式电容核100可包括第一核10、第二核20、一直到第N个核90，其每一个包含一组电容。在某些实施例中，一个或多个IC可共享具有一个或多个共享耦合区域的一个或多个埋入式电容结构。
请参照图3，第一组电容10可包括第一导电图案12，其具有两个或多个导电电极，而第二导电图案14，其亦具有两个或多个导电电极，其可对应于第一导电图案12的那两个导电电极。于两个导电图案12与14之间有第一介电膜或材料。在某些实施例中，术语“对应于”涵盖功能性对应，例如两个电极之间的互动，或实体对应，例如两个电极的实体位置或大小。类似于第一组电容10，第二组电容20可包括第三导电图案22，其具有两个或多个导电电极，及第四导电图案24，其亦具有两个或多个导电电极，其可对应于第三导电图案22的那两个导电电极。类似地，于两个导电图案22与24之间有第二介电膜或材料。
为了堆栈上述的两组或多组电容，层间介电膜或材料10a可提供在第一组电容10与第二组电容20之间。如上所述，埋入式电容核100可埋入到电路板之内。此外，请注意图4所示的上述这些导电图案仅为例示性实施例，且每层的导电图案及介电膜对于不同的设计考虑(例如电容、运作频率、IC终端位置等)可以具有不同的形状、大小及厚度。在实施例中，第一或第二导电图案10的导电电极中至少一个电极可以电耦合到该第三或第四导电图案的导电电极中至少一个电极以形成第三组电容。为了提供上述这些电极，该第一、第二、第三及第四导电图案12，14，22及24包括导电材料(例如金属)及铜可使用于实施例中。不同的介电材料可作为介电膜或材料16及26。在一实施例中，第一与第二介电膜16及26中至少一个介电膜可具有约40或更高的介电常数。此外，不论是有机或无机材料，或是两者的组合，皆可作为第一及第二介电膜16及26。
在该第一、第二、第三及第四导电图案的电极之间要形成电容有许多可能性。根据上述这些电极耦合及组态，图3所示的埋入式电容核100可提供单一电容，其由所有电极共同形成，或是由电极配对个别形成的一些独立电容。换句话说，多个电容可以水平、垂直或以组合的方式来配置。图4所示为核10与核20的独立电极如何被耦合的概要实施例。在某些实施例中，上述这些电极可以“交错”耦合，以提供一个或多个电容。例如，核10及核20可提供多个电容，其共同作为单一电容、或两个或多个电容。在一实施例中，电极A1到A6可以共同耦合成为终端，而电极B1到B6可以共同耦合成另一终端，至少在A1-B1，A2-B2，A3-B3，A4-B4，A5-B5，A6-B6，A1-B2，B2-A3，B1-A2，A2-B3，B1-A4，A2-B5，B3-A6，A4-B5，B5-A6，B4-A5，及A5-B6的电极配对中每一配对之间形成电容。
上述这些导电图案的设计，及在那些导电图案中电极的耦合皆可用多种方式修正，以符合不同的设计需求，其可作为埋入式解耦电容或其它电容装置。以上的实施例仅为例示性，所属技术领域的技术人员可根据本说明书的揭示对于不同的应用进行多种设计变化。
利用如上述的埋入式电容核的设计，该埋入式核可被加入到电路板，以提供适当的电容，而不会占用该电路板的表面积。图5所示为其中加入有埋入式电容核510的电路板500的概要实施例。在某些实施例中，埋入式电容核510可提供一个以上的电容，而独立的电容可耦合成IC 400的独立的终端，或是终端配对。而垂直连接512，例如导电通道，可以用来建立这种连接。在一实施例中，类似于核510的一个以上的埋入式电容核可以加入到电路板500中。例如，电路板500可具有多层结构，其中有两个或多个电容核，以及一个或多个布线层。
图6所示为电路板的俯视图中埋入式电容装置510的概要实施例。例如，所示的埋入式电容装置510可加入到电路板中，作为该电路板的一部分，例如在多层电路板中一层或多层。在某些实施例中，为在电路板上IC的独立终端或终端组可以耦合独立的电容，例如独立的解耦电容。因此，埋入式电容装置510可以区分成独立的电容区段与共享耦合区域，以提供直接耦合到该IC的终端或终端组，而该共享耦合区域可为在该IC的下方或正下方。
该电路板(例如图5所示的电路板500)可为多层电路板，其中具有埋入式电容装置510作为其中的一层。电路板500在其上可提供或安装有IC400。例如，IC 400其型式可为封装好或未封装芯片，而在其中具有电子电路，其可占用区域402或其中一部分，如图6所示。在某些实施例中，电路板500可具有共享耦合区域404，其位于该IC的下方或正下方，而共享耦合区域404可允许由该IC的某些终端直接耦合到要形成的该埋入式电容装置，例如型式为导线或信道。请注意图6的共享耦合区域404的区域仅为例示性，而该共享耦合区域404可以像是IC区域402一样大，或是涵盖图5中IC 400的所有针脚的区域。
在一实施例中，该埋入式电容装置可具有两个或多个电容区段位于相同的水平平面上，其为平行于图6的绘制面的平面。例如，请参照图6，该埋入式电容可包括第一电容区段510a及第二电容区段510b，其彼此邻接，并在两个区段之间具有绝缘材料512。虽然图6所示为在埋入式电容装置510中具有12个独立电容区段的实施例，在埋入式电容装置中区段的数目可以改变，以符合不同的设计需求。此外，每个电容区段皆可由共享耦合区域404向外延伸，并可在区域404中改变其形状，或是在由区域404向外延伸之后，以提供适当的电容值及操作特性。
请再参照图6，采用第一电容区段510a作为实施例，电容区段510a可提供至少一个电容给该IC的第一终端组，其为在区域404的正上方。此外，第一电容区段510a的一部分在共享耦合区域404中，并可将其耦合于位于共享耦合区域404中该第一终端组。上述这些耦合可由一个或多个布线路径或垂直信道来达到，其由区域404中的小圆圈所表示。根据该设计及/或运作需求，该IC可具有一个或多个终端或终端组，其会需要外部耦合到电容。例如，该第一终端组可以耦合到IC的一对电源供应终端。类似于第一电容区段510a，第二电容区段510b可以提供至少一个电容给该IC的第二终端组。而第二电容区段510b的一部分在共享耦合区域404，并可使其耦合到位于共享耦合区域404中该第二终端组。类似地，上述这些耦合可由一或多布线路径或垂直信道达成。例如，该第二终端组可以耦合到IC的另一对电源供应终端或是一对信号终端。在某些实施例中，如果电容区段具有将其迭层垂直配置的多层结构，该共享耦合区域可延伸到该多层结构的一层或许多层。此外，虽然所示的独立电容区段为水平配置，在其它实施例中它们亦可具有垂直配置或是组合的配置(一些为垂直，一些为水平)。
在图6所示的实施例中，第一及第二电容区段510a及510b可属于埋入在该电路板500中埋入式电容核的至少一个共享平面。使用图4的埋入式电容核作为实施例，第一电容区段510a可由电极A1，B1，A4及B4形成，而第二电容区段510b可由电极B2，A2，B5及A5形成。如果该埋入式电容核具有更多层，每个该电容区段亦可在该电容核额外的层中包括有电极。
图7所示为区分埋入式电容装置的另一概要实施例。请参照图7，该埋入式电容装置可以区分成图7所示的多个长方形电容区段510a-510h，以及图7未示的额外区段510i及501j。在此实施例中，电容区段510a-510d可具有留在共享耦合区域404中它们的一部分，其为在IC下方或正下方，从而允许由该IC直接耦合到这四个电容区段，而不用经由延伸的布线路径。但是在某些实施例中，该IC可具有超过四个的终端或终端组，其会需要超过四个外部电容或是超过四个的电容区段。为了耦合到那些额外的电容及电容区段，例如电容区段510e，510f，510g，510h，510i，510j，该IC即需要经由具有很长的布线路径的某些电线。在某些实施例中，那些布线路径(例如图7中所示)可能是会造成某种电感效应的薄路径。根据包含该埋入式电容装置及布线层的电路板的设计，该电感效应在某些状况下并不需要，并会影响到含有电容区段510e-510j之外部电容回路的有效性。
图8所示为区分埋入式电容装置的另一概要实施例。请参照图8，该埋入式电容装置可以区分成多长方形电容区段。在某些实施例中，那些电容区段的区分方式为匹配或接近于上述这些对应IC的区域，或需要上述这些电容区段的对应共享耦合区域，从而允许由上述这些IC直接或较不是间接的耦合到上述这些对应电容区段。但是在某些实施例中，一些IC可具有超过三个或四个的终端或终端组，其会需要超过三个或四个外部电容或是超过三个或四个的电容区段。而一些由上述这些IC到其一些相对应电容区段的外部耦合仍需要经由延伸的布线路径，其在某些状况下会造成一些电感效应，或是会影响上述这些外部电容回路的有效性。
在某些实施例中，该埋入式电容装置可以作为IC的解耦电容。由于IC有多种设计需求，在某些情况下对于部分或所有的IC终端组会需要超过一个以上的电容。例如，一对电源终端组会需要并联的两个或三个电容，以提供较佳的特性，例如降低不同频率的噪声。例如，不同电容值或不同组态的电容可具有不同的频率响应，从而提供涵盖了多种频率的噪声可有较佳的噪声消除效果。
具有两个或更多电容的电容区段可将其电容垂直、水平或两者皆有的组合。图9A及图9B所示为提供了将三个电容垂直组合的电容器区段的两个概要实施例。请参照图9A，在左方垂直配置的三个电容即通过垂直通道耦合到IC的第一终端组，而在右方垂直配置的三个电容亦通过垂直通道耦合到该IC的第二终端组。请参照图9B，在左方垂直配置的三个电容属于第一电容区段，其通过垂直通道耦合到IC的第一终端组。而在右方垂直配置的三个电容属于第二电容区段，其亦通过垂直通道耦合到该IC的第二终端组。在图9B中，该第一及第二电容区段的垂直信道相当接近地配置在该IC下方或正下方的共享耦合区域。
图10A及图10B所示为提供具有水平结合的三个电容的电容区段的概要实施例；图10A所示为透视图中的电容区段，而图10B所示为俯视图中的电容区段。请参照图10A，电容区段可具有相同形状或类似形状的两个或多个导电图案。每个导电图案可区分成多个维持互连的电极区域，例如第一电极501a1，第二电极501a2，及第三电极510a3。利用图10A所示的多层导电图案组态，第一电极510a1及来自导电图案的其它层的该覆盖或对应电极可提供第一电容；第二电极510a2及来自导电图案的其它层的该覆盖或对应电极可提供第二电容；而第三电极501a3及来自导电图案的其它层的该覆盖或对应电极可提供第三电容。
在实施例中，可由这种组态提供不同电容值的三个电容。例如，包含第一电极510a1的电容可以提供这三个当中最大的电容值，而包含第二电极510a2的电容可以提供这三个当中第二大的电容值，而包含第三电极510a3的电容可以提供这三个当中最小的电容值。具有多个电容可以允许该结合的装置提供较佳的频率响应，例如在独立的频谱上提供良好的噪声降低效果。在图10A与图10B所示的实施例中，如所示的该电容区段可包括并联耦合的三个水平结合的电容。在所示的实施例中，上述这些电容为并联耦合，其设计为通过在该第一、第二与第三电极510a1-510a3本身之间的互连，而不需要依赖额外的布线。因此，该电容区段可提供多个电容，而不会有在某些例子中由于长布线路径所造成的不想要的效应。图10B所示为图10A中的电容区段之俯视图。
结合两个或多个电容的组态而提供一个电容区段即可应用到上述具有共享耦合区域的组态。图11A及图11B所示为具有四个电容区段的一埋入式电容装置之概要实施例，其中每个电容区段具有水平结合的两个或多个电容。一具有多层结构的电路板可以加入一埋入式电容装置，如同其迭层中的一层，其类似于图11A所示。该电路板在其上可提供或安装一IC，例如图11B中所示具有多针脚的IC。在图11A中央所示的共享耦合区域406(即由虚线所环绕的区域)可以位于该IC的下方或正下方，并可用于提供由一些IC终端到该埋入式电容装置的至少一些直接耦合。例如，上述这些直接耦合的型式可为自上述这些IC终端到上述这些对应电容区段延伸的垂直通道，例如电容区段510m-510p。如图11B所示，提供共享耦合区域408可允许一个或多个电容直接耦合到IC的针脚或终端，而不需要经由延伸的布线，或有时候可直接经由垂直通道。在某个实施例中，该共享耦合区域408可同时提供由IC的一个或多个终端组到多个电容的耦合，而不需要延长布线。
类似于图6所示的电容区段，那些在图11A中所示的电容区段可以放置在相同的水平平面上，其为平行于图11A的绘制表面的平面。例如，请参照图11A，该埋入式电容可包括第一电容区段510m及第二电容区段510n，其彼此邻接，并在该两个区段之间具有绝缘材料。虽然图11所示为在埋入式电容装置中具有四个电容区段的概要实施例，在埋入式电容装置中区段的数目可以改变，以符合不同的设计需求。此外，每个电容区段皆可由共享耦合区域向外延伸，并可在区域404中改变其形状，或是在由区域404向外延伸之后，以提供适当的电容值及操作特性。
除了垂直或水平结合单一电容区段的电容之外，电容区段可以同时具有两种组合，以提供更多的电容或更多的电容值选择。此外，在某些实施例中，包含一个或多个电容的电容装置可以加入到电路板上的多个位置。例如，埋入式电容装置可以放置在或靠近于该电路板之一中心层。在另一实施例中，该埋入式电容装置可包括两个或多个埋入式电容核，其中核靠近电路板的上方部分，而其第二核靠近该电路板的底部部分。在某些实施例中，该埋入式电容装置在该电路板中可以具有电源布线层及接地布线层，而该电源布线层及/或该接地布线层可以放置在靠近或邻接于该埋入式电容装置或其埋入式核中之一，以提供必要的连接。
如上所述，即提供了埋入式电容装置的实施例、其组态及相关的应用。所属技术领域的技术人员应即了解可对上述各项具体实施例进行变化，而不致悖离其广义之发明性概念。因此，应了解本发明并不限于本揭示特定实施例，而为涵盖归属如各项权利要求所定义的本发明精神及范围内的改进。

Claims (17)

1.一种在电路板内的埋入式电容装置，在其上具有集成电路，该电路板具有位于该集成电路下方的共享耦合区域，其特征是包含：
第一导电图案，其包含至少一个第一导电电极及一个第二导电电极；
第二导电图案，其包含至少一个第一导电电极及一个第二导电电极，其中该第二导电图案的第一导电电极对应于该第一导电图案的第一导电电极，而该第二导电图案的第二导电电极对应于该第一导电图案的第二导电电极；以及
第一介电材料，其位于该第一导电图案与该第二导电图案之间；
其中第一与第二导电图案的第一导电电极形成第一电容区段，可提供至少一个第一电容到该集成电路的第一终端组，该第一电容区段的一部分位于该共享耦合区域中，并将其耦合到位于该共享耦合区域中的该第一终端组；其中第一与第二导电图案的第二导电电极形成第二电容区段，可提供至少一个第二电容到该集成电路的第二终端组，该第二电容区段的一部分位于该共享耦合区域中，并将其耦合到位于该共享耦合区域中的该第二终端组，
其中该第一与第二电容区段属于至少一个平面，其具有水平配置的至少两个电容区段。
2.根据权利要求1所述的埋入式电容装置，其特征是还包含：
第三导电图案，其包含至少一个第一导电电极及一个第二导电电极；
第四导电图案，其包含至少一个第一导电电极及一个第二导电电极，其中该第三与第四导电图案的第一导电电极对应于该第一导电图案的第一导电电极，而该第三与第四导电图案的第二导电电极对应于该第一导电图案的第二导电电极；
第二介电材料，其位于该第三导电图案与该第四导电图案之间；以及
层间介电材料，其位于该第一与第二导电图案中的一个图案与该第三与第四导电图案中的一个图案之间。
3.根据权利要求2所述的埋入式电容装置，其特征是该第一电容区段包含该第一、第二、第三与第四导电图案的第一电极，而该第二电容区段包含该第一、第二、第三与第四导电图案的第二电极。
4.根据权利要求1所述的埋入式电容装置，其特征是该第一电容区段与该第二电容区段通过位于该共享耦合区域中的至少一个导电通道而彼此电耦合。
5.根据权利要求1所述的埋入式电容装置，其特征是该埋入式电容装置至少可作为该集成电路的埋入式解耦电容。
6.根据权利要求1所述的埋入式电容装置，该第一电容区段与该第二电容区段中至少一个区段包含并联电耦合的至少两个电容元件。
7.一种在电路板内的埋入式电容装置，在其上具有集成电路，该电路板具有位于该集成电路下方的共享耦合区域，其特征是包含：
第一导电图案，其包含由多个第一导电电极所组成之第一区域及由至少一个第二导电电极所组成之第二区域；
第二导电图案，其包含由多个第一导电电极所组成之第一区域及由至少一个第二导电电极所组成之第二区域，其中该第二导电图案的该些第一导电电极对应于该第一导电图案的该些第一导电电极，而该第二导电图案的该第二导电电极对应于该第一导电图案的该第二导电电极；以及
第一介电材料，其位于该第一导电图案与该第二导电图案之间；
其中由该第一与第二导电图案之该第一区域所形成之第一电容区段，可提供以并联方式连接之多个第一电容到该集成电路的第一终端组，该第一电容区段的一部分位于该共享耦合区域中，并将其耦合到位于该共享耦合区域中的该第一终端组，以及每一该第一电容是由该第一与第二导电图案的每一该第一导电电极形成；
其中由该第一与第二导电图案之该第二区域所形成之第二电容区段，可提供至少一个第二电容到该集成电路的第二终端组，该第二电容区段的一部分位于该共享耦合区域中，并将其耦合到位于该共享耦合区域中的该第二终端组，以及每一该第二电容是由该第一与第二导电图案的每一该第二导电电极形成。
8.根据权利要求7所述的埋入式电容装置，其特征是还包含：
第三导电图案，其包含由多个第一导电电极所组成之第一区域及由至少一个第二导电电极所组成之第二区域；
第四导电图案，其包含由多个第一导电电极所组成之第一区域及由至少一个第二导电电极所组成之第二区域，其中该第三与第四导电图案的该些第一导电电极对应于该第一导电图案的该些第一导电电极，而该第三与第四导电图案的该第二导电电极对应于该第一导电图案的该第二导电电极；
第二介电材料，其位于该第三导电图案与该第四导电图案之间；以及
层间介电材料，其位于该第一与第二导电图案中的一个图案与该第三与第四导电图案中的一个图案之间；
其中该第一电容区段是由该第一、第二、第三与第四导电图案之该第一区域所形成，而该第二电容区段是由该第一、第二、第三与第四导电图案之该第二区域所形成。
9.根据权利要求8所述的埋入式电容装置，其特征是该第一电容区段包含该第一、第二、第三与第四导电图案的第一电极，而该第二电容区段包含该第一、第二、第三与第四导电图案的第二电极。
10.根据权利要求7所述的埋入式电容装置，其特征是该第一电容区段与该第二电容区段通过在该共享耦合区域中的至少一个导电通道而彼此电耦合。
11.根据权利要求7所述的埋入式电容装置，该第一电容区段与该第二电容区段中至少一个区段包含并联电耦合的至少两个电容元件。
12.一种印刷电路板，其特征是包含：
至少一个埋入式电容装置，每个埋入式电容装置包括多层的导电图案，
其中该埋入式电容装置包含至少两个电容区段，其每个电容区段的一部分位于至少一个集成电路的共享耦合区域当中；
其中该多层的导电图案包含：
第一导电图案，其包含至少一个第一导电电极及一个第二导电电极；
第二导电图案，其包含至少一个第一导电电极及一个第二导电电极，其中该第二导电图案的第一导电电极对应于该第一导电图案的第一导电电极，而该第二导电图案的第二导电电极对应于该第一导电图案的第二导电电极；以及
第一介电材料，其位于该第一导电图案与该第二导电图案之间；
其中第一与第二导电图案的第一导电电极形成第一电容区段，其提供至少一个解耦电容给该集成电路，以及第一与第二导电图案的第二导电电极形成第二电容区段，其提供至少一个解耦电容给该集成电路。
13.根据权利要求12所述的印刷电路板，其特征是在该多层导电图案之间具有至少一个介电层。
14.根据权利要求12所述的印刷电路板，其特征是还包含：
第三导电图案，其包含至少一个第一导电电极及一个第二导电电极；
第四导电图案，其包含至少一个第一导电电极及一个第二导电电极，其中该第三与第四导电图案的第一导电电极对应于该第一导电图案的第一导电电极，而该第三与第四导电图案的第二导电电极对应于该第一导电图案的第二导电电极；
第二介电材料，其位于该第三导电图案与该第四导电图案之间；以及
层间介电材料，其位于该第一与第二导电图案中的一个图案与该第三与第四导电图案中的一个图案之间。
15.根据权利要求14所述的印刷电路板，其特征是该第一电容区段包含该第一、第二、第三与第四导电图案的第一电极，而该第二电容区段包含该第一、第二、第三与第四导电图案的第二电极。
16.根据权利要求12所述的印刷电路板，其特征是该第一电容区段与该第二电容区段通过在该共享耦合区域中的至少一个导电通道而彼此电耦合。
17.根据权利要求12所述的印刷电路板，其特征是该两个电容区段中至少一个区段包含并联电耦合的至少两个电容元件。
CN2006101272719A 2005-09-19 2006-09-19 具有共享耦合区的埋入式电容元件 Active CN1937884B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US71841305P 2005-09-19 2005-09-19
US60/718,413 2005-09-19
US11/531,337 US7875808B2 (en) 2005-09-19 2006-09-13 Embedded capacitor device having a common coupling area
US11/531,337 2006-09-13

Publications (2)

Publication Number Publication Date
CN1937884A CN1937884A (zh) 2007-03-28
CN1937884B true CN1937884B (zh) 2010-12-08

Family

ID=37831791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101272719A Active CN1937884B (zh) 2005-09-19 2006-09-19 具有共享耦合区的埋入式电容元件

Country Status (7)

Country Link
US (1) US7875808B2 (zh)
JP (1) JP2007129197A (zh)
KR (1) KR100769536B1 (zh)
CN (1) CN1937884B (zh)
DE (1) DE102006043032A1 (zh)
FR (1) FR2891086A1 (zh)
TW (1) TWI340454B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957150B2 (en) * 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board
TWI397933B (zh) * 2008-02-22 2013-06-01 Ind Tech Res Inst 電容器模組
TWI393155B (zh) * 2008-02-29 2013-04-11 Ind Tech Res Inst 電容器裝置與電路
US9628052B2 (en) 2014-02-18 2017-04-18 Qualcomm Incorporated Embedded multi-terminal capacitor
KR102320399B1 (ko) 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
US9866014B2 (en) * 2015-02-11 2018-01-09 Allegro Microsystems, Llc Electronic device with shared EOS protection and power interruption mitigation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422782A (en) * 1992-11-24 1995-06-06 Circuit Components Inc. Multiple resonant frequency decoupling capacitor
US5972231A (en) * 1997-10-31 1999-10-26 Ncr Corporation Imbedded PCB AC coupling capacitors for high data rate signal transfer
CN1376021A (zh) * 2001-03-16 2002-10-23 矽统科技股份有限公司 具有内建电容的多层基板及其制造方法
CN1604720A (zh) * 2003-09-29 2005-04-06 财团法人工业技术研究院 一种具内藏电容的基板结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117416A (ja) 1986-11-06 1988-05-21 株式会社村田製作所 積層形多端子電子部品
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JP3154594B2 (ja) 1993-07-13 2001-04-09 日本特殊陶業株式会社 キャパシタ内蔵多層配線基板とその製造方法
US6775150B1 (en) 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP2004281169A (ja) 2003-03-14 2004-10-07 Rikogaku Shinkokai ポリマーコンポジット高誘電率材料、多層配線板及びモジュール基板
TWI226101B (en) 2003-06-19 2005-01-01 Advanced Semiconductor Eng Build-up manufacturing process of IC substrate with embedded parallel capacitor
TW591676B (en) 2003-06-20 2004-06-11 Ind Tech Res Inst Base board structure with hidden capacitor
JP4365166B2 (ja) 2003-08-26 2009-11-18 新光電気工業株式会社 キャパシタ、多層配線基板及び半導体装置
US20060158828A1 (en) * 2004-12-21 2006-07-20 Amey Daniel I Jr Power core devices and methods of making thereof
US7548432B2 (en) * 2005-03-24 2009-06-16 Agency For Science, Technology And Research Embedded capacitor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422782A (en) * 1992-11-24 1995-06-06 Circuit Components Inc. Multiple resonant frequency decoupling capacitor
US5972231A (en) * 1997-10-31 1999-10-26 Ncr Corporation Imbedded PCB AC coupling capacitors for high data rate signal transfer
CN1376021A (zh) * 2001-03-16 2002-10-23 矽统科技股份有限公司 具有内建电容的多层基板及其制造方法
CN1604720A (zh) * 2003-09-29 2005-04-06 财团法人工业技术研究院 一种具内藏电容的基板结构

Also Published As

Publication number Publication date
TWI340454B (en) 2011-04-11
CN1937884A (zh) 2007-03-28
US7875808B2 (en) 2011-01-25
KR20070032616A (ko) 2007-03-22
US20070062726A1 (en) 2007-03-22
KR100769536B1 (ko) 2007-10-23
JP2007129197A (ja) 2007-05-24
FR2891086A1 (fr) 2007-03-23
DE102006043032A1 (de) 2007-04-12
TW200746389A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
US20060291178A1 (en) High frequency circuit module
US7145429B1 (en) Multilayer capacitor
US8184425B2 (en) Multilayer capacitor
CN1937884B (zh) 具有共享耦合区的埋入式电容元件
US8526162B2 (en) Feedthrough multilayer capacitor
KR20010039561A (ko) 적층 커패시터, 배선 기판, 및 고주파 회로
WO2007084658A1 (en) Low inductance capacitor
JP2004235556A (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
TW200534309A (en) Multilayer capacitor
US7791896B1 (en) Providing an embedded capacitor in a circuit board
US6754064B2 (en) Mounting structure for two-terminal capacitor and three-terminal capacitor
CN101035406B (zh) 具有多层结构之埋入式电容核
JP6108887B2 (ja) 半導体パッケージ及びプリント回路板
US8035036B2 (en) Complementary mirror image embedded planar resistor architecture
KR101598644B1 (ko) 다층 컴포넌트
US20120224333A1 (en) Multi-plate board embedded capacitor and methods for fabricating the same
US9565762B1 (en) Power delivery network in a printed circuit board structure
US20070102788A1 (en) Multi-terminal capacitor
US7952852B2 (en) Through-type multilayer capacitor array
EP2670212B1 (en) A half bridge induction heating generator and a capacitor assembly for a half bridge induction heating generator
CN106133860A (zh) 芯片型电子部件
KR100910457B1 (ko) 내장형 박막 캐패시터
US6906910B1 (en) Structures for implementing integrated conductor and capacitor in SMD packaging
US20230124251A1 (en) Devices including capacitor coupling power path to ground path and associated components and systems
KR100967059B1 (ko) 캐패시터 내장형 ｌｔｃｃ 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant