CN1376021A - 具有内建电容的多层基板及其制造方法 - Google Patents

Abstract

一种具有内建电容的多层基板,本发明利用电压层和接地层之间的贯孔填入一种或一种以上的高介电常数的材料,贯孔上下并予以电镀以做为电容极板,因此而产生内建多个内建不同电容量的电容器,用以去耦合电压层和接地层之间因高频操作所产生的干扰信号。

Description

具有内建电容的多层基板及其制造方法

本发明是有关于一种多层电路板内建电容器及其形成方法，特别是有关于在电压层(power plane)及接地层(ground plane)之间内建电容器的设计。

近年来，不只是集成电路(IC)包括主动组件如电晶体或者被动组件如电容、电阻等都要求轻、薄、短、小以降低成本，用以连接IC间的印刷电路板(printed，circuit board；PCB)也同时朝向多层板的设计，以因应日益增加的电子组件的数量，此外，一般而言，最基本的多层基板是由一层导线层和一层绝缘层构成，而多层板(multiplelayer)则是上述的导电层和绝缘层，依序重复迭加而成。最上层的板子主要设计以承接IC芯片、其它的电子组件(包括电阻、电容及连接端子)、外接电源供应及接地，而以下的各层已蚀刻成线路的导线层则用以连接最上层承载的IC芯片及电子组件，每一层导线图案层再以贯孔(或称导孔)及贯孔内的电镀导体层(plated through hole)或称导孔(through hole)加以连接。

如图1所示，为减少信号传输时彼此干扰。通常，多层板的各导体图案层设计也会将有关信号层(signal plane layer)10和电压层(power plane layer)20及接地层(ground plane layer)30分开，导线层或称导体层之间则是以介电层材料15，25，例如玻璃纤维，FR4、环氧树脂等隔离，然而，即使如此，多层基板的IC操作时，包括开关等动作时，将导致电压层30及接地层20之间电位差的高频振荡(highfrequency fluctuations)或接地电压的反弹波(ground bouncing)的问题，特别是组件速度要求愈来愈快时，问题就愈严重。为减少上述问题所导致电压不稳所产生的干扰信号，传统的做法是将最上层的信号层上形成一电力环(power ring)40与一接地环(ground ring)35，并以一外加旁路电容连接，上述的电力环及接地环分别以一导孔(via)连接至电压层30及接地层20。

上述跨接一电容器，需要增加组装制程(assembly process)的一额外步骤，因此增加了整体制程的周期时间(cycle time)，同时也有可靠度的问题，特别是高频表现极差，但以目前的IC设计而言，特别是用于电脑的主机板而言，电压层的电流，一般都会有超高频带(高于200MHZ)范围操作的问题。另一种传统方法是利用电压层30及接地层20之间的介电材料层25的厚度调整电容量，这种方法于需要较大的电容时，就减少介电材料层25的厚度，配合以介电层上金属平行板面积，或增加另一组电压层30及接地层20。这种方法虽也可解决组装的周期时间，然而由于介电材料层25的厚度需要特别调整，或者增加另一组电压层及接地层(未图示)，以增加所需要的电容量。

此外，为了增加数位信号的时脉速度和在更小的空间内装入更多的功能，单一芯片封装的组件数量也急剧增多，也因此，单一芯片封装引脚(lead)的数目也越来越多，例如针脚格状阵列封装技术(PGA)能容纳超过200个的引脚，以因应大量增加的内连线数目。除此之外，更有覆晶构装技术(flip chip package technique)及球脚格状阵列技术(ball grid array；BGA)等等，以因应高速组件和高密度输入/输出(I/O)接脚的需求。而这些组件由于速度切换极快，信号传输时彼此干扰的问题将更严重，其承载芯片的基板更迫切需要去耦合的电容器。然而就目前BGA或覆晶封装而言，由于空间有限，安插电容器相形较一般PCB母板困难，因此有待一发明以解决上述的问题。

为此，本发明将提供一有效率且不占最上层信号层空间的内建电容基板以解决上述问题。

本发明的一目的是提供一种电路板内建电容的方法。

本发明的另一目的是用以解决传统方法外加电容于最上层信号层，而增加制程程序的问题。

一种在多层基板内建电容的方法，其特征在于：该方法至少包含下列步骤：

形成多个洞于该多层基板之中，该多个洞是预留以做为该多层基板的连接洞，且该多层基板至少包含一第一介电层，一第二介电层及一第三介电层，该第二介电层上下两面具有第二导体层以预做为电压层及一接地层，而该第一介电层及该第三介电层则分别有一第一导体层及一第三导体层，该第二介电层与第二导体层并有贯孔以预留做为内建电容；

填入比第二介电层的介电常数高的电容填充介电材料于上述第二介电层的贯孔中并固化之；

以干膜遮蔽该第二导体层需要镀铜的区域；

施以蚀刻处理，用以去除曝露的第二导体层以分别形成该接地层及该电压层于该第二介电层的上、下；

去除该干膜；

镀铜处理该第二介电层，用以沉积铜层于该接地层及该电压层上，封住该贯孔以形成电容器；

将该第一导体层/该第一介电层/该接地层/该第二介电层/该电压层/该第三介电层/该第三导体层组装并热压合以形成多层基板雏型；

分别图案化该第一导体层，该第三导体层以形成具有连接线的信号层；及

施以贯孔电镀以连接该电压层，及接地层与对应的各该信号层。

一种具有内建电容的多层基板，其特征在于：该多层基板至少包含：

一具有一上信号层/一第一介电层/一接地层/一第二介电层/一电源层/一第三介电层/一下信号层的组装电路板，该组装电路板具有多个连接洞；及

该第二介电层内具有至少一个已填入一种电容填充介电材料的洞于该电源层及该接地层内，以形成电容器，该电容填充介电材料比第二介电层的介电常数明显高，且该上信号层至少包含一接地环及一电力环并分别有介层连接至接地层及该电力层。

本发明是一种具有内建电容的多层基板，该多层基板至少包含：一具有上信号层/一第一介电层/一接地层/一第二介电层/一电力层/一第三介电层/下信号层的组装电路板，组装电路板并具有多个连接洞；且第二介电层内具有至少一个已填入一种电容填充介电材料的洞于电力图案层及接地图案层内，以形成电容器，电容填充介电材料比第一介电层的介电常数明显高，约大两个数量级，且上信号层至少包含一接地环及一电力环并分别有导孔连接至接地层及电力层，本发明并提供形成上述多层基板的方法。当然，电力层及接地层内的第二介电层内也可以具有填入第二或第三种电容填充介电材料以形成不同电容量的电容器。本发明并提供具内建电容的多层基板的方法。

本发明具有的优点：

(1)以本发明提供的多层基板内建电容方式相较于传统方法而言非常简单，且可使得设计工程师更加有弹性及效率。

(2)本发明的内建电容可以依电容量需求调整电容介电层材料，同时也可以容许不同导孔位置填入不同介电常数的材料，当然也可以同时调整电压层与接地层之间介电层厚度。

本发明的较佳实施例将于往后的说明文字中辅以下列图形做更详细的阐述：

图1显示传统方法的多层印刷电路板以旁路电容跨接于电力环与接地环之间的示意图。

图2显示依据本发明的方法所形成具有内建电容多层基板板的示意图。

图3显示依据本发明的方法，形成导孔于多层基板的各层介电层的示意图。

图4显示依据本发明的方法，形成内建电容于多层基板的电压层及接地层之间的示意图。

图5显示依据本发明的方法，最后所形成具有内建电容多层基板的示意图。

有监于如发明背景所述，多层基板为电子组件开关等动作时，导致电压层及接地层之间的高频振荡或接地电压的反弹波(groundbouncing)的问题，特别是高速组件速度所造成的问题，需要外加旁路电容连接电力环(power ring)与接地环(ground ring)，或者额外设计电压层和电压层之间介电层厚度产生电容以滤除电压不稳定所造成干扰信号的问题。但如此将需额外的步骤安装，徒增制程时间，同时调整的弹性也不大。特别是球脚格状阵列BGA或覆晶封装基板由于空间限制要加入电容于最上层信号层就更形困难，本发明提供的方法将可有效解决上述问题

为方便起见本发明的一实施例是以四层基板，各层之间和发明背景所述相同，以做为说明，但这并不代表限制本发明的范围，凡熟悉该项技艺的人士当可运用本发明的精神做修饰或修改，都应属于本发明的范围。

由于电力环和接地环之间需要一足够大的电容以过滤信号脉冲所致的反弹波以提供稳定电压，并减低干扰信号。本发明提供的多层基板是如图2所示的四层板示意图，由下而上分别为下信号层120A(signal plane)、电压层130A(power plane)、接地层140A(groundplane)及上信号层150A。最上层的导线层，即上信号层150A，是用以承载IC芯片，及其它电子组件。或单一芯片，就BGA的承载基板而言，IC芯片的电源接脚(未图示)透过导线而和电力环160连接，而IC芯片的接地接脚则和接地环155连接。接地环155和电力环160则由导孔162，164分别和接地层140A及电压层130A的及各层导线连接。此外，第二介电层135更有额外的导孔以形成内建电容。这些额外的导孔可填入不同介电常数的材料，以得到所需的电容值。由于PCB的导电层间的介电材料，例如BT树脂或FR-4介电常数约仅为3.5至4.5之间而已，因此若以传统的制造方法，即利用较薄的玻璃纤维板或环氧树脂板，就必须将其中电压层130及接地层140间距离调整至甚薄例如0.0015英寸或更小，配合调整电压层和接地层金属面积，而如果利用本发明的方法，则只需在既有的导孔或贯孔填入高两个数量级的介电层材料即可提高百倍的电容值，并且可以依各种电路的需要调整材料就可获得所需的电容，因此可以克服各种高频、高速电流切换情况需要的电容大小，当然本发明的内建电容也可以除变换介电层材料外，再利用电压层和接地层的距离做调整。

本发明的内建电容于多层基板中的方法，描述如下：请参考图3的示意图。首先将预定组装的多层基板迭合并进行钻孔以形成多个洞105于多层基板之中，多个洞105是预留以做为多层基板的连接洞，接着，将上述已钻孔的多层基板分开，以分开处理，另外再视需要钻一个或以上的孔108于第二介电层135中以供形成内建电容之用。在此所称的多层基板至少包含一第二介电层135，一第一介电层145及一第三介电层125，第二介电层通常为低介电常数的BT环氧树脂且上下两面各具有第二导体层130及140以预做为电压层及一接地层，而第一介电层150上则有导体层例如铜箔以保留做为上信号层，同时第三介电层120上则也有铜箔以保留做为下信号层。以一较佳的实施例而言，BT基板约厚0.25-0.6mm，而多个洞105的孔径约为200-250μm。

接着，请参考图4，将上述已钻孔的多层基板分开以分开处理。首先，将第二介电层135中需要形成电容的贯孔108以网板印刷的方式填以高介电常数的电容填充材料138，此时不需要形成内建电容的其它洞105是被盖住的以避免也形成内建电容。电容填充介电材料138，例如为粉末状的BaTiO₃和有机材料的混合体，之后，再以干膜(dry film)遮蔽第二介电层135的所要需要镀铜的区域，并蚀刻所有曝露的部分，在干膜去除的后，再以镀铜处理，以形成两导体层139于第二介电层135上、下导体层140A，130A上，用以封住已填入电容填充介电材料138的导孔以形成平行板电容器，以上述的BT基板，第二介电层135而言，若填入的介电常数为20-200即可产生0.1μF至数μF的电容。

请参考图5，将一第一导体150/该第一介电层145/具有接地层图案140A及电压层图案130A的第二介电层135/该第三介电层125/一第三导体层120热压合后以形成多层基板雏型。随后，再分别图案化该第一导体150，第三导体层120以形成上、下信号层图案150A及120A，并至少在第二导体150A，及该第三导体层120A的其中之一形成至少一接地环155及一电力环160，最后再施以贯孔电镀镀上导体，铜层164及162，以连接电力环160与电压层图案130A及接地环155与接地层图案140A请结果请请考图5。

本发明仅以较佳实施例说明如上，并非用以限定本发明的申请范围；凡熟习该项技艺人士，在未脱离本发明的精神下，当可作些许改变或修饰，其专利保护范围均应包含在权利要求内。

Claims (6)

1.一种具有内建电容的多层基板制造方法，其特征在于：该方法至少包含下列步骤：

形成多个洞于该多层基板之中，该多个洞是预留以做为该多层基板的连接洞，且该多层基板至少包含一第一介电层，一第二介电层及一第三介电层，该第二介电层上下两面具有第二导体层以预做为电压层及一接地层，而该第一介电层及该第三介电层则分别有一第一导体层及一第三导体层，该第二介电层与第二导体层并有贯孔以预留做为内建电容；

填入比第二介电层的介电常数高的电容填充介电材料于上述第二介电层的贯孔中并固化之；

以干膜遮蔽该第二导体层需要镀铜的区域；

施以蚀刻处理，用以去除曝露的第二导体层以分别形成该接地层及该电压层于该第二介电层的上、下；

去除该干膜；

镀铜处理该第二介电层，用以沉积铜层于该接地层及该电压层上，封住该贯孔以形成电容器；

将该第一导体层/该第一介电层/该接地层/该第二介电层/该电压层/该第三介电层/该第三导体层组装并热压合以形成多层基板雏型；

分别图案化该第一导体层，该第三导体层以形成具有连接线的信号层；及

施以贯孔电镀以连接该电压层，及接地层与对应的各该信号层。

2.如权利要求1所述的具有内建电容的多层基板制造方法，其特征在于：还包含在第一导体层，及该第三导体层的其中之一形成至少一电压环及一接地环，该电压环及接地环并分别连接至电源层及接地层。

3.如权利要求1所述的具有内建电容的多层基板制造方法，其特征在于：还包含在上述第一介电层的多个洞的其中若干个填入第二种电容填充介电材料于其内，该第二种电容填充介电材料的介电常数不同于第一介电层及上述的电容填充介电材料的介电常数，用以形成不同电容量的电容器。

4.一种具有内建电容的多层基板，其特征在于：该多层基板至少包含：

一具有一上信号层/一第一介电层/一接地层/一第二介电层/一电源层/一第三介电层/一下信号层的组装电路板，该组装电路板具有多个连接洞；及

该第二介电层内具有至少一个已填入一种电容填充介电材料的洞于该电源层及该接地层内，以形成电容器，该电容填充介电材料比第二介电层的介电常数明显高，且该上信号层至少包含一接地环及一电力环并分别有介层连接至接地层及该电力层。

5.如权利要求4所述的具有内建电容的多层基板，其特征在于：还包含有第二种电容填充介电材料于上述第二介电层的所形成的电容，第二种电容填充介电材料的介电常数不同于第一介电层及电容填充介电材料的介电常数。

6.如权利要求4所述的具有内建电容的多层基板，其特征在于：该多层基板是用以承载BGA芯片或覆晶芯片组或做为印刷电路母板使用。

Images