CN1250055C - 印刷电路板以及使用该电路板的电子设备 - Google Patents
印刷电路板以及使用该电路板的电子设备 Download PDFInfo
- Publication number
- CN1250055C CN1250055C CNB011170824A CN01117082A CN1250055C CN 1250055 C CN1250055 C CN 1250055C CN B011170824 A CNB011170824 A CN B011170824A CN 01117082 A CN01117082 A CN 01117082A CN 1250055 C CN1250055 C CN 1250055C
- Authority
- CN
- China
- Prior art keywords
- circuit board
- insulating barrier
- printed circuit
- pcb
- voltage plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0246—Termination of transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09936—Marks, inscriptions, etc. for information
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/161—Using chemical substances, e.g. colored or fluorescent, for facilitating optical or visual inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
绝缘层(26)形成在接地层(27)上。绝缘层(26)包括用于形成布线层的第一和第二区。形成在第二区上的布线层的阻抗比形成在第一区上的布线层的阻抗要低。信号线图形(21)形成在绝缘层(26)第一区上的布线层上。为了经与信号线图形(21)连接的终端电阻器(22)将电能供给信号线图形(21),电源面(23)形成在绝缘层(26)的第二区上的布线层上。
Description
技术领域
本发明涉及印刷电路板以及使用该电路板的电子设备。具体而言,本发明涉及适合于得到需要精确阻抗匹配的高速信号接口的印刷电路板以及使用该印刷电路板的电子设备。
背景技术
近来,在例如个人计算机的计算机系统中,CPU和存储器装置的速度已提高,改善了整个系统的性能。用作主存储的存储器装置已从DRAM转换成EDO模式的DRAM或同步DRAM,最近已应用了高速存储器装置例如Rambus DRAM。近来也研制了时钟速度高于1GHz的CPU。
按照装置速度的发展,系统电路板上的信号传送的循环时间逐年缩短,需要设计高速总线。当使用这样的高速总线时,为防止由于传送信号反射而引起的问题,需要精确阻抗匹配。
当高速传送信号时,为使信号反射的影响降到最小,常在信号线的终端提供终端匹配器(终端电阻器)。如果信号线的阻抗与终端电阻器的阻抗匹配,可防止信号反射,因此避免了失真。
然而,在实际的印刷电路板中,经终端电阻器将电能供给信号线的电源面具有阻抗。因此,终端电阻器与电源面的阻抗加入到信号线中。即使与信号线自身阻抗相同例如50Ω的终端电阻器与信号线连接,仍难于得到精确的阻抗匹配。
发明内容
本发明的目的是提供能完成更精确的阻抗匹配的印刷电路板以及使用该印刷电路板的电子设备。
为实现上述目的,按照本发明的第一方面的印刷电路板包括:接地层;绝缘层,位于接地层上,包括具有第一结构的第一区和具有第二结构的第二区;第一导电图形,位于绝缘层的第一区上;和第二导电图形,位于绝缘层的第二区上;第一导电图形包括信号线,第二导电图形包括电源面,所述电源面经与信号线连接的终端电阻器将电能供给信号线,并且所述印刷电路板还包括:电容器元件,其一端与电源面连接,和经绝缘层形成的通孔,与电容器的另一端和接地层电连接。
其中第二结构具有降低第二导电图形的阻抗的效果,其作用比降低第一导电图形的阻抗的第一结构的作用要大。
在这种结构的印刷电路板中,位于绝缘层的第二区上的第二导电图形的阻抗比位于绝缘层的第一区上的第一导电图形的阻抗要小。因此,可降低由第二导电图形组成的电源面的阻抗,终端电阻器的阻抗可容易地与信号线的阻抗匹配。结果,可实现精确的阻抗匹配。
优选第二区的绝缘层比第一区的绝缘层要薄,绝缘层可由两种不同介电常数的绝缘元件构成,从而第二区的绝缘层的介电常数比第一区的绝缘层的要高。
然而,电源面可涂覆有绝缘材料。由于可增加电源面与绝缘层之间的接触面积,因此,能降低电源面的阻抗。优选标记涂料用作涂覆电源面的绝缘材料。使用标记涂料以便用电子元件型号标记印刷电路板,其相对介电常数约为3。通过使用标记涂料作为涂覆电源面的绝缘材料,能容易降低电源面的阻抗,而无需准备任何特殊材料。
按照本发明的第二方面的印刷电路板,其中布线层形成在接地层上,第一绝缘层插在其间,印刷电路板包括:位于布线层上的第一电源面,用于经过与信号线连接的终端电阻器给布线层上形成的信号线供给电能;经第一绝缘层形成的第一通孔,用于电连接第一电源面和接地层;第二电源面,位于接地层之下,第二绝缘层插在其间;经第一绝缘层、接地层和第二绝缘层形成的第二通孔,用于电连接第一电源面和第二电源面。
在这种结构的印刷电路板中,第二电源面位于接地层之下,第二绝缘层插在其间,因此,接地层夹在第一与第二电源面之间,第一和第二绝缘层插在其间。因此,包括第一电源面、第一绝缘层和接地层的电容器与包括第一电源面、第一绝缘层和接地层的电容器并联连接,本质上可降低对第一电源面的阻抗起作用的绝缘层的介电常数。结果可降低第一电源的阻抗,而且终端电阻器的阻抗可容易地与信号线匹配。
在如下的描述中列出了本发明的其它目的和优点并通过这些描述可部分地清楚,或通过实施本发明可了解这些目的和优点。通过下文特别指出的手段和结合可实现本发明的目的和优点。
附图说明
作为构成说明书中的一部分的附图,说明了本发明目前的优选实施例,结合上述以及下文优选实施例的详细描述,解释了本发明的原理。
图1是安装在按照本发明的印刷电路板上的高速总线接口电路的电路图;
图2是图1所示的高速总线接口电路的等电路的电路图;
图3是解释存在于电源与图1所示的高速总线接口电路中的接地之间的阻抗的电路图;
图4是解释印刷电路板的基本结构的平面图;
图5是图4所示的印刷电路板的横截面图;
图6是按照本发明的第一实施例的印刷电路板的结构平面图;
图7是从一个方向观察到的图6所示的印刷电路板的横截面图;
图8是从另一个方向观察到的图6所示的印刷电路板的横截面;
图9是按照本发明的第二实施例的印刷电路板的结构平面图;
图10是图9所示的印刷电路板的横截面图;
图11是图9所示印刷电路板的横截面图,其中电源面涂覆有标记涂料;
图12是按照本发明的第三实施例的印刷电路板结构的横截面图;
图13是图12所示印刷电路板的横截面图,其中电源面涂覆有标记涂料;
图14是按照本发明的第四实施例的印刷电路板结构的横截面图;
图15是图14所示印刷电路板的横截面图,其中电源面涂覆标记涂料;
图16是按照本发明的第五实施例的印刷电路板结构的横截面图;
图17是解释包括电源面和接地层的、安装在图16所示的印刷电路板上的电容器的图;
图18是表示图17所示的电容器中电连接关系的图;
图19是图16所示印刷电路板的横截面图,其中电源面涂覆有标记涂料;和
图20是说明使用本发明的印刷电路板的计算机系统结构例子的方框图。
具体实施方式
参考附图,描述本发明的实施例。
参考图1,首先讨论安装在印刷电路板上的高速总线接口。图1示意表示所谓GTL(冈宁收发机逻辑)的高速总线接口电路。如图1所示,驱动器电路11、终端电阻器(终端匹配器)12和接收器电路13与信号线14连接。驱动器电路11包括开—漏型门逻辑。为驱动信号线14,门逻辑相互连接/断开信号线14和接地终端。终端电阻器12是用于阻抗匹配的负载,其一端与信号线14连接,而另一端与电源终端V连接。信号线14的阻抗Zo与终端电阻器12的电阻一致,防止了信号线14的信号被反射,因此使得信号没有失真地传送。采用微带线作为信号线14。
图2说明与图1所示的高速总线接口电路等效的电路。在微带线结构中,第一和第二两层相互层叠,绝缘层插在其间。信号线14形成在充当导电图形的第一层中,而第二层充当接地层。在第一层中,电流经信号线14从电源终端V流到驱动器电路11,然后经第二层的接地层返回电源终端V。因此,图1的电路表示为图2所示的闭环电路。
终端电阻器12与电源终端V连接。如果位于第一层中的、充当电源终端V的电源面的阻抗为0,通过使终端电阻器12的电阻与信号线14本身的阻抗Zo一致,理论上,可实现无反射的波形。然而,在实际的印刷电路板中,电源面的阻抗不能变成0,而是有一些数值。这种现象如图3所示。
图3中,标号15表示电源面的阻抗。实际上,加入到信号线14的阻抗对应与终端电阻器12的阻抗与电源面的阻抗15的总和。具体而言,阻抗15由电源面和通孔(接地通孔)产生,通孔(接地通孔)用于连接电源面和第二层的接地层。
至于降低电源面的阻抗的方法,在电源面和通孔之间可连接去耦电容器。然而,如果常规陶瓷电容器简单用作去耦电容器,鉴于电容器的性能,在超出1GHz的频带下不能实现阻抗适当的降低。
参考图4和5,描述本发明的印刷电路板的基本结构。对于需要精确阻抗控制的高速信号传送,使用印刷电路板(也称为印刷布线板)以安装电子元件。例如,用作计算机的系统板、存储器板、其上安装RF电路的板等。下文就适合于高速信号传送的微带线结构作为例子,解释印刷电路板的结构。
图4是从顶面观察到的印刷电路板区的平面图,而图5是从图4所示的箭头方向观察到的印刷电路板的横截面图。
由均匀铜层构成的基准接地层(基准GND层)27形成在由绝缘基底制成的芯上。绝缘层26位于基准GND层27上。形成导电图形的导电层形成在绝缘层26上。充当高速信号线的信号线图形21(表示为高速信号图形)和电源面23由绝缘层26上的导电图形形成。
电源面23是经与图形21连接的终端电阻器22将电能输送给高速信号图形21的馈电部分。馈电部分经去耦电容器元件24与通孔25连接。通孔25是接地通孔,其形成穿透绝缘层26,经去耦电容器元件(旁路电容器)24将电源面23与基准GND层27电连接。通孔25的内壁涂覆有金属。
下面讨论用于降低电源面23的阻抗的特定结构。
(第一实施例)
现参考图6-8描述按照本发明第一实施例的印刷电路板。图6是从顶面观察到的印刷电路板图,印刷电路板包括与高速信号图形21和电源面23连接的终端电阻器22。图7是从图6所示的箭头方向观察到的印刷电路板的横截面图。图8也是从垂直于图6所示的箭头方向观察到的印刷电路板的横截面图。
电源面23由绝缘层26上的导电图形形成,并涂覆有标记涂料31。在制造印刷电路板的最后步骤中(在安装元件之前),标记涂料31用于在印刷电路板上用元件型号标记印刷电路板。标记涂料31由绝缘材料组成,标记涂料31的相对介电常数较高,约为3。电源面23具有像高速信号图形21的微带线结构。在微带线结构中,公知绝缘层26的相对介电常数越高,绝缘层26上每单位面积电源面23的阻抗(电源面23的单位面积阻抗)越低,电源面23和绝缘层26之间接触面积越大,电源面23的阻抗越低。
由于电源面23涂覆有高相对介电常数的标记涂料31,标记涂料31与绝缘层26的表面接触,电源面23的较大面积与绝缘层26接触。因此,电源面23的阻抗降低到比高速信号图形21的阻抗低。
如果涂覆有标记涂料31的电源面23的涂层简单加入到图4和5所示的印刷电路板的基本结构中,可降低电源面23的阻抗。结果,使用阻抗与高速信号图形21相同的终端电阻器,可实现更精确的阻抗匹配。
(第二实施例)
现参考图9和10,描述按照本发明的第二实施例的印刷电路板。图9是从顶面观察到的印刷电路板图,印刷电路板包括与高速信号图形21和电源面23连接的终端电阻器22。图10是从图9所示箭头方向观察到的印刷电路板的横截面图。
如图9所示,在电源面23下面和周围的基准GND层27中形成隙缝51。绝缘层26形成在电源面23和基准GND层27之间,由称为半固化片的材料制成。半固化片在电路板制造步骤中是可流动的,当通过相互压制芯和半固化片制造多层电路板时,半固化片流进基准GND层27的隙缝51中。由于在电源面23下面和周围形成隙缝51,电源面23下面的绝缘层26比通过流进隙缝51的半固化片的量形成高速信号图形21的区域要薄得多。电源面23下面的绝缘层26从而可比高速信号图形21下面的要薄得多。结果,缩短了电源面23与基准GND层27之间的距离,可降低每单位面积电源面23的阻抗。此外,由于形成高速信号图形21的区域未受影响,可得到高速信号图形21的信号线所需的阻抗(例如50Ω)。
图11表示第一实施例的结构应用于第二实施例的例子。如图11所示,用与绝缘层26表面接触的标记涂料31涂覆电源面23可进一步降低电源面23的阻抗。
(第三实施例)
图12表示按照本发明第三实施例的印刷电路板的部分。
在第三实施例中,只有紧贴形成在电源面23之下的绝缘层26的区域在材料方面与其它区域不同,设定前者区域的相对介电常数高于后者区域。换句话说,绝缘层26由具有不同相对介电常数的两种材料组成。紧贴形成在电源面23之下的绝缘层61由相对介电常数高于形成高速信号图形21的绝缘层26区域的材料的相对介电常数的材料构成。如下可实现该结构:片状绝缘层26预先设有凹槽部分,层叠在基准GND层27上,然后高相对介电常数材料的绝缘层61埋入凹槽部分。
电源面23的阻抗受电源面23和基准GND层27之间的绝缘材料的相对介电常数影响。相对介电常数越高,每单位面积电源面23的阻抗越低。因此,图12所示的结构使得电源面23的阻抗降低,而不影响其它部分。
图13表示第一实施例的结构应用于第三实施例的例子。如图13所示,用与绝缘层26表面接触的标记涂料31涂覆电源面23可进一步降低电源面23的阻抗。
(第四实施例)
图14表示按照本发明第四实施例的印刷电路板的部分。
在第四实施例中,导电元件62位于电源面23之下和基准GND层27之上,从而形成在电源面23之下的绝缘层26比形成高速信号图形21的区域要薄。通过在电源面23之下局部镀覆基准GND层27,可构成导电元件62。因此,只有在电源面23下面的基准GND层27变厚,电源面23与基准GND层27之间的距离缩短比高速信号图形21与基准GND层27之间的距离缩短要大。
公知电源面23与层27之间的距离越短,每单位面积板23的阻抗越低。结果,图14所示的结构使得电源面23的阻抗降低,而不影响其它部分。
图15表示第一实施例的结构应用于第四实施例的例子。如图15所示,用与绝缘层26表面接触的标记涂料31涂覆电源面23可进一步降低电源面23的阻抗。
(第五实施例)
图16表示按照本发明第五实施例的印刷电路板的部分。
第五实施例应用于多层印刷电路板。在电路板的芯上,三个电源面23和三个基准GND层27交替相互层叠,绝缘层26插在其间。三个基准GND层27经两个通孔25a和25b相互电连接,如图16所示。利用两个通孔25a和25b加粗相互连接基准GND层27的线。每个通孔25a和25b的内壁涂覆金属。通孔25a对应如上所述第一一第四实施例的通孔25,其顶端经电容器元件24与最上电源面23连接。对每个均夹在绝缘层27之间的电源面23构图,使之不与通孔25a和25b接触。
三个电源面23经通孔71a和71b相互电连接,如图16所示。利用两个通孔71a和71b加粗相互连接电源面23的线。每个通孔71a和71b的内壁涂覆金属。设置通孔71a和71b,使之不与基准GND层27接触。
由于电源面23和基准GND层27在垂直方向上形成,使得它们相互层叠,从而绝缘层26、电源面23和包夹层26的基准GND层27构成一个电容器。因此,在如图16所示的结构中,如图17所示得到五个电容器。
在图17中,V表示每个电源面23的电源电位,而G表示接地电位。至于图17的等效电路,在电源电位V与接地电位G之间并联布置了五个电容器C,如图18所示。电容器的并联连接提高了电源面23与基准GND层27之间的介电常数。因此,可降低每单位面积电源面23的阻抗。并联连接的电容器的数量必须是两个或更多。
图19表示第一实施例的结构应用于第五实施例的例子。如图19所示,用与最上面的绝缘层26表面接触的标记涂料31涂覆最上面的电源面23可进一步降低电源面23的阻抗。
如上所述的各个实施例的印刷电路板可应用于使用终端电阻器的各种电子设备,防止信号被反射,可使手机、计算机等的高速信号接口的噪音极大降低。
在上述实施例中只描述了微带线结构。第二至第五实施例的结构可应用于具有导电层的带状线结构,导电层用于在内层侧上形成信号图形。而且,标记涂料31可用另一绝缘材料(介电材料)替代。各个实施例可适当相互结合。
布线层的电源面23与电容器元件24一起构成馈电部分。替代电容器元件24,其它不同电子元件可用作馈电部分的电路。
(信息处理装置)
图20说明作为信息处理装置的例子的计算机系统的结构,信息处理装置使用上述实施例的印刷电路板作为系统板。计算机系统是膝上型或笔记本型的个人电脑(PC),它由安装在系统板上的各种电子元件构成。
具体而言,CPU总线(处理器总线)1、PCI总线2、ISA总线3、存储器总线4、CPU111、主PCI电桥112、主存储器114、PCI-ISA电桥117、其它PCI装置118和BIOS-ROM119安装在计算机系统的系统板上。
CPU111控制计算机系统的操作,执行各种应用程序以及BIOS和操作系统。
主PCI电桥112是用于双向连接CPU总线1和PCI总线2的总线电桥装置。电桥112包括用于对安装在系统板上的主存储器114进行存取的存储器控制器113。存储器控制器113经存储器总线4与主存储器114连接,如图20所示。
高速半导体存储器装置例如Rambus存储器,用作主存储器114。为安装高速半导体装置的芯片,在系统板上设置多个存储器安装区,通过最大数目的存储器安装区可安装存储器装置。按照计算机系统的型号,确定要安装的存储器装置的数目。通过如上所述的高速信号图形21实现存储器总线4。
PCI-ISA电桥117是用于双向连接PCI总线2和ISA总线3的电桥装置,与主PCI电桥112一起充当计算机系统的外围芯片组。
BIOS-ROM119存储BIOS(基本输入输出系统)。BIOS是起控制计算机系统硬件作用的系统,用于运行/关闭系统和启动系统。
而且,上述高速信号图形21可应用于CPU总线1。
按照如上所述的本发明,设计电路板结构可降低电源与接地之间的阻抗,完成精确的阻抗匹配。因此,高速信号接口电子设备采用印刷电路板。在使用终端电阻器的各种电子设备中可实现噪声极大降低的高速信号接口,防止信号被反射。
对于本领域的技术人员,容易理解其它优点和改型。因此,更宽范围的本发明并不限于如上所述的特定细节和有代表性的实施例。因此,可进行各种改型,而不脱离本发明概念的精神或范围,本发明范围由附属权利要求和其等效物来确定。
Claims (10)
1.一种印刷电路板,其特征在于:
接地层(27);
绝缘层(26),位于接地层(27)上,包括具有第一结构的第一区和具有第二结构的第二区;
第一导电图形(21),位于绝缘层(26)的第一区上;和
第二导电图形(23),位于绝缘层(26)的第二区上;
其中,位于绝缘层的第二区上的第二导电图形的阻抗比位于绝缘层的第一区上的第一导电图形的阻抗要小,并且其中第一导电图形(21)包括信号线(21),第二导电图形(23)包括电源面(23),所述电源面(23)经与信号线(21)连接的终端电阻器(22)将电能供给信号线(21),并且所述印刷电路板还包括:
电容器元件(24),其一端与电源面(23)连接,和
经绝缘层(26)形成的通孔(25),与电容器(24)的另一端和接地层(27)电连接。
2.按照权利要求1的印刷电路板,其特征在于绝缘层(26)的第二区比绝缘层(26)的第一区要薄。
3.按照权利要求2的印刷电路板,其特征在于还包括导电元件(62),其位于在绝缘层(26)的第二区下面的接地层(27)上。
4.按照权利要求1的印刷电路板,其特征在于还包括介电材料(31),所述介电材料(31)覆盖电源面(23)并连接到绝缘层(26)的第二区。
5.按照权利要求4的印刷电路板,其特征在于介电材料(31)是标记印刷电路板的标记涂料。
6.按照权利要求1的印刷电路板,其特征在于绝缘层(26)包括至少两种具有不同介电常数的绝缘元件(26、61),使得绝缘层(26)的第二区的介电常数高于绝缘层(26)的第一区的介电常数。
7.按照权利要求6的印刷电路板,其特征在于还包括介电材料(31),所述介电材料(31)覆盖电源面(23)并与绝缘层(26)的第二区连接。
8.按照权利要求7的印刷电路板,其特征在于介电材料(31)是标记印刷电路板的标记涂料。
9.按照权利要求1的印刷电路板,其特征在于绝缘层(26)的第二区包括覆盖电源面(23)的介电材料(31)。
10.按照权利要求9的印刷电路板,其特征在于介电材料(31)是标记印刷电路板的标记涂料。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP163033/2000 | 2000-05-31 | ||
JP2000163033A JP3455498B2 (ja) | 2000-05-31 | 2000-05-31 | プリント基板および情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1326312A CN1326312A (zh) | 2001-12-12 |
CN1250055C true CN1250055C (zh) | 2006-04-05 |
Family
ID=18666851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011170824A Expired - Fee Related CN1250055C (zh) | 2000-05-31 | 2001-04-24 | 印刷电路板以及使用该电路板的电子设备 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6480396B2 (zh) |
JP (1) | JP3455498B2 (zh) |
CN (1) | CN1250055C (zh) |
TW (1) | TW486921B (zh) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10113912B4 (de) * | 2001-03-21 | 2006-09-28 | Siemens Ag | Elektronische Vorrichtung |
US6495772B2 (en) * | 2001-04-12 | 2002-12-17 | International Business Machines Corporation | High performance dense wire for printed circuit board |
US6762368B2 (en) * | 2001-07-13 | 2004-07-13 | Dell Products L.P. | Reducing inductance of a capacitor |
US6873529B2 (en) * | 2002-02-26 | 2005-03-29 | Kyocera Corporation | High frequency module |
JP3646098B2 (ja) * | 2002-03-27 | 2005-05-11 | コニカミノルタビジネステクノロジーズ株式会社 | 回路基板 |
TWI282513B (en) * | 2002-06-12 | 2007-06-11 | Mediatek Inc | A pre-fetch device of instruction for an embedded system |
US20040022038A1 (en) * | 2002-07-31 | 2004-02-05 | Intel Corporation | Electronic package with back side, cavity mounted capacitors and method of fabrication therefor |
JP4094370B2 (ja) * | 2002-07-31 | 2008-06-04 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
US6882266B2 (en) * | 2003-01-07 | 2005-04-19 | Cts Corporation | Ball grid array resistor network having a ground plane |
EP1589798A4 (en) * | 2003-01-31 | 2007-11-28 | Fujitsu Ltd | MULTILAYER CONDUCTOR PLATE, ELECTRONIC DEVICE AND ASSEMBLY PROCESS |
US7265300B2 (en) * | 2003-03-21 | 2007-09-04 | Commscope Solutions Properties, Llc | Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes |
EP1614157A1 (en) * | 2003-04-07 | 2006-01-11 | Philips Intellectual Property & Standards GmbH | Electronic packaging structure with integrated distributed decoupling capacitors |
JP4775554B2 (ja) * | 2003-07-10 | 2011-09-21 | 日本電気株式会社 | Bga用lsiテストソケット |
JP4506303B2 (ja) * | 2003-08-29 | 2010-07-21 | 株式会社デンソー | 電子制御装置 |
US7161088B2 (en) * | 2003-12-04 | 2007-01-09 | Dell Products L.P. | System, method and apparatus for optimizing power delivery and signal routing in printed circuit board design |
US7342181B2 (en) * | 2004-03-12 | 2008-03-11 | Commscope Inc. Of North Carolina | Maximizing capacitance per unit area while minimizing signal transmission delay in PCB |
US20050253233A1 (en) * | 2004-04-28 | 2005-11-17 | Takayuki Murai | Power module and electric transportation apparatus incorporating the same |
US7980900B2 (en) * | 2004-05-14 | 2011-07-19 | Commscope, Inc. Of North Carolina | Next high frequency improvement by using frequency dependent effective capacitance |
US7190594B2 (en) | 2004-05-14 | 2007-03-13 | Commscope Solutions Properties, Llc | Next high frequency improvement by using frequency dependent effective capacitance |
CN100502614C (zh) * | 2004-10-09 | 2009-06-17 | 鸿富锦精密工业(深圳)有限公司 | 适用于高速信号的印刷电路板结构 |
CN1764346B (zh) * | 2004-10-19 | 2012-05-30 | 辉达公司 | 一种可以降低一印刷电路板的电源阻抗的方法 |
US7326089B2 (en) * | 2004-12-07 | 2008-02-05 | Commscope, Inc. Of North Carolina | Communications jack with printed wiring board having self-coupling conductors |
US7264516B2 (en) * | 2004-12-06 | 2007-09-04 | Commscope, Inc. | Communications jack with printed wiring board having paired coupling conductors |
US7168993B2 (en) | 2004-12-06 | 2007-01-30 | Commscope Solutions Properties Llc | Communications connector with floating wiring board for imparting crosstalk compensation between conductors |
US7186149B2 (en) * | 2004-12-06 | 2007-03-06 | Commscope Solutions Properties, Llc | Communications connector for imparting enhanced crosstalk compensation between conductors |
US7166000B2 (en) * | 2004-12-07 | 2007-01-23 | Commscope Solutions Properties, Llc | Communications connector with leadframe contact wires that compensate differential to common mode crosstalk |
US7204722B2 (en) | 2004-12-07 | 2007-04-17 | Commscope Solutions Properties, Llc | Communications jack with compensation for differential to differential and differential to common mode crosstalk |
US7186148B2 (en) * | 2004-12-07 | 2007-03-06 | Commscope Solutions Properties, Llc | Communications connector for imparting crosstalk compensation between conductors |
US7220149B2 (en) | 2004-12-07 | 2007-05-22 | Commscope Solutions Properties, Llc | Communication plug with balanced wiring to reduce differential to common mode crosstalk |
US7320624B2 (en) * | 2004-12-16 | 2008-01-22 | Commscope, Inc. Of North Carolina | Communications jacks with compensation for differential to differential and differential to common mode crosstalk |
US7201618B2 (en) * | 2005-01-28 | 2007-04-10 | Commscope Solutions Properties, Llc | Controlled mode conversion connector for reduced alien crosstalk |
KR100748199B1 (ko) * | 2005-04-25 | 2007-08-10 | 후지쯔 가부시끼가이샤 | 다층 프린트 기판, 전자 기기 및 실장 방법 |
US7314393B2 (en) | 2005-05-27 | 2008-01-01 | Commscope, Inc. Of North Carolina | Communications connectors with floating wiring board for imparting crosstalk compensation between conductors |
JP4919645B2 (ja) * | 2005-10-04 | 2012-04-18 | 株式会社ソニー・コンピュータエンタテインメント | 電子回路 |
US7984408B2 (en) * | 2006-04-21 | 2011-07-19 | International Business Machines Corporation | Structures incorporating semiconductor device structures with reduced junction capacitance and drain induced barrier lowering |
US7659178B2 (en) * | 2006-04-21 | 2010-02-09 | International Business Machines Corporation | Semiconductor device structures with reduced junction capacitance and drain induced barrier lowering and methods for fabricating such device structures and for fabricating a semiconductor-on-insulator substrate |
US7881065B1 (en) * | 2006-04-25 | 2011-02-01 | Tc License Ltd. | Circuit with improved electrostatic discharge susceptibility |
JP2007309682A (ja) * | 2006-05-16 | 2007-11-29 | Renesas Technology Corp | 伝送回路、接続用シート、プローブシート、プローブカード、半導体検査装置、および半導体装置の製造方法 |
JP5034453B2 (ja) * | 2006-11-16 | 2012-09-26 | 株式会社デンソー | 電子部品内蔵型多層基板 |
JP5079342B2 (ja) | 2007-01-22 | 2012-11-21 | ルネサスエレクトロニクス株式会社 | マルチプロセッサ装置 |
US8047879B2 (en) | 2009-01-26 | 2011-11-01 | Commscope, Inc. Of North Carolina | Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor |
JP5765174B2 (ja) * | 2011-09-30 | 2015-08-19 | 富士通株式会社 | 電子装置 |
TW201316895A (zh) * | 2011-10-14 | 2013-04-16 | Hon Hai Prec Ind Co Ltd | 可抑制電磁干擾的電路板 |
JP2013154506A (ja) * | 2012-01-27 | 2013-08-15 | Fuji Xerox Co Ltd | 信号伝送路、露光装置、および画像形成装置 |
JP6335767B2 (ja) * | 2014-12-02 | 2018-05-30 | 三菱電機株式会社 | 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 |
CN108668425B (zh) * | 2017-03-31 | 2020-03-31 | 庆鼎精密电子(淮安)有限公司 | 信号传输线本体及其制作方法、USB Type C连接器 |
CN110602866B (zh) | 2019-08-01 | 2021-03-09 | 苏州浪潮智能科技有限公司 | 一种减少远端参考电源噪声影响信号质量的方法和系统 |
US11990662B2 (en) | 2020-01-22 | 2024-05-21 | Kabushiki Kaisha Toshiba | High-frequency terminator |
US11580455B2 (en) | 2020-04-01 | 2023-02-14 | Sap Se | Facilitating machine learning configuration |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5867089A (ja) | 1981-10-19 | 1983-04-21 | 株式会社日立製作所 | 高周波回路板 |
US4739448A (en) * | 1984-06-25 | 1988-04-19 | Magnavox Government And Industrial Electronics Company | Microwave multiport multilayered integrated circuit chip carrier |
JPS61239649A (ja) * | 1985-04-13 | 1986-10-24 | Fujitsu Ltd | 高速集積回路パツケ−ジ |
JPS6369295A (ja) | 1986-09-10 | 1988-03-29 | 日本電信電話株式会社 | 配線基板 |
US4945399A (en) * | 1986-09-30 | 1990-07-31 | International Business Machines Corporation | Electronic package with integrated distributed decoupling capacitors |
JPH0632385B2 (ja) | 1988-01-30 | 1994-04-27 | 日本電信電話株式会社 | 多層配線基板 |
FI113937B (fi) * | 1989-02-21 | 2004-06-30 | Tatsuta Electric Wire & Gable | Painettu piirilevy ja menetelmä sen valmistamiseksi |
JP3090453B2 (ja) * | 1989-07-10 | 2000-09-18 | 株式会社日立製作所 | 厚膜薄膜積層基板およびそれを用いた電子回路装置 |
JPH05299792A (ja) | 1992-04-23 | 1993-11-12 | Nitto Denko Corp | 高周波用回路基板 |
US5510758A (en) * | 1993-04-07 | 1996-04-23 | Matsushita Electric Industrial Co., Ltd. | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps |
US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
JPH09246729A (ja) | 1996-03-08 | 1997-09-19 | Hitachi Aic Inc | プリント配線板およびその製造方法 |
JP3036629B2 (ja) * | 1996-10-07 | 2000-04-24 | 富士ゼロックス株式会社 | プリント配線基板装置 |
US5708400A (en) * | 1996-10-30 | 1998-01-13 | Hewlett-Packard Company | AC coupled termination of a printed circuit board power plane in its characteristic impedance |
US5898576A (en) * | 1996-11-12 | 1999-04-27 | Bay Networks Inc. | Printed circuit board including a terminated power plane and method of manufacturing the same |
JP2867985B2 (ja) * | 1996-12-20 | 1999-03-10 | 日本電気株式会社 | プリント回路基板 |
US5912809A (en) * | 1997-01-21 | 1999-06-15 | Dell Usa, L.P. | Printed circuit board (PCB) including channeled capacitive plane structure |
JP3055488B2 (ja) | 1997-03-03 | 2000-06-26 | 日本電気株式会社 | 多層プリント基板及びその製造方法 |
JP2877132B2 (ja) * | 1997-03-26 | 1999-03-31 | 日本電気株式会社 | 多層プリント基板とその製造方法 |
JP3926880B2 (ja) * | 1997-03-31 | 2007-06-06 | 富士通株式会社 | 多層プリント板 |
JP3055136B2 (ja) | 1998-03-16 | 2000-06-26 | 日本電気株式会社 | プリント回路基板 |
JP2970660B1 (ja) * | 1998-06-30 | 1999-11-02 | 日本電気株式会社 | プリント基板 |
-
2000
- 2000-05-31 JP JP2000163033A patent/JP3455498B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-08 TW TW090105437A patent/TW486921B/zh not_active IP Right Cessation
- 2001-03-12 US US09/803,024 patent/US6480396B2/en not_active Expired - Fee Related
- 2001-04-24 CN CNB011170824A patent/CN1250055C/zh not_active Expired - Fee Related
-
2002
- 2002-09-26 US US10/254,851 patent/US6678169B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3455498B2 (ja) | 2003-10-14 |
TW486921B (en) | 2002-05-11 |
US20030024732A1 (en) | 2003-02-06 |
JP2001345523A (ja) | 2001-12-14 |
US6678169B2 (en) | 2004-01-13 |
CN1326312A (zh) | 2001-12-12 |
US6480396B2 (en) | 2002-11-12 |
US20010048592A1 (en) | 2001-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1250055C (zh) | 印刷电路板以及使用该电路板的电子设备 | |
CN1284234C (zh) | 包括嵌入有电容器的陶瓷/有机混合衬底的电子组件以及制造方法 | |
CN1264214C (zh) | 具有埋置电容器的电子封装及其制造方法 | |
CN1045865C (zh) | 安装基板 | |
CN1728918A (zh) | 电路化衬底 | |
US20220059476A1 (en) | Capacitor die embedded in package substrate for providing capacitance to surface mounted die | |
CN1470070A (zh) | 包括具有嵌入式电容器的内插器的电子装置及其制作方法 | |
CN1684575A (zh) | 电容器内置基板 | |
CN1662122A (zh) | 具有散热性能的多层电路板及其制作方法 | |
CN1655662A (zh) | 具有轴向平行通孔的印刷电路板 | |
CN1685509A (zh) | 具有背侧面空穴安装电容器的电子封装及其加工方法 | |
CN1977574A (zh) | 多层布线基板及其制造方法,以及使用多层布线基板的半导体装置与电子设备 | |
US7986532B2 (en) | Split thin film capacitor for multiple voltages | |
JP2005223332A (ja) | 多層モジュール | |
KR100847936B1 (ko) | 풀-그리드 소켓을 가능하게 하는 공간을 가진 어레이커패시터 | |
CN1725930A (zh) | 印制电路板 | |
CN101044801A (zh) | 具有降低的电容耦合的电路板组件 | |
CN1462494A (zh) | 具有用于平面栅格阵列连接器的元件的屏蔽载台 | |
CN102668071A (zh) | 半导体装置 | |
CN1317923C (zh) | 一种具内藏电容的基板结构 | |
JP2002009445A (ja) | 電子装置 | |
CN102105018A (zh) | 一种多层电路板 | |
CN2881955Y (zh) | 芯片封装体 | |
KR100601484B1 (ko) | 하이브리드 플립칩 패키지 기판 및 그 제조방법 | |
CN210075682U (zh) | 一种散热型电路板结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060405 Termination date: 20100424 |