JP6335767B2 - 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 - Google Patents

多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 Download PDF

Info

Publication number
JP6335767B2
JP6335767B2 JP2014243604A JP2014243604A JP6335767B2 JP 6335767 B2 JP6335767 B2 JP 6335767B2 JP 2014243604 A JP2014243604 A JP 2014243604A JP 2014243604 A JP2014243604 A JP 2014243604A JP 6335767 B2 JP6335767 B2 JP 6335767B2
Authority
JP
Japan
Prior art keywords
ground
wiring
layer
pair
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014243604A
Other languages
English (en)
Other versions
JP2016111029A (ja
Inventor
圭太郎 山岸
圭太郎 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014243604A priority Critical patent/JP6335767B2/ja
Publication of JP2016111029A publication Critical patent/JP2016111029A/ja
Application granted granted Critical
Publication of JP6335767B2 publication Critical patent/JP6335767B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Description

この発明は、多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置に関する。
複数の導体層を有する多層基板は、半導体デバイスのパッケージ基板やサブストレートとして、あるいは半導体デバイスまたは電気回路部品を実装したプリント回路基板として広く用いられている。また、近年の電子機器は、その高性能化に伴って回路動作が高速化しており、電子機器に搭載される多層基板における配線の動作周波数も上昇している。
多層基板では、配線の動作周波数を上げるため、例えば、1つ以上の導体層をグランドプレーンとし、配線が一定の配線幅でかつ一定の層間厚みでグランドプレーンと対向した構造とし、この配線の特性インピーダンスが所望の値で一定になるように、基板のレイアウト設計がなされている。
一方、電子機器のコストを削減するために、電子機器に搭載される多層基板の導体層を少なくすることが求められている。例えば、上記構造を有する多層基板では、8層以上が一般的であったが、導体層が6層の多層基板の使用も増えており、さらには導体層が4層の多層基板も使用されるようになっている。ただし、多層基板の硬さの維持あるいは規格上の定めから、多層基板の厚み自体は薄くすることができない場合が多い。
配線の特性インピーダンスを一定に保つため、導体層が6層の多層基板では、例えば、基板の表側と裏側に一定の層間厚みで3層ずつそれぞれ配置し、第3層と第4層との間を厚くして、第2層と第5層にグランドプレーンを設けている。また、導体層が4層の多層基板では、基板の表側と裏側に一定の層間厚みで2層ずつそれぞれ配置し、第2層と第3層との間を厚くして、第2層と第3層にグランドプレーンを設けている。
このように構成することで、多層基板の厚みと特性インピーダンスを変えずに導体層の層数を減らすことが可能である。
なお、グランドプレーンと配線との層間厚みが薄くなるにつれて配線の特性インピーダンスが低く抑えられる。配線の特性インピーダンスが低くなると、クロストークノイズも抑制される。
また、信号伝送が高速化するに伴って、クロストーク、グランドバウンス、集積回路における電源電圧変動などといったノイズに対する耐性が低くなる傾向にある。
このため、多層基板においては、グランドプレーンと信号配線または電源配線との層間厚みが薄い方が望ましい。この層間厚みが薄くなるほど配線の特性インピーダンスを一定に保つためには、配線幅を狭くしなければならない。
配線幅の狭い多層基板は製造費用が掛かり、基板自体も高価なものとなる。このため、配線幅の狭い多層基板を使用すると、導体層の層数を削減して抑えた費用が帳消しされてしまう。また、多層基板を用いて差動シリアル信号の伝送を行う場合、配線損失を小さくするため、多層基板の配線幅は広い方が望ましい。
従来、導体層が6層の多層基板では、第1層の信号配線の直下にある第2層のグランドプレーンをくり抜き第3層にグランドプレーンを設けて、信号配線とグランドプレーンとの層間厚みを厚くすることで、配線の特性インピーダンスを所望の値に上げる、あるいは配線幅を広くして配線損失を小さくしていた。
しかしながら、導体層が4層の多層基板には、6層の多層基板における第3層と第4層に相当する導体層がないため、上記の構造を適用することはできない。
また、フレキシブル基板では、柔軟性を確保するため、グランドベタ層をメッシュ構造にしているが、隣接層の信号配線のインピーダンスは、グランドのメッシュとの相対位置によっても大小がある。
このような不具合を解消するため、特許文献1〜3には、信号配線と上下の層間で対向するグランドプレーンに対して、この信号配線と平行な連続したスリットを設けた基板が記載されている。このスリットにより、対グランド容量が減少して配線の特性インピーダンスが上がる。また、配線の特性インピーダンスを上げた分だけ配線幅を広くすることによって、特性インピーダンスを一定に保ちつつ配線損失を低減させることができる。
特開昭61−290794号公報 特開平11−317572号公報 特開2009−38341号公報
特許文献1〜3に記載された技術は、本来ならば連続してあるべきグランドプレーンに対して信号配線に沿った長いスリットを形成するので、スリットを挟んだ両側で交流的な電位差が生じやすい。また、グランドプレーンにスリットが2本以上ある場合は、細長いグランドパターンが形成されて半波長共振を起こしやすい。これらは信号配線の基準電位を不安定にする要因となり、信号伝送を不安定にさせる。
これにより、放射ノイズが増大するか、あるいは、かえって空間ノイズに対する耐性が低下してしまう。
なお、ビルドアップ基板では、層間ビアを設けて別の層にあるグランドプレーンを接続することで、グランドの安定性を確保することが可能である。
しかしながら、基板に層間ビアを設ける場合、その製造費用が掛かるため、基板自体が高価なものになってしまう。貫通ビアでならば層間ビアよりも安価に設けることができるが、貫通ビアでは、異なる層に設けたグランドプレーンを層間で繋ぐことができない。
さらに、フレキシブル基板などの両面基板では、ビアで接続する別層グランド自体がない。
この発明は、上記のような課題を解決するもので、放射ノイズの低減と空間ノイズに対する耐性の向上を実現することができる多層基板、フレキシブル基板、フレキシブル基板部とリジッド基板部とが一体になったリジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置を得ることを目的とする。
この発明に係る多層基板は、全面または部分的なグランドプレーンが形成されたグランド層と、グランドプレーンに対向する配線が形成された配線層と、配線に平行してグランドプレーンに形成されたスリットと、スリットの1または複数の箇所に設けられてスリットの両側のグランド導体を接続するグランド接続部とを備え、グランド接続部が接続した部分の周りのグランド導体を切り欠いたものである
この発明によれば、グランドプレーンにスリットを設けて配線の特性インピーダンスを上げる構造において、スリットの両側のグランド導体を接続することによりグランド導体の電気的特性を本来のベタ形状のグランドプレーンに近付けることで、放射ノイズの低減と空間ノイズに対する耐性の向上を実現することができるという効果がある。
この発明の実施の形態1に係る多層基板を示す平面図である。 図1の多層基板の断面図である。 実施の形態1におけるグランド接続部を示す拡大平面図である。 この発明の実施の形態2に係る多層基板におけるグランド接続部を示す拡大平面図である。
実施の形態1.
図1は、この発明の実施の形態1に係る多層基板を示す平面図であり、表面配線層20とグランド層30の基板レイアウトを重ね書きしたものである。図2は、図1の多層基板の断面図であり、図2(a)は図1のA−A線で多層基板を切った断面図、図2(b)は図1のB−B線で多層基板を切った断面図である。また、図3は、実施の形態1におけるグランド接続部331を示す拡大平面図である。なお、図1および図2において、第3層以降は、記載を省略した。
図1に示す多層基板は、図2(a)に示すように、誘電体層10に設けられた表面配線層20およびグランド層30を含んで構成される。また、ソルダーレジスト40は、表面配線層20上に設けられて回路パターンを保護する。
なお、図1に示す多層基板は、表面配線層20およびグランド層30が表側の2層となっているが、4層以上の基板の最終層(裏側表面層)とその上の層がそれぞれ図1の第2層と第1層になる場合、あるいは表側と裏側の両方で図1の組み合わせとなっている場合もある。さらに、図1の通り、基板が2層の場合もあり、この場合、通常はグランド層30の表面(図1ではグランド層30の下側)も、ソルダーレジストとなる。
図1に示すペア配線21は、一組の差動信号を伝送する一対の配線であり、正相信号配線211および逆相信号配線212から構成される。
また、図1に示す信号バス22は、8ビットの信号バスであり、8本の信号配線221〜228から構成される。
グランド層30には、全面または部分的なグランドプレーンが形成されている。
グランド層30のスリット311〜313は、正相信号配線211および逆相信号配線212のそれぞれに平行してグランドプレーンに形成されたスリットである。
同様に、スリット321〜329は、信号配線221〜228のそれぞれに平行してグランドプレーンに形成されたスリットである。
なお、ペア配線21は、正相信号配線211と逆相信号配線212とが左右対称の形状であると、配線経路の屈曲部を除き、モード変換によるコモンノイズが発生せず、あるいはコモンノイズからモード変換によって差動ノイズを受けない。
そこで、スリット311〜313は、正相信号配線211と逆相信号配線212との間の中央線に沿ってグランド層30および表面配線層20を垂直に分ける面を境とした両側が対称となるように、正相信号配線211および逆相信号配線212のそれぞれに平行してグランドプレーンに形成するとよい。本実施の形態では、スリットが3本である場合を示したが、対称性を維持すれば、スリット311とスリット313の2本、あるいはスリット312のみの1本であっても構わない。
グランド接続部331は、図2(b)に示すように、スリット311〜313,321〜329の途中に設けられてスリット311〜313,321〜329の両側のグランド導体を接続する導体のグランド配線である。
図3はスリット311の1箇所に設けたグランド接続部331を例示するものであり、グランド接続部331がスリット311の両側にあるグランド導体30a,30bを接続している。
なお、グランド配線は、配置される場所によってスリットの幅よりも長くなっており、このスリットに平行する配線をグランド層30に投影した位置と一部が重なっている。
基板レイアウト設計においては、グランドプレーンの抜き領域であるスリットの両側を接続する場合、残っているグランドベタにはみ出してグランド配線を設けることに問題はない。
また、グランド接続部331は、正相信号配線211と逆相信号配線212の間の中央線に沿ってグランド層30および表面配線層20を垂直に分ける面を境とした両側が対称となるように、スリット311〜313に設けて、スリット311〜313のそれぞれの両側のグランド導体を接続させる。このようにすることで、正相信号配線211と逆相信号配線212とが左右対称の形状になり、コモンノイズの影響を低減することができる。
表面配線層20とグランド層30との層間厚みが薄い場合、一般的に、一定の配線幅を有する配線の特性インピーダンスは低くなる。なお、差動信号を伝送する配線の場合は、特性インピーダンスは差動インピーダンスとなる。ここでは、これらを総称してインピーダンスと呼ぶ。
インピーダンスは、インダクタンス成分Lと容量成分Cによる√(L/C)で表すことができるので、配線のインピーダンスを上げるには、グランドとの容量を小さくすればよい。従来では、グランド層において連続的に形成されたグランドプレーンに対し、配線の両側に平行して配線の直下または配線の両側に対応する位置にスリットを設けることで、グランドとの容量を小さくして配線のインピーダンスを上げていた。
また、従来は、多層基板の製造で可能な最小の配線幅よりも広い配線として、インピーダンスを保ちつつ、配線損失を抑制していた。
しかしながら、上記のような構成は、配線での信号伝送が高速化するほど、短い配線で問題となる。例えば、誘電体層10、ソルダーレジスト40およびこのソルダーレジスト40上の空気層からなる構造体における実効比誘電率が“4”である場合、長さ15cmのスリットでは、最も低い半波長共振周波数がわずか500MHzであり、さらに、この奇数倍の周波数でも共振が発生する。
これに対して、本発明に係る多層基板では、スリットの途中にグランド接続部331を設けている。これにより、グランドプレーンにおける広いグランド導体のベア領域とスリットに形成された細長いグランド領域(グランド接続部331)とが、連続したグランドプレーンに近づく。このようにすることで、スリットを挟んだ両側の交流的な電位差あるいは半波長共振の発生が非常に高い周波数に限定され、放射ノイズが低減し空間ノイズに対する耐性が向上する。
また、グランド接続部331を設けることによりグランド導体の電流経路を狭めることになる。これは、差動信号に対する導体損失の割合を差動成分よりコモン成分に対する方を大きくすることで、コモンノイズの減衰割合を差動信号の減衰割合より高める技術にも寄与する。なお、この技術は、例えば参考文献1に開示されている。
参考文献1;山岸圭太郎、石橋拓真、板倉洋、明星慶洋、“差動信号用ペア配線に対するモード選択的導体損失抑制”、第28回 エレクトロニクス実装学会春季講演大会、平成26年3月5日
なお、これまでの説明では、単相信号を伝送する信号配線として8ビットの信号バスを示したが、その本数は、これより多くても少なくても構わない。また、信号配線のピッチは一定でなくてもよい。
グランド接続部331がグランド配線である場合を示したが、基板設計データ上、配線ではなく、塗りつぶし形状であってもよい。
また、グランドプレーンにおけるスリットを、スリット幅またはグランド接続部331の長さに相当する細長い形状の導体を、グランド接続部331の幅分だけ隔てて配置して形成してもよい。
さらに、複数のスリットが並走している場合は、初めに複数のスリットを包含する領域を一括してグランドプレーンに抜き形状を形成し、この後に残すべきグランド導体部分を配線または領域によって設けても構わない。
さらに、グランドプレーンに形成するスリットは、特許文献3に示すようにスリット幅が徐々に変化する形状であってもよい。
実施の形態1は、最上位層に表面配線層20を設けたマイクロストリップライン構造の多層基板を示したが、表面配線層20が最下位層のマイクロストリップライン構造であっても、上記と同様の効果が得られる。
また、これまでマイクロストリップライン構造について説明したが、この構造を用いて構成されるストリップライン構造であってもよい。
さらに、実施の形態1では、導体層を2層のみ示したが、実装の基板層数は、2層であっても、それより多くてもよい。
なお、本発明は、グランドプレーンに形成されたスリットの幅よりも隣り合うスリットの間にあるグランドの幅が狭くなり、スリットに設けたグランド接続部331の配置間隔が短くなると、従来から提案されている、グランドプレーンをメッシュ形状にした構造に近くなる。
しかしながら、この従来の構造は、グランドプレーンにあらかじめ規則的なメッシュを形成するものである。このため、メッシュの開口部に対する信号配線の位置によっては、配線の特性インピーダンスが異なるという弊害がある。
また、一般的な多層基板は、縦方向、横方向および斜め方向の組み合わせによって配線経路が設定される。このため、メッシュの規則性の方向に対する配線の角度によっても、配線の特性インピーダンスが異なる。ペア配線の場合は、さらに、配線全体で非対称となる弊害もある。
このように、グランドプレーンを規則的にメッシュ形状にした構造では、1本の信号配線の中でさえ、場所によって特性インピーダンスが異なるため、本発明のような上記効果を得ることができない。
すなわち、本発明のように信号配線と平行してグランドプレーンにスリットを形成し、かつスリットの両側のグランドを接続するグランド接続部331を設けることによって、スリットを挟んだ両側の交流的な電位差あるいは半波長共振の発生が防止され、放射ノイズが低減し空間ノイズに対する耐性が向上するという特有の効果が得られる。
以上のように、この実施の形態1に係る多層基板は、表面配線層20およびグランド層30を備えて構成される。グランド層30には、全面または部分的なグランドプレーンが形成され、グランドプレーンにはスリット321〜329およびグランド接続部331が形成されている。表面配線層20には、グランドプレーンに対向する信号配線221〜228が形成されている。
スリット321〜329は、信号配線221〜228のそれぞれの両側に平行してグランドプレーンに形成される。グランド接続部331は、スリット321〜329の1または複数の箇所に設けられてスリット321〜329の両側のグランド導体を接続する。
このように、スリット321〜329の両側のグランド導体を接続してグランド導体の電気的特性を本来のベタ形状のグランドプレーンに近付けることにより、スリット321〜329を挟んだ両側の交流的な電位差あるいは半波長共振の発生が防止され、放射ノイズが低減し、空間ノイズに対する耐性が向上する。
また、この実施の形態1によれば、表面配線層20には、グランドプレーンに対向する一対の正相信号配線211および逆相信号配線212からなるペア配線21が形成されている。また、スリット311〜313は、ペア配線21の正相信号配線211と逆相信号配線212との間の中央線に沿ってグランド層30および表面配線層20を垂直に分ける面を境とした両側が対称となるように、正相信号配線211と逆相信号配線212に平行してグランドプレーンに形成される。グランド接続部331は、ペア配線21の正相信号配線211と逆相信号配線212との間の中央線に沿ってグランド層30および表面配線層20を垂直に分ける面を境とした両側が対称となるように、スリット311〜313の1または複数の箇所に設けられてスリット311〜313の両側のグランド導体を接続する。このように構成しても、上記と同様の効果を得ることができる。また、正相信号配線211と逆相信号配線212とが左右対称の形状になることから、コモンノイズの影響を低減することができる。
実施の形態2.
図4は、この発明の実施の形態2に係る多層基板におけるグランド接続部331を示す拡大平面図であり、スリット311に設けたグランド接続部331を例示している。
グランド接続部331は、実施の形態1と同様にスリット311の両側にあるグランド導体30a,30bを接続する。ただし、この実施の形態2では、グランド接続部331が接続した部分の周りのグランド導体を切り欠いている。切り欠き部391〜394は、グランド導体を切り欠いた部分である。
なお、図4では、スリット311の1箇所に設けたグランド接続部331について切り欠き部391〜394を形成した場合を示したが、スリット311の他の箇所に配置したグランド接続部331についても同様に切り欠き部391〜394が形成される。また、スリット311以外のスリット312,313、321〜329に配置したグランド接続部331についても同様に切り欠き部391〜394が形成される。
実施の形態1に係る多層基板において図3に示したグランド接続部331は、信号配線から見て、グランド接続部331が若干の寄生容量を有する。このため、グランド接続部331の距離を半波長とする周波数とその奇数倍の周波数で共振が発生して、これ以上の周波数では信号伝送ができない。また、これより低い周波数であっても、配線長全体で平均的に見た場合、配線の特性インピーダンスに若干の低下が生じる。
そこで、実施の形態2では、グランド接続部331が接続した部分の周りのグランド導体を切り欠くことで、グランド接続部331によって増加した容量を相殺している。
これにより、スリットの両側のグランド導体を接続するグランド接続部331が配置されるピッチに起因した共振現象、これに伴う伝送特性の劣化、放射ノイズの増加、空間ノイズに対する耐性の劣化などを回避する、または和らげることができる。
なお、図4ではグランド接続部331が接続した部分の直近を切り欠いたが、この部分の周りであれば、多少離れた部分を切り欠いてもよい。
また、切り欠き部391,392と切り欠き部393,394は、グランド接続部331が接続する部分を境とした両側のグランド導体を切り欠いたものであるが、本発明は、必ずしも1つのグランド接続部331に対して4箇所に限定されるものではない。
ただし、差動信号を伝送するペア配線21においては、ペア配線21の正相信号配線211と逆相信号配線212との間の中央線に沿ってグランド層30および表面配線層20を垂直に分ける面を境とした両側が対称となるように、グランド接続部331が接続した部分の周りを切り欠く。このように構成することで、正相信号配線211と逆相信号配線212とが左右対称の形状になり、モード変換によるコモンノイズが発生せず、あるいはコモンノイズからモード変換によって差動ノイズを受けない。
また、切り欠き部391〜394が四角形状である場合を示したが、三角、あるいは五角以上の形状であっても、曲線で構成された形状の切り欠きであってもよく、曲線と直線を組み合わせた形状の切り欠きでもよい。
さらに、切り欠きの形状が全てのグランド接続部331で同一でなくてもよい。
以上のように、この実施の形態2によれば、グランド接続部331が接続した部分の周りを切り欠いている。このようにすることで、グランド接続部331により増加した容量が相殺される。これにより、スリットの両側のグランド導体を接続するグランド接続部331が配置されるピッチに起因した共振現象、これに伴う伝送特性の劣化、放射ノイズの増加、空間ノイズに対する耐性の劣化などを防止またはその影響を低減できる。
また、この実施の形態2によれば、ペア配線21の正相信号配線211と逆相信号配線212との間の中央線に沿ってグランド層30および表面配線層20を垂直に分ける面を境とした両側が対称となるように、グランド接続部331が接続した部分の周りを切り欠いている。このように構成することで、上記と同様の効果が得られる。また、正相信号配線211と逆相信号配線212とが左右対称の形状になることから、コモンノイズの影響を低減することができる。
なお、実施の形態1および実施の形態2に示した多層基板は、プリント回路基板として具体化することができる。すなわち、実施の形態1および実施の形態2に示した多層基板の少なくとも1つを用いてプリント回路基板を構成してもよい。
このプリント回路基板には、実施の形態1および実施の形態2に示した多層基板の構造が含まれるので、放射ノイズが低減され、空間ノイズに対する耐性も向上している。
また、実施の形態1および実施の形態2に示した多層基板は、半導体パッケージ基板として具体化することができる。すなわち、実施の形態1および実施の形態2に示した多層基板の少なくとも1つを用いて半導体パッケージ基板を構成してもよい。
この半導体パッケージ基板には、実施の形態1および実施の形態2に示した多層基板の構造が含まれるので、放射ノイズが低減され、空間ノイズに対する耐性も向上している。
さらに、本発明は、半導体パッケージに適用することができる。すなわち、半導体パッケージが上記半導体パッケージ基板を備えることにより、実施の形態1および実施の形態2に示した多層基板の構造が含まれる。これにより、放射ノイズが低減され、空間ノイズに対する耐性も向上する。
さらに、本発明は、半導体デバイスに適用することができる。すなわち、半導体デバイスが、上記半導体パッケージ基板および上記半導体パッケージのうちの少なくとも1つを備えることにより、実施の形態1および実施の形態2に示した多層基板の構造が直接的または間接的に含まれる。これにより、放射ノイズが低減され、空間ノイズに対する耐性も向上する。この半導体デバイスを備えたプリント回路基板も、実施の形態1および実施の形態2に示した多層基板の構造が間接的に含まれるので、同様の効果が得られる。
さらに、本発明は、フレキシブル基板、あるいはフレキシブル基板部とリジッド基板部が一体となったリジッド−フレキシブル基板におけるフレキシブル基板部にも、適用することができる。すなわち、実施の形態1および実施の形態2のうちの少なくとも一方の構成をフレキシブル基板またはフレキシブル基板部に適用することによって、グランド層をメッシュ構造にしなくても、フレキシブル基板の柔軟性を損なわずに、インピーダンス制御、ペア配線の対称性および放射ノイズの抑制を実現できる。
さらに、本発明は、情報処理モジュールに適用することができる。
すなわち、情報処理モジュールが備える情報処理回路を、実施の形態1および実施の形態2に示した多層基板やフレキシブル基板を用いたプリント回路基板および上記半導体デバイスを備えたプリント回路基板の少なくとも1つを用いて構成する。
このように構成することで、実施の形態1および実施の形態2に示した多層基板の構造が直接的または間接的に含まれるので、放射ノイズが低減され、空間ノイズに対する耐性も向上した情報処理が可能となる。
さらに、本発明は、情報処理装置に適用することができる。
すなわち、情報処理装置が備える情報処理回路を、実施の形態1および実施の形態2に示した多層基板を用いたプリント回路基板および上記半導体デバイスを備えたプリント回路基板の少なくとも1つを用いて構成する。
このように構成することで、実施の形態1および実施の形態2に示した多層基板の構造が直接的または間接的に含まれるので、放射ノイズが低減され、空間ノイズに対する耐性も向上した情報処理が可能となる。
なお、上記情報処理モジュールを備える情報処理装置においても、実施の形態1および実施の形態2に示した多層基板の構造が間接的に含まれるので、同様の効果が得られる。
さらに、本発明は、通信モジュールに適用することができる。
すなわち、通信モジュールが備える通信回路を、実施の形態1および実施の形態2に示した多層基板を用いたプリント回路基板および上記半導体デバイスを備えたプリント回路基板の少なくとも1つを用いて構成する。
このように構成することで、実施の形態1および実施の形態2に示した多層基板の構造が直接的または間接的に含まれるので、放射ノイズが低減され、空間ノイズに対する耐性も向上した通信が可能となる。
さらに、本発明は、通信装置に適用することができる。
すなわち、通信装置が備える通信回路を、実施の形態1および実施の形態2に示した多層基板を用いたプリント回路基板および上記半導体デバイスを備えたプリント回路基板の少なくとも1つを用いて構成する。
このように構成することで、実施の形態1および実施の形態2に示した多層基板の構造が直接的または間接的に含まれるので、放射ノイズが低減され、空間ノイズに対する耐性も向上した通信が可能となる。
なお、上記通信モジュールを備える通信装置においても実施の形態1および実施の形態2に示した多層基板の構造が間接的に含まれるので、同様の効果が得られる。
なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
10 誘電体層、20 表面配線層、21 ペア配線、22 信号バス、30 グランド層、40 ソルダーレジスト、211 正相信号配線、212 逆相信号配線、221〜228 信号配線、311〜313,321〜329 スリット、331 グランド接続部、391〜394 切り欠き部。

Claims (16)

  1. 全面または部分的なグランドプレーンが形成されたグランド層と、
    前記グランドプレーンに対向する配線が形成された配線層と、
    前記配線に平行して前記グランドプレーンに形成されたスリットと、
    前記スリットの1または複数の箇所に設けられて前記スリットの両側のグランド導体を接続するグランド接続部とを備え
    前記グランド接続部が接続した部分の周りのグランド導体を切り欠いたことを特徴とする多層基板。
  2. 全面または部分的なグランドプレーンが形成されたグランド層と、
    前記グランドプレーンに対向する一対の配線からなるペア配線が形成された配線層と、
    前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように、前記ペア配線の各配線に平行して前記グランドプレーンに形成されたスリットと、
    前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように前記スリットの1または複数の箇所に設けられて前記スリットの両側のグランド導体を接続するグランド接続部とを備え
    前記グランド接続部が接続した部分の周りのグランド導体を切り欠いたことを特徴とする多層基板。
  3. 前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように、前記グランド接続部が接続した部分の周りのグランド導体を切り欠いたことを特徴とする請求項2記載の多層基板。
  4. 全面または部分的なグランドプレーンが形成されたグランド層と、
    前記グランドプレーンに対向する一対の配線からなるペア配線が形成された配線層と、
    前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように、前記ペア配線の各配線に平行して前記グランドプレーンに形成されたスリットと、
    前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように前記スリットの1または複数の箇所に設けられて前記スリットの両側のグランド導体を接続するグランド接続部とを備え、
    前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように、前記グランド接続部が接続した部分の周りのグランド導体を切り欠いたことを特徴とするフレキシブル基板。
  5. フレキシブル基板部とリジッド基板部が一体に構成されたリジッド−フレキシブル基板であって、
    前記フレキシブル基板部は、
    全面または部分的なグランドプレーンが形成されたグランド層と、
    前記グランドプレーンに対向する一対の配線からなるペア配線が形成された配線層と、
    前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように、前記ペア配線の各配線に平行して前記グランドプレーンに形成されたスリットと、
    前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように前記スリットの1または複数の箇所に設けられて前記スリットの両側のグランド導体を接続するグランド接続部とを備え、
    前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように、前記グランド接続部が接続した部分の周りのグランド導体を切り欠いたことを特徴とするリジッド−フレキシブル基板。
  6. 請求項1から請求項のうちのいずれか1項記載の多層基板で構成されたプリント回路基板。
  7. 請求項1から請求項のうちのいずれか1項記載の多層基板で構成された半導体パッケージ基板。
  8. 請求項記載の半導体パッケージ基板を備えた半導体パッケージ。
  9. 請求項記載の半導体パッケージ基板および請求項記載の半導体パッケージのうちの少なくとも1つを備えた半導体デバイス。
  10. 請求項記載の半導体デバイスを備えたプリント回路基板。
  11. 請求項および請求項10記載のプリント回路基板のうちの少なくとも1つを用いて構成された情報処理回路を備える情報処理モジュール。
  12. 請求項および請求項10記載のプリント回路基板のうちの少なくとも1つを用いて構成された通信回路を備える通信モジュール。
  13. 請求項記載および請求項10記載のプリント回路基板のうちの少なくとも1つを用いて構成された情報処理回路を備える情報処理装置。
  14. 請求項記載および請求項10記載のプリント回路基板のうちの少なくとも1つを用いて構成された通信回路を備える通信装置。
  15. 請求項11記載の情報処理モジュールを備えた情報処理装置。
  16. 請求項12記載の通信モジュールを備えた通信装置。
JP2014243604A 2014-12-02 2014-12-02 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 Active JP6335767B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014243604A JP6335767B2 (ja) 2014-12-02 2014-12-02 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014243604A JP6335767B2 (ja) 2014-12-02 2014-12-02 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置

Publications (2)

Publication Number Publication Date
JP2016111029A JP2016111029A (ja) 2016-06-20
JP6335767B2 true JP6335767B2 (ja) 2018-05-30

Family

ID=56124497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014243604A Active JP6335767B2 (ja) 2014-12-02 2014-12-02 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置

Country Status (1)

Country Link
JP (1) JP6335767B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455498B2 (ja) * 2000-05-31 2003-10-14 株式会社東芝 プリント基板および情報処理装置
JP2006157646A (ja) * 2004-11-30 2006-06-15 Sony Corp 配線基板
JP2007174075A (ja) * 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd 差動伝送路構造および配線基板
JP2014171154A (ja) * 2013-03-05 2014-09-18 Nippon Telegr & Teleph Corp <Ntt> マイクロストリップ線路
JP6063785B2 (ja) * 2013-03-15 2017-01-18 富士通コンポーネント株式会社 回路基板、回路基板の製造方法

Also Published As

Publication number Publication date
JP2016111029A (ja) 2016-06-20

Similar Documents

Publication Publication Date Title
JP4676238B2 (ja) バックプレーンバス用メインボード、および、それを用いたルータシステム、ストレージシステム
US8049118B2 (en) Printed circuit board
US9131602B2 (en) Printed circuit board for mobile platforms
US9326370B2 (en) Printed circuit board
JP5983780B2 (ja) プリント配線基板、電子機器及び配線接続方法
JP4848490B2 (ja) 伝送線路及びこれを有する配線基板並びに半導体装置
US8476533B2 (en) Printed circuit board
JP5124150B2 (ja) 多層プリント配線板
JP6125274B2 (ja) 電子回路および電子機器
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP6611555B2 (ja) プリント回路板及び電子機器
US9041482B2 (en) Attenuation reduction control structure for high-frequency signal transmission lines of flexible circuit board
US8089004B2 (en) Semiconductor device including wiring excellent in impedance matching, and method for designing the same
US20150296609A1 (en) Multi-circuit-layer circuit board
JP4371766B2 (ja) プリント配線板
JP6335767B2 (ja) 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置
JP6187011B2 (ja) プリント回路基板
JP5194722B2 (ja) 配線基板及び半導体装置
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板
CN114205995A (zh) 一种用于传输高速信号的pcb
JP6080729B2 (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
JP2017220505A (ja) プリント基板
JP4820985B2 (ja) 差動並走線路
US11419206B2 (en) Circuit board structure for increasing isolation
JP4964090B2 (ja) 差動信号伝送用配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180501

R150 Certificate of patent or registration of utility model

Ref document number: 6335767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250