JP6335767B2 - 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 - Google Patents
多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 Download PDFInfo
- Publication number
- JP6335767B2 JP6335767B2 JP2014243604A JP2014243604A JP6335767B2 JP 6335767 B2 JP6335767 B2 JP 6335767B2 JP 2014243604 A JP2014243604 A JP 2014243604A JP 2014243604 A JP2014243604 A JP 2014243604A JP 6335767 B2 JP6335767 B2 JP 6335767B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- wiring
- layer
- pair
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 104
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004891 communication Methods 0.000 title claims description 22
- 230000010365 information processing Effects 0.000 title claims description 21
- 239000004020 conductor Substances 0.000 claims description 47
- 239000010410 layer Substances 0.000 description 94
- 230000005855 radiation Effects 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Description
多層基板では、配線の動作周波数を上げるため、例えば、1つ以上の導体層をグランドプレーンとし、配線が一定の配線幅でかつ一定の層間厚みでグランドプレーンと対向した構造とし、この配線の特性インピーダンスが所望の値で一定になるように、基板のレイアウト設計がなされている。
このように構成することで、多層基板の厚みと特性インピーダンスを変えずに導体層の層数を減らすことが可能である。
なお、グランドプレーンと配線との層間厚みが薄くなるにつれて配線の特性インピーダンスが低く抑えられる。配線の特性インピーダンスが低くなると、クロストークノイズも抑制される。
このため、多層基板においては、グランドプレーンと信号配線または電源配線との層間厚みが薄い方が望ましい。この層間厚みが薄くなるほど配線の特性インピーダンスを一定に保つためには、配線幅を狭くしなければならない。
しかしながら、導体層が4層の多層基板には、6層の多層基板における第3層と第4層に相当する導体層がないため、上記の構造を適用することはできない。
また、フレキシブル基板では、柔軟性を確保するため、グランドベタ層をメッシュ構造にしているが、隣接層の信号配線のインピーダンスは、グランドのメッシュとの相対位置によっても大小がある。
これにより、放射ノイズが増大するか、あるいは、かえって空間ノイズに対する耐性が低下してしまう。
しかしながら、基板に層間ビアを設ける場合、その製造費用が掛かるため、基板自体が高価なものになってしまう。貫通ビアでならば層間ビアよりも安価に設けることができるが、貫通ビアでは、異なる層に設けたグランドプレーンを層間で繋ぐことができない。
さらに、フレキシブル基板などの両面基板では、ビアで接続する別層グランド自体がない。
図1は、この発明の実施の形態1に係る多層基板を示す平面図であり、表面配線層20とグランド層30の基板レイアウトを重ね書きしたものである。図2は、図1の多層基板の断面図であり、図2(a)は図1のA−A線で多層基板を切った断面図、図2(b)は図1のB−B線で多層基板を切った断面図である。また、図3は、実施の形態1におけるグランド接続部331を示す拡大平面図である。なお、図1および図2において、第3層以降は、記載を省略した。
なお、図1に示す多層基板は、表面配線層20およびグランド層30が表側の2層となっているが、4層以上の基板の最終層(裏側表面層)とその上の層がそれぞれ図1の第2層と第1層になる場合、あるいは表側と裏側の両方で図1の組み合わせとなっている場合もある。さらに、図1の通り、基板が2層の場合もあり、この場合、通常はグランド層30の表面(図1ではグランド層30の下側)も、ソルダーレジストとなる。
また、図1に示す信号バス22は、8ビットの信号バスであり、8本の信号配線221〜228から構成される。
グランド層30のスリット311〜313は、正相信号配線211および逆相信号配線212のそれぞれに平行してグランドプレーンに形成されたスリットである。
同様に、スリット321〜329は、信号配線221〜228のそれぞれに平行してグランドプレーンに形成されたスリットである。
そこで、スリット311〜313は、正相信号配線211と逆相信号配線212との間の中央線に沿ってグランド層30および表面配線層20を垂直に分ける面を境とした両側が対称となるように、正相信号配線211および逆相信号配線212のそれぞれに平行してグランドプレーンに形成するとよい。本実施の形態では、スリットが3本である場合を示したが、対称性を維持すれば、スリット311とスリット313の2本、あるいはスリット312のみの1本であっても構わない。
図3はスリット311の1箇所に設けたグランド接続部331を例示するものであり、グランド接続部331がスリット311の両側にあるグランド導体30a,30bを接続している。
基板レイアウト設計においては、グランドプレーンの抜き領域であるスリットの両側を接続する場合、残っているグランドベタにはみ出してグランド配線を設けることに問題はない。
また、従来は、多層基板の製造で可能な最小の配線幅よりも広い配線として、インピーダンスを保ちつつ、配線損失を抑制していた。
参考文献1;山岸圭太郎、石橋拓真、板倉洋、明星慶洋、“差動信号用ペア配線に対するモード選択的導体損失抑制”、第28回 エレクトロニクス実装学会春季講演大会、平成26年3月5日
また、グランドプレーンにおけるスリットを、スリット幅またはグランド接続部331の長さに相当する細長い形状の導体を、グランド接続部331の幅分だけ隔てて配置して形成してもよい。
さらに、グランドプレーンに形成するスリットは、特許文献3に示すようにスリット幅が徐々に変化する形状であってもよい。
また、これまでマイクロストリップライン構造について説明したが、この構造を用いて構成されるストリップライン構造であってもよい。
さらに、実施の形態1では、導体層を2層のみ示したが、実装の基板層数は、2層であっても、それより多くてもよい。
また、一般的な多層基板は、縦方向、横方向および斜め方向の組み合わせによって配線経路が設定される。このため、メッシュの規則性の方向に対する配線の角度によっても、配線の特性インピーダンスが異なる。ペア配線の場合は、さらに、配線全体で非対称となる弊害もある。
すなわち、本発明のように信号配線と平行してグランドプレーンにスリットを形成し、かつスリットの両側のグランドを接続するグランド接続部331を設けることによって、スリットを挟んだ両側の交流的な電位差あるいは半波長共振の発生が防止され、放射ノイズが低減し空間ノイズに対する耐性が向上するという特有の効果が得られる。
スリット321〜329は、信号配線221〜228のそれぞれの両側に平行してグランドプレーンに形成される。グランド接続部331は、スリット321〜329の1または複数の箇所に設けられてスリット321〜329の両側のグランド導体を接続する。
このように、スリット321〜329の両側のグランド導体を接続してグランド導体の電気的特性を本来のベタ形状のグランドプレーンに近付けることにより、スリット321〜329を挟んだ両側の交流的な電位差あるいは半波長共振の発生が防止され、放射ノイズが低減し、空間ノイズに対する耐性が向上する。
図4は、この発明の実施の形態2に係る多層基板におけるグランド接続部331を示す拡大平面図であり、スリット311に設けたグランド接続部331を例示している。
グランド接続部331は、実施の形態1と同様にスリット311の両側にあるグランド導体30a,30bを接続する。ただし、この実施の形態2では、グランド接続部331が接続した部分の周りのグランド導体を切り欠いている。切り欠き部391〜394は、グランド導体を切り欠いた部分である。
これにより、スリットの両側のグランド導体を接続するグランド接続部331が配置されるピッチに起因した共振現象、これに伴う伝送特性の劣化、放射ノイズの増加、空間ノイズに対する耐性の劣化などを回避する、または和らげることができる。
また、切り欠き部391,392と切り欠き部393,394は、グランド接続部331が接続する部分を境とした両側のグランド導体を切り欠いたものであるが、本発明は、必ずしも1つのグランド接続部331に対して4箇所に限定されるものではない。
さらに、切り欠きの形状が全てのグランド接続部331で同一でなくてもよい。
このプリント回路基板には、実施の形態1および実施の形態2に示した多層基板の構造が含まれるので、放射ノイズが低減され、空間ノイズに対する耐性も向上している。
この半導体パッケージ基板には、実施の形態1および実施の形態2に示した多層基板の構造が含まれるので、放射ノイズが低減され、空間ノイズに対する耐性も向上している。
すなわち、情報処理モジュールが備える情報処理回路を、実施の形態1および実施の形態2に示した多層基板やフレキシブル基板を用いたプリント回路基板および上記半導体デバイスを備えたプリント回路基板の少なくとも1つを用いて構成する。
このように構成することで、実施の形態1および実施の形態2に示した多層基板の構造が直接的または間接的に含まれるので、放射ノイズが低減され、空間ノイズに対する耐性も向上した情報処理が可能となる。
すなわち、情報処理装置が備える情報処理回路を、実施の形態1および実施の形態2に示した多層基板を用いたプリント回路基板および上記半導体デバイスを備えたプリント回路基板の少なくとも1つを用いて構成する。
このように構成することで、実施の形態1および実施の形態2に示した多層基板の構造が直接的または間接的に含まれるので、放射ノイズが低減され、空間ノイズに対する耐性も向上した情報処理が可能となる。
なお、上記情報処理モジュールを備える情報処理装置においても、実施の形態1および実施の形態2に示した多層基板の構造が間接的に含まれるので、同様の効果が得られる。
すなわち、通信モジュールが備える通信回路を、実施の形態1および実施の形態2に示した多層基板を用いたプリント回路基板および上記半導体デバイスを備えたプリント回路基板の少なくとも1つを用いて構成する。
このように構成することで、実施の形態1および実施の形態2に示した多層基板の構造が直接的または間接的に含まれるので、放射ノイズが低減され、空間ノイズに対する耐性も向上した通信が可能となる。
すなわち、通信装置が備える通信回路を、実施の形態1および実施の形態2に示した多層基板を用いたプリント回路基板および上記半導体デバイスを備えたプリント回路基板の少なくとも1つを用いて構成する。
このように構成することで、実施の形態1および実施の形態2に示した多層基板の構造が直接的または間接的に含まれるので、放射ノイズが低減され、空間ノイズに対する耐性も向上した通信が可能となる。
なお、上記通信モジュールを備える通信装置においても実施の形態1および実施の形態2に示した多層基板の構造が間接的に含まれるので、同様の効果が得られる。
Claims (16)
- 全面または部分的なグランドプレーンが形成されたグランド層と、
前記グランドプレーンに対向する配線が形成された配線層と、
前記配線に平行して前記グランドプレーンに形成されたスリットと、
前記スリットの1または複数の箇所に設けられて前記スリットの両側のグランド導体を接続するグランド接続部とを備え、
前記グランド接続部が接続した部分の周りのグランド導体を切り欠いたことを特徴とする多層基板。 - 全面または部分的なグランドプレーンが形成されたグランド層と、
前記グランドプレーンに対向する一対の配線からなるペア配線が形成された配線層と、
前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように、前記ペア配線の各配線に平行して前記グランドプレーンに形成されたスリットと、
前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように前記スリットの1または複数の箇所に設けられて前記スリットの両側のグランド導体を接続するグランド接続部とを備え、
前記グランド接続部が接続した部分の周りのグランド導体を切り欠いたことを特徴とする多層基板。 - 前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように、前記グランド接続部が接続した部分の周りのグランド導体を切り欠いたことを特徴とする請求項2記載の多層基板。
- 全面または部分的なグランドプレーンが形成されたグランド層と、
前記グランドプレーンに対向する一対の配線からなるペア配線が形成された配線層と、
前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように、前記ペア配線の各配線に平行して前記グランドプレーンに形成されたスリットと、
前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように前記スリットの1または複数の箇所に設けられて前記スリットの両側のグランド導体を接続するグランド接続部とを備え、
前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように、前記グランド接続部が接続した部分の周りのグランド導体を切り欠いたことを特徴とするフレキシブル基板。 - フレキシブル基板部とリジッド基板部が一体に構成されたリジッド−フレキシブル基板であって、
前記フレキシブル基板部は、
全面または部分的なグランドプレーンが形成されたグランド層と、
前記グランドプレーンに対向する一対の配線からなるペア配線が形成された配線層と、
前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように、前記ペア配線の各配線に平行して前記グランドプレーンに形成されたスリットと、
前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように前記スリットの1または複数の箇所に設けられて前記スリットの両側のグランド導体を接続するグランド接続部とを備え、
前記ペア配線の配線間の中央線に沿って前記グランド層および前記配線層を垂直に分ける面を境とした両側が対称となるように、前記グランド接続部が接続した部分の周りのグランド導体を切り欠いたことを特徴とするリジッド−フレキシブル基板。 - 請求項1から請求項3のうちのいずれか1項記載の多層基板で構成されたプリント回路基板。
- 請求項1から請求項3のうちのいずれか1項記載の多層基板で構成された半導体パッケージ基板。
- 請求項7記載の半導体パッケージ基板を備えた半導体パッケージ。
- 請求項7記載の半導体パッケージ基板および請求項8記載の半導体パッケージのうちの少なくとも1つを備えた半導体デバイス。
- 請求項9記載の半導体デバイスを備えたプリント回路基板。
- 請求項6および請求項10記載のプリント回路基板のうちの少なくとも1つを用いて構成された情報処理回路を備える情報処理モジュール。
- 請求項6および請求項10記載のプリント回路基板のうちの少なくとも1つを用いて構成された通信回路を備える通信モジュール。
- 請求項6記載および請求項10記載のプリント回路基板のうちの少なくとも1つを用いて構成された情報処理回路を備える情報処理装置。
- 請求項6記載および請求項10記載のプリント回路基板のうちの少なくとも1つを用いて構成された通信回路を備える通信装置。
- 請求項11記載の情報処理モジュールを備えた情報処理装置。
- 請求項12記載の通信モジュールを備えた通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014243604A JP6335767B2 (ja) | 2014-12-02 | 2014-12-02 | 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014243604A JP6335767B2 (ja) | 2014-12-02 | 2014-12-02 | 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016111029A JP2016111029A (ja) | 2016-06-20 |
JP6335767B2 true JP6335767B2 (ja) | 2018-05-30 |
Family
ID=56124497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014243604A Active JP6335767B2 (ja) | 2014-12-02 | 2014-12-02 | 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6335767B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3455498B2 (ja) * | 2000-05-31 | 2003-10-14 | 株式会社東芝 | プリント基板および情報処理装置 |
JP2006157646A (ja) * | 2004-11-30 | 2006-06-15 | Sony Corp | 配線基板 |
JP2007174075A (ja) * | 2005-12-20 | 2007-07-05 | Shinko Electric Ind Co Ltd | 差動伝送路構造および配線基板 |
JP2014171154A (ja) * | 2013-03-05 | 2014-09-18 | Nippon Telegr & Teleph Corp <Ntt> | マイクロストリップ線路 |
JP6063785B2 (ja) * | 2013-03-15 | 2017-01-18 | 富士通コンポーネント株式会社 | 回路基板、回路基板の製造方法 |
-
2014
- 2014-12-02 JP JP2014243604A patent/JP6335767B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016111029A (ja) | 2016-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7505285B2 (en) | Main board for backplane buses | |
US8049118B2 (en) | Printed circuit board | |
US9131602B2 (en) | Printed circuit board for mobile platforms | |
US9326370B2 (en) | Printed circuit board | |
US9907156B1 (en) | Cross-talk reduction for high speed signaling at ball grid array region and connector region | |
JP5983780B2 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
JP4848490B2 (ja) | 伝送線路及びこれを有する配線基板並びに半導体装置 | |
US8476533B2 (en) | Printed circuit board | |
JP6125274B2 (ja) | 電子回路および電子機器 | |
JP5124150B2 (ja) | 多層プリント配線板 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP6611555B2 (ja) | プリント回路板及び電子機器 | |
US9041482B2 (en) | Attenuation reduction control structure for high-frequency signal transmission lines of flexible circuit board | |
US8089004B2 (en) | Semiconductor device including wiring excellent in impedance matching, and method for designing the same | |
US20150296609A1 (en) | Multi-circuit-layer circuit board | |
JP4371766B2 (ja) | プリント配線板 | |
JP6335767B2 (ja) | 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 | |
JP6187011B2 (ja) | プリント回路基板 | |
JP5194722B2 (ja) | 配線基板及び半導体装置 | |
JP6733911B2 (ja) | プリント配線基板、電子部品付きプリント配線基板 | |
CN114205995A (zh) | 一种用于传输高速信号的pcb | |
JP6080729B2 (ja) | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 | |
JP2017220505A (ja) | プリント基板 | |
JP4964090B2 (ja) | 差動信号伝送用配線基板 | |
JP4820985B2 (ja) | 差動並走線路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180501 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6335767 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |