JP5124150B2

JP5124150B2 - 多層プリント配線板

Info

Publication number: JP5124150B2
Application number: JP2007043173A
Authority: JP
Inventors: 陽信倉重
Original assignee: Buffalo Inc
Current assignee: Buffalo Inc
Priority date: 2007-02-22
Filing date: 2007-02-23
Publication date: 2013-01-23
Anticipated expiration: 2027-02-23
Also published as: CN101647326A; CN101647326B; JP2008235293A

Description

本発明は、多層プリント配線板に関するものであり、特に、多層プリント配線板に実装される電子部品の電源ノイズを抑制する技術に関するものである。

今日、コンピュータを用いた電子機器が普及し、そのような電子機器においては、各種基板が使用される。各種基板としては、例えば、ＣＰＵ基板、メモリ基板、メモリ・コントロール基板、周辺装置用のコントロール基板、周辺装置用のインターフェース基板、無線通信用の基板、メモリ増設用のメモリ・モジュール基板などがある。

電子機器には高性能化および小型軽量化の要望があるため、各種基板にも同様な要望が課される。その要望を満たすためにプリント配線板が提案された。このプリント配線板によれば、配線が、ワイヤではなく、精細な印刷および／またはエッチングによるパターン形成によって行われるため、配線の高密度化が容易となる。また、さらなる高密度化のために、積層プリント配線板も提案された。

いずれにしても、基板は、それに電子部品が実装された状態で使用される。その使用状態においては、電子部品の電源ノイズが発生する可能性があり、その電源ノイズは、電子部品の動作を不安定にする要因となる。そのため、電源ノイズを抑制するために、基板に対して何らかの対策を講ずることが既に行われている。

典型的には、電源ノイズを抑制するために、基板に、電子部品と共に、個別部品としてのコンデンサが装着される。基板の小型化という要望に対応するために、小型のコンデンサとしてチップ状のコンデンサが使用されている。

しかしながら、個別部品としてのコンデンサを基板に追加することは、製品全体としてのコストアップにつながるし、基板上の限られた実装可能面積がコンデンサによって消費されてしまい、肝心の電子部品が実装され得る数が制限されてしまう。

これに対し、特許文献１は、多層プリント配線板の寄生キャパシタンスを利用して擬似コンデンサを構成し、その擬似コンデンサを利用して電源ノイズを抑制する技術を開示している。
特開平７−１４２８７１号公報

しかしながら、特許文献１に開示された技術を採用する場合には、多層プリント配線板内に擬似コンデンサを構築するために、その多層プリント配線板内の複数の導体層のうちの少なくとも一つが、擬似コンデンサの平面電極を形成するための専用の導体層として使用される。そのため、この技術を採用する場合には、多層プリント配線板内の導体層を電子部品の配線に効率よく利用することが阻害される。

このような事情を背景として、本発明は、多層プリント配線板内の導体層の利用効率をできる限り犠牲にすることなく、多層プリント配線板の寄生キャパシタンスを利用して擬似コンデンサを構成し、その擬似コンデンサを利用して電源ノイズを抑制することを課題としてなされたものである。

本発明によれば、主な電源プレーンまたはグランド・プレーンである主電源／グランド・プレーンがそれぞれ形成された複数の電源／グランド層と、信号線がそれぞれ形成された複数の信号層とが互いに絶縁層を隔てて積層されて成る多層プリント配線板であって、
前記複数の電源／グランド層のうちの少なくとも１つが少なくとも１つの対象電源／グランド層として選択され、
前記少なくとも１つの対象電源／グランド層が１つの対象電源／グランド層である場合には、前記複数の信号層のうち、その１つの対象電源／グランド層の両側にそれぞれ前記絶縁層を隔てて対向する２つの信号層が、両側信号層として選択され、一方、前記少なくとも１つの対象電源／グランド層が複数の対象電源／グランド層である場合には、各対象電源／グランド層ごとに、前記複数の信号層のうち、各対象電源／グランド層の両側にそれぞれ前記絶縁層を隔てて対向する２つの信号層が、両側信号層として選択され、
その選択された両側信号層に属する２つの信号層である対象信号層の各々は、前記信号線が形成された信号線領域と、前記信号線が形成されていない空き領域とを有し、
その空き領域には、前記対象電源／グランド層に形成された主電源／グランド・プレーンに対向する姿勢で、補助的な電源プレーンまたはグランド・プレーンである補助電源／グランド・プレーンが形成され、
それにより、その補助電源／グランド・プレーンと、前記対象電源／グランド層に形成された主電源／グランド・プレーンとが、互いに共同して、平面的な擬似コンデンサとして機能し、
その平面的な擬似コンデンサは、前記少なくとも１つの対象電源／グランド層が１つの対象電源／グランド層である場合には、その１つの対象電源／グランド層の両側に配置され、一方、前記少なくとも１つの対象電源／グランド層が複数の対象電源／グランド層である場合には、各対象電源／グランド層ごとに、各対象電源／グランド層の両側に配置される多層プリント配線板が提供される。

この多層プリント配線板によれば、同じ導体層が、信号線の形成と擬似コンデンサの平面電極の形成とに共用される。

本発明によれば、複数の態様が提供される。以下、それら態様の一部を例示的に列挙するが、各態様は、項に区分し、各項には番号を付し、必要に応じて他の項の番号を引用する形式で記載する。

（１）主な電源プレーンまたはグランド・プレーンである主電源／グランド・プレーンがそれぞれ形成された複数の電源／グランド層と、信号線がそれぞれ形成された複数の信号層とが互いに絶縁層を隔てて積層されて成る多層プリント配線板であって、
前記複数の電源／グランド層のうちの少なくとも１つが少なくとも１つの対象電源／グランド層として選択され、
前記複数の信号層のうち各対象電源／グランド層に１つの絶縁層を隔てて対向する少なくとも１つの信号層が、少なくとも１つの対象信号層として選択され、
各対象信号層は、前記信号線が形成された信号線領域と、前記信号線が形成されていない空き領域とを有し、
その空き領域には、前記対象電源／グランド層に形成された主電源／グランド・プレーンに対向する姿勢で、補助的な電源プレーンまたはグランド・プレーンである補助電源／グランド・プレーンが形成され、
それにより、その補助電源／グランド・プレーンと、前記対象電源／グランド層に形成された主電源／グランド・プレーンとが、互いに共同して、平面的な擬似コンデンサとして機能する多層プリント配線板。

この多層プリント配線板においては、信号層のうち、信号線が形成されない領域すなわち空き領域が、擬似コンデンサの平面電極を形成するために利用される。したがって、この多層プリント配線板によれば、同じ導体層が、信号線の形成と擬似コンデンサの平面電極の形成とに共用され、その結果、擬似コンデンサの平面電極を形成するための専用の導体層を多層プリント配線板に形成せずに済む。

よって、この多層プリント配線板によれば、当該多層プリント配線板内の導体層の利用効率をできる限り犠牲にすることなく、多層プリント配線板の寄生キャパシタンスを利用して擬似コンデンサを構成し、その擬似コンデンサを利用して電源ノイズを抑制することが容易となる。

さらに、この多層プリント配線板によれば、電源／グランド層と、その電源／グランド層に１つの絶縁層を隔てて対向する信号層との間に擬似コンデンサが構成される。

一方、擬似コンデンサの電極間距離、すなわち、電源／グランド層と信号層との間隔が狭いほど、その擬似コンデンサの静電容量が大きい。また、擬似コンデンサの静電容量が大きいほど、その擬似コンデンサが電源ノイズを抑制する能力が高い。

したがって、この多層プリント配線板によれば、電源／グランド層と、その電源／グランド層に２つ以上の絶縁層を隔てて対向する信号層との間に擬似コンデンサが構成される場合より、擬似コンデンサの静電容量を増加させてその擬似コンデンサによる電源ノイズ抑制能力を向上させることが容易となる。

さらにまた、この多層プリント配線板によれば、主電源／グランド・プレーンが、擬似コンデンサの第１の平面電極として利用される。一方、主電源／グランド・プレーンは、一般に、信号層の空き領域（信号線が形成されない領域であって、補助電源／グランド・プレーンが形成される領域）より広い面積を有するように電源／グランド層に形成される。したがって、その空き領域（補助電源／グランド・プレーン）は、信号層上における位置の如何を問わず、主電源／グランド・プレーンに正対する。

よって、この多層プリント配線板によれば、主電源／グランド・プレーンに正対する空き領域に擬似コンデンサの第２の平面電極が形成されるため、その平面電極は、それの位置の如何を問わず、上記第１の平面電極に正対する。

したがって、この多層プリント配線板によれば、電源／グランド層と信号層との間に擬似コンデンサを構成するという目的を果たすために、その信号層上に空き領域を位置決めする際の自由度が犠牲にならずに済む。

（２）前記少なくとも１つの対象信号層は、各対象電源／グランド層の両側にそれぞれ位置する両側信号層を含み、
それら両側信号層のいずれにも、前記補助電源／グランド・プレーンが形成され、
それにより、各対象電源／グランド層の両側に前記平面的な擬似コンデンサが構成された（１）項に記載の多層プリント配線板。

この多層プリント配線板によれば、電源層とグランド層とのうちの少なくとも一方につき、各層の両側にそれぞれ平面的な擬似コンデンサが構成される。したがって、この多層プリント配線板によれば、総合的な擬似コンデンサの静電容量を増加させることが容易となる。一方、多層プリント配線板に装着されるコンデンサの静電容量が大きいほど、そのコンデンサは電源ノイズを高い能力で抑制し得る。

よって、この多層プリント配線板によれば、擬似コンデンサが電源ノイズを抑制する能力を向上させることが容易となる。

さらに、この多層プリント配線板によれば、一つの電源／グランド層に形成される主電源／グランド・プレーンが、その電源／グランド層の両側にそれぞれ形成される２つの擬似コンデンサの平面電極として共用される。

しかも、その主電源／グランド・プレーンは、一般に、前述のように、信号層の空き領域より広い面積を有するように電源／グランド層に形成される。したがって、電源／グランド層の両側にそれぞれ位置する２つの信号層上の空き領域は、各信号層上における位置の如何を問わず、主電源／グランド・プレーンに正対する。

よって、この多層プリント配線板によれば、一つの電源／グランド層の両側にそれぞれ擬似コンデンサを構成するために、その電源／グランド層の両側にそれぞれ位置する各信号層上の空き領域の位置を、電源／グランド層に対して自由に決定することができるとともに、一方の信号層上の空き領域の位置を、他方の信号層上の空き領域の位置に対して自由に決定することもできる。

したがって、この多層プリント配線板によれば、電源／グランド層の両側にそれぞれ擬似コンデンサを構成するという目的を果たすために、各信号層上に空き領域を位置決めする際の自由度が犠牲にならずに済む。

（３）前記複数の電源／グランド層は、前記主電源プレーンが形成された電源層と、前記主グランド・プレーンが形成されたグランド層とを含み、
前記少なくとも１つの対象信号層は、前記電源層を隔てて互いに対向する２つの第１信号層と、前記グランド層を隔てて互いに対向する２つの第２信号層とを含み、
前記２つの第１信号層のいずれにも、前記補助グランド・プレーンが形成され、
前記２つの第２信号層のいずれにも、前記補助電源プレーンが形成され、
それにより、前記電源層の両側にも前記グランド層の両側にも、前記平面的な擬似コンデンサが構成された（１）項に記載の多層プリント配線板。

この多層プリント配線板によれば、電源層の両側にもグランド層の両側にも、平面的な擬似コンデンサが構成される。よって、この多層プリント配線板によれば、擬似コンデンサが電源ノイズを抑制する能力を向上させることが一層容易となる。

（４）前記少なくとも１つの対象信号層は、前記複数の信号層のうち当該多層プリント配線板において露出する露出信号層を含み、
その露出信号層のうちの前記信号線領域は、電子部品を当該多層プリント配線板に実装するために使用され、
前記補助電源／グランド・プレーンは、前記電子部品が前記露出信号層のうちの前記信号線領域に実装されると電力供給線を介して前記電子部品の電源端子またはグランド端子に電気的に接続され得る状態で、同じ露出信号層または別の信号層のうちの前記空き領域に形成され、
それにより、前記電子部品が当該多層プリント配線板に実装されると、その実装された電子部品の近傍位置に、その電子部品の電源端子およびグランド端子に対して並列に接続された状態で前記平面的な擬似コンデンサが構成される（１）ないし（３）項のいずれかに記載の多層プリント配線板。

この多層プリント配線板によれば、電子部品が当該多層プリント配線板に実装されると、その実装された電子部品の近傍位置に、その電子部品の電源端子およびグランド端子に対して並列に接続された状態で平面的な擬似コンデンサが構成される。

したがって、この多層プリント配線板によれば、その擬似コンデンサが、電子部品にとってのデカップリング・コンデンサとして良好に作用し、その結果、電源ノイズが良好に抑制される。

以下、本発明のさらに具体的な実施の形態のうちの一つを図面に基づいて詳細に説明する。

図１には、本発明の一実施形態に従う多層プリント配線板１０を用いたメモリモジュール１２が正面図で示されている。

このメモリモジュール１２は、多層プリント回路板の一例であり、多層プリント配線板１０に電子部品としての複数のＤＲＡＭ１４が表面実装または挿入実装されることによって構成されている。

メモリモジュール１２は、それの片面のみに少なくとも１つのＤＲＡＭ１４を実装することによって構成したり、両面にそれぞれ少なくとも１つのＤＲＡＭ１４を実装することによって構成することが可能である。いずれにしても、メモリモジュール１２には、少なくとも片面に少なくとも１つのＤＲＡＭ１４が実装されることになる。

ＤＲＡＭ１４は、メモリＩＣの一例であり、また、メモリＩＣは、電子部品の一例である。ＤＲＡＭ１４は、よく知られているように、複数本の端子を有し、それら端子において多層プリント配線板１０に電気的に接続される。それら端子は、図４に示すように、電源端子（Ｖｃｃ端子：＋１．８Ｖ〜＋２．５Ｖ）１８と、グランド端子（ＧＮＤ端子）２０とを有している。

図１に示すように、メモリモジュール１２には、それの片面において、複数のＤＲＡＭ１４が実装され、さらに、他の電子部品としてのバッファ（またはドライバもしくはデコーダ）２２、ＰＬＬ（Phase-Locked Loop)２３およびＳＰＤ（Serial Presence Detect）２４も一緒に実装されている。

メモリモジュール１２には、さらに、それの一エッジの両面において、接栓端子列２８が配置されている。このメモリモジュール１２は、その接栓端子列２８において、スロット（図示しない）に挿入されて装着される。このメモリモジュール１２は、その装着状態において、そのスロットに電気的に接続されたコンピュータ（図示しない）によって制御される。

図２には、多層プリント配線板１０の層構成が断面図で概念的に示されている。

この多層プリント配線板１０は、信号層、電源層およびグランド層を、絶縁層から文言上区別するために「導体層」と総称すれば、６層の導体層を有する積層構造を有していると言える。

それら６層の導体層は、介在する５層の絶縁層と共に、図２において上から下に向かって、第１層（信号層）３０、絶縁層３２、第２層（グランド層）３４、絶縁層３６、第３層（信号層）３８、絶縁層４０、第４層（信号層）４２、絶縁層４４、第５層（電源層）４６、絶縁層４８および第６層（信号層）５０の順に並んでいる。

第２層（グランド層）３４は、専用のグランド層であり、図３に示すように、グランド・プレーン７０が、第２層（グランド層）３４を実質的に全体的に埋めるベタパターンとして形成されている。同様に、第５層（電源層）４６も、専用の電源層であり、電源プレーン７２が、第５層（電源層）４６を実質的に全体的に埋めるベタパターンとして形成されている。

したがって、本実施形態においては、グランド・プレーン７０が、前述の「主グランド・プレーン」の一例であり、また、電源プレーン７２が、前述の「主電源プレーン」の一例なのである。

図２には、説明の便宜上、各導体層３０，３４，３８，４２，４６，５０が、絶縁層３２，３６，４４，４８と同じ厚さを有するように示されているが、実際には、各導体層３０，３４，３８，４２，４６，５０は、絶縁層３２，３６，４４，４８より小さい厚さを有する。また、絶縁層３２，３６，４０，４４，４８の厚さは、互いに一致するのではなく、中央の絶縁層４０が最大厚さを有する。

各層３０，３２，３４，３６，３８，４０，４２，４４，４６，４８，５０の厚さ寸法を例示すれば、各導体層３０，３４，３８，４２，４６，５０の厚さは３５μｍ、中央の絶縁層４０の厚さｄ_２は０．６２ｍｍ、各絶縁層３２，４８の厚さｄ_１は０．１０ｍｍ、各絶縁層３６，４４の厚さｄ_１は０．１２ｍｍである。

各導体層３０，３４，３８，４２，４６，５０は、隣接する絶縁層３２，３６，４０，４４，４８上に銅箔がパターン形成されることによって構成されている。これに対し、各絶縁層３２，３６，４０，４４，４８は、ガラスエポキシによって構成されており、４．０〜５．０（例えば、４．２〜４．７）の範囲内の比誘電率εを有する。

各信号層３０，３８，４２，５０は、信号線が形成された少なくとも１つの信号線領域６０と、信号線が形成されていない複数の空き領域６２とを有する。

図２に示すように、本実施形態においては、第１層（信号層）３０が、４層の信号層３０，３８，４２，５０のうち、多層プリント配線板１０の上面に露出した露出信号層であり、また、第６層（信号層）５０が、多層プリント配線板１０の下面に露出した露出信号層である。

図１には、一方の露出信号層である第１層（信号層）３０につき、複数の空き領域６２が、斜線ハッチングで示されている。他方の露出信号層である第６層（信号層）５０にも、同様にして複数の空き領域６２が形成されている。各信号層３０，３８，４２，５０につき、それの全体面積に占める空き領域６２の総面積は、約１１％〜約４１％（約２６±１５％）である。

本実施形態においては、露出信号層である第１層（信号層）３０の空き領域６２に、銅箔製の平面状の導体パターン（補助的な導体パターン）が形成されている。各信号層３０，３８，４２，５０においては、信号線領域６０と空き領域６２とが一緒に形成される。

図２に示すように、第１層（信号層）３０は、それの下面において、１つの絶縁層３２を隔てて、第２層（グランド層）３４に対向している。図３に示すように、第１層（信号層）３０の空き領域６２には、第２層（グランド層）３４のグランド・プレーン７０と共同して平面的な擬似コンデンサ（図３におけるコンデンサＮｏ．１）を構成するために、電源プレーン８０が、上述の平面状の導体パターン（補助的な導体パターン）として形成されている。

その電源プレーン８０は、前記電源プレーン７２より面積が小さく、しかも、専用の電源層にではなく、第１層３０という信号層に、信号線と共存する状態で形成されている。よって、この電源プレーン８０は、前述の「補助電源プレーン」の一例を構成する。

各信号層３０，３８，４２，５０につき、補助的な導体パターン（電源プレーンまたはグランド・プレーン）は空き領域６２の全体にわたり形成されるため、各信号層３０，３８，４２，５０につき、それの全体面積に占める補助的な導体パターンの総面積は、空き領域６２の面積の場合と同様に、約１１％〜約４１％（約２６±１５％）である。

図３に示すように、他の信号層３８，４２，５０にも、信号層３０と同様にして、補助的な導体パターン（電源プレーンまたはグランド・プレーン）が形成されている。以下、このことを具体的に説明する。

第３層（信号層）３８にも、信号線が形成された少なくとも１つの信号線領域６０と、信号線が形成されていない複数の空き領域６２とが存在する。この第３層（信号層）３８は、それの上面において、１つの絶縁層３６を隔てて、第２層（グランド層）３４に対向している。この第３層（信号層）３８の空き領域６２には、第２層（グランド層）３４のグランド・プレーン７０と共同して平面的な擬似コンデンサ（図３におけるコンデンサＮｏ．２）を構成するために、別の電源プレーン８０（前記「補助電源プレーン」の一例）が形成されている。

したがって、本実施形態においては、第２層（グランド層）３４の両側のいずれにも、平面的な擬似コンデンサが構成されており、同じ第２層（グランド層）３４のグランド・プレーン７０が、両側の擬似コンデンサに共用されている。

第４層（信号層）４２にも、信号線が形成された少なくとも１つの信号線領域６０と、信号線が形成されていない複数の空き領域６２とが存在する。この第４層（信号層）４２は、それの下面において、１つの絶縁層４４を隔てて、第５層（電源層）４６に対向している。この第４層（信号層）４２の空き領域６２には、第５層（電源層）４６の電源プレーン７２と共同して平面的な擬似コンデンサ（図３におけるコンデンサＮｏ．４）を構成するために、グランド・プレーン８２が形成されている。

そのグランド・プレーン８２は、前記グランド・プレーン７０より面積が小さく、しかも、専用のグランド層にではなく、信号層である第４層４２に、信号線と共存する状態で形成されている。よって、このグランド・プレーン８２は、前述の「補助グランド・プレーン」の一例を構成する。

第４層（信号層）４２は、それの上面において、１つの絶縁層４０を隔てて、第３層（信号層）３８に対向している。本実施形態においては、第４層（信号層）４２の空き領域６２に形成されたグランド・プレーン８２と、第３層（信号層）３８の空き領域６２に形成された電源プレーン８０とが、少なくとも部分的に互いに対向するように、多層プリント配線板１０が構成されている。

したがって、本実施形態においては、第４層（信号層）４２に形成されたグランド・プレーン８２は、第５層（電源層）４６に形成された電源プレーン７２との間において擬似的なコンデンサ（図３におけるコンデンサＮｏ．４）を構成するのみならず、第３層（信号層）３８に形成された電源プレーン８０との間においても擬似的なコンデンサ（図３におけるコンデンサＮｏ．３）を構成するようになっている。

第６層（信号層）５０は、多層プリント配線板１０の下面に露出した露出信号層である。この第６層（信号層）５０にも、信号線が形成された少なくとも１つの信号線領域６０と、信号線が形成されていない複数の空き領域６２とが存在する。

この第６層（信号層）５０は、それの上面において、１つの絶縁層４８を隔てて、第５層（電源層）４６に対向している。この第６層（信号層）５０の空き領域６２には、第５層（電源層）４６の電源プレーン７２と共同して平面的な擬似コンデンサ（図３におけるコンデンサＮｏ．５）を構成するために、別のグランド・プレーン８２（前記「補助グランド・プレーン」の一例）が形成されている。

したがって、本実施形態においては、第５層（電源層）４６の両側のいずれにも、平面的な擬似コンデンサが構成されており、同じ第５層（電源層）４６の電源プレーン７２が、両側の擬似コンデンサに共用されている。

よって、本実施形態においては、図３に示すように、擬似コンデンサが絶縁層３２，３６，４０，４４，４８の数と同数、多層プリント配線板１０に形成されることになる。

具体的には、本実施形態においては、第１層（信号層）３０と第２層（グランド層）３４との間にコンデンサＮｏ．１、第２層（グランド層）３４と第３層（信号層）３８との間にコンデンサＮｏ．２、第３層（信号層）３８と第４層（信号層）４２との間にコンデンサＮｏ．３、第４層（信号層）４２と第５層（電源層）４６との間にコンデンサＮｏ．４、第５層（電源層）４６と第６層（信号層）５０との間にコンデンサＮｏ．５がそれぞれ構成されている。それら５つの擬似コンデンサは、電気回路的に、互いに並列に接続されている。

一般に、コンデンサの静電容量Ｃ（［Ｆ］）は、

Ｃ＝ε_０×ε×Ｓ／ｄ

という式で求められる。ただし、「ε_０」は真空誘電率、「ε」は比誘電率、「Ｓ」は対向電極の面積（［ｍ^２］）、「ｄ」は対向電極間の距離（［ｍ］）を意味する。

したがって、図３に示す各擬似コンデンサについては、対向電極間の距離ｄすなわち層間隔（絶縁層の厚さ）が小さいほど、静電容量Ｃが増加する。

この多層プリント配線板１０の一実験例においては、真空誘電率ε_０が８．８５４×１０^−１２、比誘電率εが４．７であった。また、対向電極の面積Ｓが、多層プリント配線板１０の幅寸法（３０ｍｍ）×長さ寸法（１３３．３５ｍｍ）×補助電源／グランド・プレーンの面積占有率（２６％）として計算された。

したがって、計算上、コンデンサＮｏ．１およびＮｏ．５のそれぞれの静電容量が約４２０ｐＦであり、また、コンデンサＮｏ．２およびＮｏ．４のそれぞれの静電容量が約３５０ｐＦであり、コンデンサＮｏ．３の静電容量が約７０ｐＦであった。

本実施形態においては、図３に示すように、多層プリント配線板１０のうち狭い層間を利用してコンデンサＮｏ．１、Ｎｏ．２、Ｎｏ．４およびＮｏ．５が構成されるため、各擬似コンデンサの静電容量を極大化することが容易である。

図１に示すように、第１層（信号層）３０上の複数の空き領域６２は、少なくとも１つのＤＲＡＭ１４の近傍に配置されている。各ＤＲＡＭ１４の電源端子１８は、それら空き領域６２のうち最もないしは十分に近接したものに形成された電源プレーン８０と、電力供給線８８を介して、電気的に接続されている。一方、各ＤＲＡＭ１４のグランド端子２０は、各絶縁層３２，３６，４０，４４，４８を貫通する導体ビア（図示しない）を介して、第２層（グランド層）３４のグランド・プレーン７０に接続されている。

本実施形態においては、図１に示すように、第１層（信号層）３０の表面上にＤＲＡＭ１４と補助電源プレーン８０とが一緒に形成されるとともに、それらＤＲＡＭ１４と補助電源プレーン８０とが、同じ表面上に形成された電力供給線８８によって互いに接続されている。

ただし、第１層（信号層）３０の表面上に実装されたＤＲＡＭ１４と、その第１層（信号層）３０とは異なる信号層、例えば、第３層（信号層）３８に形成された補助電源プレーン８０とが、絶縁層３２を通過する電力供給線８８によって互いに接続される態様で本発明を実施することが可能である。すなわち、互いに接続されるべきＤＲＡＭ１４と補助電源プレーン８０（補助グランド・プレーン８２についても同様）とは、同一の信号層に形成しなくてもよいのである。

したがって、図４に等価回路として示すように、第１層（信号層）３０上の各ＤＲＡＭ１４の近傍位置に、コンデンサＮｏ．１（図４において、「Ｃ」で表す。）が、各ＤＲＡＭ１４の電源端子１８とグランド端子２０とに並列に接続された状態で配置されることになる。

本実施形態においては、以上のようにして構成される各擬似コンデンサが、各ＤＲＡＭ１４にとってのデカップリング・コンデンサとして機能し、それにより、各ＤＲＡＭ１４に接続された電源ラインのノイズすなわち電源電圧の変動を各ＤＲＡＭ１４から遮断する。

各ＤＲＡＭ１４に入力される電源電圧の変動が抑制されれば、各ＤＲＡＭ１４の動作が安定する。

本実施形態においては、前述のように、各擬似コンデンサの静電容量の極大化が容易である。さらに、各擬似コンデンサによってノイズから保護されるべき各ＤＲＡＭ１４の近傍位置に各擬似コンデンサが配置されるため、各擬似コンデンサと各ＤＲＡＭ１４との間の内部インピーダンスを低下させることが容易である。

個別部品としてのチップ状のセラミック・コンデンサを多層プリント配線板１０に追加すれば、電源ノイズのうちの低周波成分をＤＲＡＭ１４から遮断することが可能である。しかしながら、そのようなコンデンサは、電源ノイズのうちの高周波成分に対しては、そのコンデンサ自体の残留インダクタンスが原因で、インダクタとして作用してしまう。

一方、高周波ノイズの問題を軽減するために、１つの多層プリント配線板１０に個別部品としてのチップ状のコンデンサを使用する個数を増加させるという対策を講ずることが可能である。しかしながら、この対策は、メモリモジュール１２のコストがアップしたり電子部品の実装可能面積が減少してしまうという新たな問題を招来してしまう可能性がある。

これに対し、本実施形態においては、各擬似コンデンサが、平面電極によって構成されているため、各擬似コンデンサの残留インダクタンスを減少させることが容易である。各擬似コンデンサの残留インダクタンスが減少すると、各擬似コンデンサがインダクタとして作用する能力が低減するため、電源ノイズのうちの低周波成分のみならず高周波成分も各擬似コンデンサを通過することになる。その結果、電源ノイズのうちの低周波成分のみならず高周波成分についても、各擬似コンデンサによって良好にノイズ除去が行われることになる。

よって、本実施形態によれば、チップ状のセラミック・コンデンサなどでは抑制しきれない高周波（例えば、１ＧＨｚ〜１．５ＧＨｚ）の電源ノイズを抑制することが容易となり、その結果、そのようなコンデンサの使用を完全に省略するか、使用するにしてもその個数を減らすことが容易となる。

このようにしてメモリモジュール１２の部品点数が削減されると、メモリモジュール１２の平均故障間隔ＭＴＢＦが改善されて信頼性が向上する。

このように、本実施形態によれば、信号層３０，３８，４２，５０のうちの空き領域を利用して平面状の擬似コンデンサを構成することにより、高性能なデカップリング・コンデンサとして機能させることが可能となる。

すなわち、本実施形態によれば、多層プリント配線板１０の寄生キャパシタンスを利用するとともに、その寄生キャパシタンスを極大化することにより、チップ状のセラミック・コンデンサの使用個数を増加させることなく、高周波の電源ノイズであってもＤＲＡＭ１４から良好に遮断されることになる。

本実施形態においては、主グランド・プレーン７０と主電源プレーン７２とのうちのいずれかしか同じ導体層に形成されないが、それら主グランド・プレーン７０と主電源プレーン７２との双方が同じ導体層に形成される態様で本発明を実施することが可能である。この態様においては、補助電源プレーン８０および補助グランド・プレーン８２も、同じ信号層に一緒に形成されることになる。

以上、本発明の一実施形態を図面に基づいて詳細に説明したが、これは例示であり、本発明の主旨を逸脱することなく、当業者の知識に基づいて種々の変形および／または改良を施した他の形態で本発明を実施することが可能である。

本発明の一実施形態に従う多層プリント配線板１０を用いたメモリモジュール１２を示す正面図である。図１に示すメモリモジュール１２の層構成を示す断面図である。図１に示すメモリモジュール１２自体に形成される擬似コンデンサを示す断面図である。図３に示す擬似コンデンサと図１に示すＤＲＡＭ１４との接続関係を示す等価回路図である。

Claims

主な電源プレーンまたはグランド・プレーンである主電源／グランド・プレーンがそれぞれ形成された複数の電源／グランド層と、信号線がそれぞれ形成された複数の信号層とが互いに絶縁層を隔てて積層されて成る多層プリント配線板であって、
前記複数の電源／グランド層のうちの少なくとも１つが少なくとも１つの対象電源／グランド層として選択され、
前記少なくとも１つの対象電源／グランド層が１つの対象電源／グランド層である場合には、前記複数の信号層のうち、その１つの対象電源／グランド層の両側にそれぞれ前記絶縁層を隔てて対向する２つの信号層が、両側信号層として選択され、一方、前記少なくとも１つの対象電源／グランド層が複数の対象電源／グランド層である場合には、各対象電源／グランド層ごとに、前記複数の信号層のうち、各対象電源／グランド層の両側にそれぞれ前記絶縁層を隔てて対向する２つの信号層が、両側信号層として選択され、
その選択された両側信号層に属する２つの信号層である対象信号層の各々は、前記信号線が形成された信号線領域と、前記信号線が形成されていない空き領域とを有し、
その空き領域には、前記対象電源／グランド層に形成された主電源／グランド・プレーンに対向する姿勢で、補助的な電源プレーンまたはグランド・プレーンである補助電源／グランド・プレーンが形成され、
それにより、その補助電源／グランド・プレーンと、前記対象電源／グランド層に形成された主電源／グランド・プレーンとが、互いに共同して、平面的な擬似コンデンサとして機能し、
その平面的な擬似コンデンサは、前記少なくとも１つの対象電源／グランド層が１つの対象電源／グランド層である場合には、その１つの対象電源／グランド層の両側に配置され、一方、前記少なくとも１つの対象電源／グランド層が複数の対象電源／グランド層である場合には、各対象電源／グランド層ごとに、各対象電源／グランド層の両側に配置される多層プリント配線板。
前記各対象信号層は、前記複数の信号層のうち当該多層プリント配線板において露出する露出信号層を含み、
その露出信号層のうちの前記信号線領域は、電子部品を当該多層プリント配線板に実装するために使用され、
前記補助電源／グランド・プレーンは、前記電子部品が前記露出信号層のうちの前記信号線領域に実装されると電力供給線を介して前記電子部品の電源端子またはグランド端子に電気的に接続され得る状態で、同じ露出信号層または別の信号層のうちの前記空き領域に形成され、
それにより、前記電子部品が当該多層プリント配線板に実装されると、その実装された電子部品の近傍位置に、その電子部品に対して並列となるように、その電子部品の電源端子およびグランド端子に接続された状態で前記平面的な擬似コンデンサが構成される請求１に記載の多層プリント配線板。