CN101305449B - 电容器结构及其制造方法 - Google Patents

电容器结构及其制造方法 Download PDF

Info

Publication number
CN101305449B
CN101305449B CN2006800420904A CN200680042090A CN101305449B CN 101305449 B CN101305449 B CN 101305449B CN 2006800420904 A CN2006800420904 A CN 2006800420904A CN 200680042090 A CN200680042090 A CN 200680042090A CN 101305449 B CN101305449 B CN 101305449B
Authority
CN
China
Prior art keywords
zone
domain wall
domain
refer
rake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800420904A
Other languages
English (en)
Other versions
CN101305449A (zh
Inventor
V·F·A·佩鲁索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37396853&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101305449(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101305449A publication Critical patent/CN101305449A/zh
Application granted granted Critical
Publication of CN101305449B publication Critical patent/CN101305449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

该电容器结构包括作为多个电容器的第一端子的第一畴壁。该电容器结构还包括各自作为这些电容器中不同的一个的第二端子的多个第二畴壁。在一些实例中，此第一畴壁包括自第一共有区域延伸的多个第一耙指区域，并且这些第一耙指区域中有一个或多个至少部分地置于不同的第二畴壁之间。

Description

电容器结构及其制造方法 
背景 
相关申请 
本申请主张2005年9月12日提交、已转让给本申请受让人、且被通用地整体援引纳入于此的题为“LAYOUT OF A LINEAR CAPACITOR BANK(一种线性电容器组的布局)”的临时美国申请S/N.60/716,485的权益。 
领域 
本发明一般涉及集成电路组件，尤其涉及电容器。 
背景 
各种各样的电应用利用有各自具有第一端子和第二端子的多个电容器的电容器结构。该电容器结构还包括连接到这些第一端子中的每一个从而使得在这些第一端子中的每一个上的电势大致相同的公用线。该电容器结构还包括各自连接到这些第二端子中不同的一个从而使得这些第二端子中的每一个上的电势可以不同的多条电容器线。在集成电路中，此电容器结构可使用竖直平行板电容器来实现。然而，使用竖直平行板电容器来构建此电容器结构会导致程度高到不可取的寄生电容量。因此，需要减少与使用竖直平行板技术来实现此电容器结构相关联的寄生电容量。 
概要 
一种电容器结构包括作为多个电容器的第一端子的第一畴壁。该电容器结构还包括多个第二畴壁。每一第二畴壁作为这些电容器中不同的一个的第二端子。 
该电容器结构的一个实施例包括作为多个电容器的第一端子的第一畴壁。该第一畴壁具有自共有区域延伸的多个第一耙指区域。该电容器结构还包括各 自作为这些电容器中不同的一个的第二端子的多个第二畴壁。这些第二畴壁各自包括自共有区域延伸的多个第二耙指区域。这些第二耙指区域与那些第一耙指区域基本平行并且被编排成使得一个或多个第一耙指区域至少部分地置于来自不同第二畴壁的第二耙指区域之间。此第一畴壁和这些第二畴壁垂直于基底。 
附图简要说明 
图1是在各种各样的电子应用中采用的电路的结构简图。 
图2到图4图解了实现图1中图解的电路的一种电容器结构。图2是该电容器结构的顶视图。该电容器结构包括作为多个电容器的第一端子的第一畴壁。该电容器结构还包括各自作为这些电容器中不同的一个的第二端子的多个第二畴壁。 
图3是图2中所示的电容器结构沿图2中标记为A的线所取的截面图。 
图4是图2中所示的电容器结构在图2中标记为B的箭头的方向上看所取的侧视图。 
图5到图7图解了实现图1中图解的电路的一种电容器结构。图5是该电容器结构的顶视图。 
图6是图5中所示的电容器结构沿图6中标记为A的线所取的截面图。 
图7是图5中所示的电容器结构在图6中标记为B的箭头的方向上看所取的侧视图。 
图8是适合在该电容器结构中使用的一种畴壁的侧视图。 
图9是适合在该电容器结构中使用的畴壁的另一个实施例的侧视图。 
具体说明 
一种电容器结构包括多个电容器共有的第一端子。该电容器结构还包括多个第二端子。这些第二端子中的每一个被包括在这些电容器之一中。这些电容器各自可为一竖直平行板电容器。相应地，上述第一端子可包括第一畴壁(wall)或由其构成，并且上述这些第二端子可包括第二畴壁或由其构成。由于此第一端子为这些电容器中的每一个所共有而不是每一电容器包括一第一端子，因此 这些第一端子的总表面积得以减小。减小这些第一端子的表面积就减小了此电容器结构的寄生电容量。结果，此电容器结构就具有减小的寄生电容。 
图1是在各种各样的电子应用中采用的电路的结构简图。此电路包括多个电容器10，其各自包括第一端子12和第二端子14。这些第一端子12各自皆与一公共线16处于电通信状态从而使得这些第一端子12中的每一个上的电势相同。这些第二端子14各自连接到一不同的电容器线18从而使得这些第二端子14中的每一个上的电势可以不同。 
图2到图4图解了实现图1中图解的电路的电容器结构。图2是该电容器结构的顶视图。图3是图2中所示的电容器结构沿标记为A的线所取的截面图。图4是图2中所示的电容器结构在标记为B的箭头的方向上看所取的侧视图。 
该电容器结构包括电传导的并且作为图1中图解的这些电容器10中的每一个的第一端子12的第一畴壁22。该电容器结构还包括多个电传导的第二畴壁24。这些第二畴壁24中的每一个作为图1中图解的这些电容器10中之一的第二端子14。诸如氧化物等的电介质26被置于此第一畴壁22与这些第二畴壁24之间。相应地，一第二畴壁24、上述第一畴壁22相关联的部分、以及相关联的电介质26作为图1中图解的这些电容器10之一。由于该第一畴壁22是这些电容器中的每一个所共有的，因此该第一畴壁22还作为图1的电路中的公共线16。另外，由于这些第二畴壁24是彼此分离的，因此每一第二畴壁24可作为图1的电路中的一条电容器线18。 
第一畴壁22和第二畴壁24置于基底28之上。这些畴壁可基本垂直于此基底28。相应地，这些畴壁相对于此基底基本是竖直的。结果，这些电容器就可以是竖直平行板电容器。一种合适的基底28可包括一层或多层材料。尽管此第一畴壁和这些第二畴壁24被图解为被直接置于此基底28之上，但是在此第一畴壁22与基底28之间和/或在这些第二畴壁24与基底28之间还可放置外加的材料。例如，图3和图4图解了有一层氧化物29被置于基底28与此第一畴壁22之间以及基底与第二畴壁24之间。 
第一畴壁22包括第一共有区域30以及自此第一共有区域30延伸的多个第一耙指区域32。这些第一耙指区域32与诸第二畴壁24基本平行。这些第二畴壁24中的每一个被至少部分地置于诸第一耙指区域32之间，并且这些第一 耙指区域32中至少有一些被至少部分地置于诸第二畴壁24之间。相应地，这些第一耙指区域32和这些第二畴壁24被编排成使诸第一耙指区域32与诸第二畴壁24交错的行、堆、或列，如从图3中所示的截面图所显而易见的。作为所图解的诸第一耙指区域32与诸第二畴壁24的编排的一种替换方案，诸第一耙指区域32和诸第二畴壁24可被编排成使得诸第二畴壁24中至少有一些被至少部分地置于诸第一耙指区域32之间同时诸第一耙指区域32中的每一个或这些第一耙指区域32中至少有一些被至少部分地置于诸第二畴壁24之间。 
这些第一耙指区域32中至少有一个被置于不同的第二畴壁24之间。例如，标记为F的第一耙指区域32被置于两个不同的第二畴壁24之间。另外，不超过一个第一耙指区域32被置于毗邻的第二畴壁24之间，在此毗邻的一对第二畴壁24是被编排成使得没有任何其它第二畴壁24被置于此毗邻的一对第二畴壁24中所包括的第二畴壁24之间的这样一对第二畴壁24。 
一个或多个第二畴壁的至少一部分被收纳在由上述第一共有区域与两个第一耙指区域所界定的穴中。第一共有区域与第二畴壁之间的最短距离可以大于或等于第二畴壁与最近的第一耙指区域之间的最短距离。补充地或替换地，当有第一耙指区域32被置于毗邻的第二畴壁24之间时，此第一耙指区域与这些第二畴壁24中的每一个之间的最短距离可以是相同的或不同的。 
图5到图7图解了实现图1中图解的电路的一种电容器结构。图5是该电容器结构的顶视图。图6是图5中所示的电容器结构沿标记为A的线所取的截面图。图7是图5中所示的电容器结构在标记为B的箭头的方向上看所取的侧视图。 
此电容器结构包括电传导的并且作为图1中图解的这些电容器10中的每一个的第一端子12的第一畴壁22。此电容器结构还包括多个电传导的第二畴壁24。这些第二畴壁24中的每一个作为图1中图解的这些电容器10中之一的第二端子14。诸如氧化物等的电介质26被置于此第一畴壁22与这些第二畴壁24之间。相应地，一第二畴壁24、上述第一畴壁22相关联的部分、以及相关联的电介质26作为图1中图解的这些电容器10之一。由于该第一畴壁22为这些电容器中的每一个所共有，因此该第一畴壁22除了作为这些电容器中的每一个的第一端子之外还作为图1的电路中的公共线16。另外，由于这些第二 畴壁24是彼此分离的，因此每一第二畴壁24可作为图1的电路中的一条电容器线18。 
第一畴壁22和第二畴壁24置于基底28之上。这些畴壁可基本垂直于此基底28。结果，这些畴壁相对于此基底基本是竖直的。相应地，这些电容器就可以是竖直平行板电容器。一种合适的基底28可包括一层或多层材料。尽管此第一畴壁和这些第二畴壁24被图解为被直接置于此基底28之上，但是在此第一畴壁22与基底28之间和/或在这些第二畴壁24与基底28之间还可放置外加的材料。例如，图6和图7图解了有一层氧化物29被置于基底28与此第一畴壁22之间以及基底与第二畴壁之间。 
第一畴壁22包括第一共有区域30以及自此第一共有区域30延伸的多个第一耙指区域32。第二畴壁24包括第二共有区域34以及自此第二共有区域34延伸的多个第二耙指区域36。这些第一耙指区域32与诸第二耙指区域36基本平行。这些第二耙指区域36中的每一个被至少部分地置于诸第一耙指区域32之间，并且这些第一耙指区域32中至少有一些被至少部分地置于诸第二耙指区域36之间。相应地，这些第一耙指区域32和这些第二耙指区域36被编排成使诸第一耙指区域32与诸第二耙指区域36交错的行、堆、或列，如从图6中所示的截面图所显而易见的。在此编排中，该电容器结构中第一耙指区域32的数目可等于第二耙指区域36的数目加一。作为所图解的诸第一耙指区域32与诸第二畴壁24的编排的一种替换方案，诸第一耙指区域32和诸第二畴壁24可被编排成使得诸第二畴壁24中至少有一些被至少部分地置于诸第一耙指区域32之间同时诸第一耙指区域32中的每一个或这些第一耙指区域32中至少有一些被至少部分地置于诸第二畴壁24之间。相应地，此电容器结构中第二耙指区域36的数目可等于第一耙指区域32的数目加一。 
这些第一耙指区域32中至少有一个被置于来自不同的第二畴壁24的第二耙指区域36之间。例如，标记为F的第一耙指区域32被置于来自不同的第二畴壁24的第二耙指区域36之间。另外，不超过一个第一耙指区域32被置于来自不同的第二畴壁24的毗邻第二耙指区域36之间，在此毗邻的一对第二耙指区域36是编排成使得没有任何其他第二耙指区域36被置于此毗邻的一对第二耙指区域36中所包括的第二耙指区域36之间的这样一对第二耙指区域36。 
这些第二耙指区域中至少有一个的至少一部分被收纳在由上述第一共有区域与两个第一耙指区域所界定的穴中。第一共有区域与第二耙指区域之间的最短距离可以大于或等于该第二耙指区域与最近的第一耙指区域之间的最短距离。当有一第一耙指区域32被置于毗邻的第二耙指区域之间时，此第一耙指区域与诸第二耙指区域之间的最短距离可以是相同的或不同的。 
图2到图7中图解的这些第一畴壁22和第二畴壁24被图示为是由连续的电传导介质构造成的。图8是其构造是图2到图7中所示的第一畴壁22和/或第二畴壁24的构造的一种替换方案的畴壁的侧视图。此畴壁包括由电传导介质40构造的多个传导层。通孔42提供诸传导层之间的电通信。可如图8中所示地在毗邻的传导层之间设置单个通孔42。替换地，可如图9中所示地在毗邻的传导层之间设置多个通孔42。诸通孔42之间的居间材料可以与上述电介质相同。 
合适的传导介质包括但不限于，诸如铜和铝等的电传导金属。合适的电介质包括但不限于氧化物。 
此电容器结构可使用常规的集成电路制造技术来生产。 
尽管上述电路和诸电容器结构在上面被示为包括三个电容器，但是此电路和诸电容器结构可被比例缩放为包括外加的电容器或是较少的电容器。例如，此电路和诸电容器结构可包括少至两个电容器或是多于三个电容器。补充地或替换地，此电容器结构中不同的电容器可以是不同的。例如，不同的电容器可具有不同数目个第二耙指区域。举一例而言，此电容器结构中不同的第二共有区域可以被连接到不同数目个第二耙指区域。 
尽管第一畴壁和第二畴壁的耙指区域在上面被示为是自共有区域的单侧延伸的，但是第一畴壁和/或第二畴壁也可具有自共有畴壁的不同侧延伸的耙指区域。 
尽管电介质被图解为是排外地置于第一畴壁与诸第二畴壁之间，但是电介质也可被置于此电容器结构中的其他位置。例如，电介质可被置于此电容器结构的一个或多个畴壁的外侧上。 
提供前面对所公开的实施例的描述是为了使本领域任何技术人员皆能制作或使用本发明。对这些实施例的各种修改对于本领域技术人员将是显而易见 的，并且本文中定义的普适原理可被应用于其他实施例而不会脱离本发明的精神或范围。由此，本发明并非旨在被限定于本文中示出的实施例，而是应被授予与本文中公开的原理和新颖性特征一致的最广义的范围。 

Claims (18)

1.一种电容器结构，包括：
第一畴壁，其被配置成作为多个电容器共有的第一端子；以及
多个第二畴壁，所述多个第二畴壁中的每一个被配置成作为所述多个电容器中不同的一个的第二端子；
其中，所述第一畴壁和所述多个第二畴壁相对于一平面基本垂直地站立，所述第一畴壁在垂直于所述平面的方向上的高度大于所述第一畴壁沿所述平面的方向上的厚度，所述多个第二畴壁中的每一个第二畴壁在垂直于所述平面的方向上的高度大于所述每一个第二畴壁沿所述平面的方向上的厚度。
2.如权利要求1所述的结构，其特征在于，包括在所述平面上的基底。
3.如权利要求1所述的结构，其特征在于，所述第一畴壁的至少一部分被置于所述多个第二畴壁中的第一个与所述多个第二畴壁中的第二个之间，所述多个第二畴壁中的所述第一个与所述多个第二畴壁中的所述第二个是不同的。
4.如权利要求1所述的结构，其特征在于，
所述第一畴壁包括多个第一传导层以及用于提供所述多个传导层之间的电通信的一个或多个通孔，并且
所述第二畴壁包括多个传导层以及用于提供所述多个第二传导层之间的电通信的一个或多个通孔。
5.如权利要求1所述的结构，其特征在于，所述第一畴壁包括第一共有区域和自所述第一共有区域延伸的多个第一耙指区域，所述多个第一耙指区域中至少有一个被至少部分地置于所述多个第二畴壁中的第一个与所述多个第二畴壁中的第二个之间，所述多个第二畴壁中的所述第一个与所述多个第二畴壁中的所述第二个是不同的。
6.如权利要求1所述的结构，其特征在于，所述第一畴壁包括自第一共有区域延伸的多个第一耙指区域，并且所述每一个第二畴壁包括第二共有区域和自所述第二共有区域延伸的多个第二耙指区域，并且
其中所述多个第一耙指区域中有一个或多个被至少部分地置于来自所述多个第二畴壁中的第一个的一第二耙指区域与来自所述多个第二畴壁中的第二个的一第二耙指区域之间，所述多个第二畴壁中的所述第一个与所述多个第二畴壁中的所述第二个是不同的。
7.如权利要求6所述的结构，其特征在于，所述第一耙指区域的数目比第二耙指区域的数目多一。
8.如权利要求6所述的结构，其特征在于，所述多个第一耙指区域与所述多个第二耙指区域基本平行。
9.如权利要求6所述的结构，其特征在于，有不超过一个第一耙指区域被置于任何毗邻的一对第二耙指区域之间，毗邻的每一对第二耙指区域被编排成使得没有任何其他耙指区域被置于所述毗邻的一对第二耙指区域中所包括的第二耙指区域之间。
10.如权利要求9所述的结构，其特征在于，第一耙指区域是与所述第二耙指区域交错的。
11.如权利要求1所述的结构，其特征在于，所述第一畴壁包括第一共有区域和自所述第一共有区域延伸的多个第一耙指区域，以及，至少有一个所述第二畴壁的至少一部分被收纳在由所述第一共有区域与两个所述第一耙指区域界定的穴内。
12.一种电容器结构，包括：
第一畴壁，其作为多个电容器的第一端子，所述第一畴壁垂直于基底并具有自所述第一畴壁的共有区域延伸的多个第一耙指区域；以及
多个第二畴壁，所述多个第二畴壁中的每一个作为所述多个电容器中不同的一个的第二端子，所述每一个第二畴壁垂直于所述基底并且所述每一个第二畴壁中包括所述每一个第二畴壁的共有区域以及自所述每一个第二畴壁的所述共有区域延伸的多个第二耙指区域，所述多个第二耙指区域与所述多个第一耙指区域基本平行并且被编排成使得有一个或多个所述第一耙指区域被至少部分地置于来自所述多个第二畴壁中的第一个的一第二耙指区域与来自所述多个第二畴壁中的第二个的一第二耙指区域之间，所述多个第二畴壁中的所述第一个与所述多个第二畴壁中的所述第二个是不同的，其中所述第二畴壁的所述共有区域垂直于所述基底；
其中，所述第一畴壁在垂直于所述基底的平面的方向上的高度大于所述第一畴壁沿所述平面的方向上的厚度，所述多个第二畴壁中的每一个第二畴壁在垂直于所述平面的方向上的高度大于所述每一个第二畴壁沿所述平面的方向上的厚度。
13.如权利要求12所述的结构，其特征在于，所述多个第一耙指区域和所述多个第二耙指区域被编排成使得所述第一耙指区域与所述第二耙指区域交错并且有不超过一个第一耙指区域被置于任何毗邻的一对第二耙指区域之间，毗邻的每一对第二耙指是被编排成使得没有任何其他第二耙指区域被置于所述毗邻的一对第二耙指区域中所包括的第二耙指区域之间。
14.一种电容器结构，包括：
第一畴壁装置，其用于提供多个电容器共有的第一端子；以及
多个第二畴壁装置，其用于提供所述多个电容器中不同的一个的第二端子；
其中，所述第一畴壁装置和所述多个第二畴壁装置相对于一平面基本垂直地站立，所述第一畴壁装置在垂直于所述平面的方向上的高度大于所述第一畴壁装置沿所述平面的方向上的厚度，所述多个第二畴壁装置中的每一个第二畴壁装置在垂直于所述平面的方向上的高度大于所述每一个第二畴壁装置沿所述平面的方向上的厚度。
15.如权利要求14所述的结构，包括所述平面上的基底。
16.如权利要求14所述的结构，其特征在于，所述第一畴壁装置的至少一部分被置于所述多个第二畴壁装置中的第一个与所述多个第二畴壁装置中的第二个之间，所述多个第二畴壁装置中的所述第一个与所述多个第二畴壁装置中的所述第二个是不同的。
17.如权利要求14所述的结构，其特征在于，
所述第一畴壁装置包括用于传导的多个第一传导层装置以及用于提供所述多个传导层装置之间的电通信的一个或多个通孔装置，并且
所述多个第二畴壁装置包括用于传导的多个传导层装置以及用于提供所述多个第二传导层装置之间的电通信的一个或多个通孔装置。
18.一种提供电容器结构的方法，包括：
提供第一畴壁，其被配置成作为多个电容器共有的第一端子；以及
提供多个第二畴壁，所述多个第二畴壁的每一个畴壁被配置成作为所述多个电容器中不同的一个的第二端子；
其中，所述第一畴壁包括多个第一传导层以及用于提供所述多个传导层之间的电通信的一个或多个通孔，并且
所述第二畴壁包括多个传导层以及用于提供所述多个第二传导层之间的电通信的一个或多个通孔。
CN2006800420904A 2005-09-12 2006-09-11 电容器结构及其制造方法 Active CN101305449B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US71648505P 2005-09-12 2005-09-12
US60/716,485 2005-09-12
US11/404,471 US7548407B2 (en) 2005-09-12 2006-04-13 Capacitor structure
US11/404,471 2006-04-13
PCT/US2006/035603 WO2007033229A1 (en) 2005-09-12 2006-09-11 Capacitor structure

Publications (2)

Publication Number Publication Date
CN101305449A CN101305449A (zh) 2008-11-12
CN101305449B true CN101305449B (zh) 2011-04-13

Family

ID=37396853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800420904A Active CN101305449B (zh) 2005-09-12 2006-09-11 电容器结构及其制造方法

Country Status (6)

Country Link
US (1) US7548407B2 (zh)
EP (1) EP1943666B1 (zh)
JP (3) JP2009508360A (zh)
KR (1) KR101037009B1 (zh)
CN (1) CN101305449B (zh)
WO (1) WO2007033229A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5193795B2 (ja) * 2008-10-21 2013-05-08 新電元工業株式会社 高電圧発生装置
UA106514C2 (uk) 2010-01-20 2014-09-10 Ксилеко, Инк. Спосіб та система для оцукрювання та ферментації сировини з біомаси
DE102013008858B4 (de) 2012-05-24 2022-07-14 Infineon Technologies Ag Kapazitätsstruktur

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231766A (zh) * 1996-09-27 1999-10-13 西门子公司 带多层电容器的半导体存储器装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4166257A (en) * 1977-10-19 1979-08-28 Motorola, Inc. Capacitively weighted surface acoustic wave device
JPS54110790A (en) * 1978-02-17 1979-08-30 Citizen Watch Co Ltd Ic chip containing capacitor
JPS59195858A (ja) * 1983-04-20 1984-11-07 Nec Corp 混成集積回路
JPS6386912A (ja) * 1986-09-30 1988-04-18 Toshiba Corp 弾性表面波トランスデユ−サ
JP2982558B2 (ja) * 1993-06-14 1999-11-22 株式会社村田製作所 積層型貫通コンデンサ
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
DE19536528A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Integrierbarer Kondensator und Verfahren zu seiner Herstellung
JPH09289286A (ja) * 1996-04-23 1997-11-04 Sumitomo Metal Ind Ltd 半導体装置の容量素子
JPH10340825A (ja) * 1997-06-06 1998-12-22 Murata Mfg Co Ltd ３端子電子部品アレイ
JPH1126292A (ja) * 1997-06-30 1999-01-29 Taiyo Yuden Co Ltd チップ型ｃｒ複合アレイ
JP3368817B2 (ja) * 1997-11-21 2003-01-20 株式会社村田製作所 積層型電子部品アレイ
JPH11214251A (ja) * 1998-01-27 1999-08-06 Murata Mfg Co Ltd 積層型コンデンサアレイ
US6324048B1 (en) * 1998-03-04 2001-11-27 Avx Corporation Ultra-small capacitor array
JP2001189420A (ja) * 2000-01-05 2001-07-10 Nec Corp 半導体装置
JP3677674B2 (ja) * 2000-03-14 2005-08-03 松下電器産業株式会社 半導体装置
US6822312B2 (en) 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
US6411492B1 (en) 2000-05-24 2002-06-25 Conexant Systems, Inc. Structure and method for fabrication of an improved capacitor
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
JP2002190574A (ja) * 2000-12-22 2002-07-05 Hitachi Ltd 半導体集積回路装置
US6927581B2 (en) * 2001-11-27 2005-08-09 Upek, Inc. Sensing element arrangement for a fingerprint sensor
KR100442104B1 (ko) 2001-12-27 2004-07-27 삼성전자주식회사 커패시터를 갖는 반도체 소자의 제조방법
TW548779B (en) 2002-08-09 2003-08-21 Acer Labs Inc Integrated capacitor and method of making same
JP4671600B2 (ja) * 2002-12-27 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE10303738B4 (de) 2003-01-30 2007-12-27 Infineon Technologies Ag Speicherkondensator und Speicherzellenanordnung
JP4371799B2 (ja) * 2003-12-19 2009-11-25 株式会社リコー 容量素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231766A (zh) * 1996-09-27 1999-10-13 西门子公司 带多层电容器的半导体存储器装置

Also Published As

Publication number Publication date
KR101037009B1 (ko) 2011-05-25
JP2015146433A (ja) 2015-08-13
US20070058324A1 (en) 2007-03-15
CN101305449A (zh) 2008-11-12
EP1943666B1 (en) 2016-04-20
US7548407B2 (en) 2009-06-16
JP2009508360A (ja) 2009-02-26
JP5774544B2 (ja) 2015-09-09
EP1943666A1 (en) 2008-07-16
KR20080045278A (ko) 2008-05-22
WO2007033229A1 (en) 2007-03-22
JP2012199561A (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
US8547677B2 (en) Method for making internally overlapped conditioners
US7974072B2 (en) Multilayer capacitor array
US7859039B2 (en) X-shaped semiconductor capacitor structure
US20090109597A1 (en) Metal-insulator-metal capacitors
US20040125540A1 (en) Multilayer capacitor with multiple plates per layer
US9362052B2 (en) Electronic devices with floating metal rings
JP2004140183A (ja) 積層コンデンサ
CN102832194B (zh) 电容结构
KR20070092150A (ko) 적층 콘덴서 및 그 실장 구조
US7619489B2 (en) Semiconductor integrated circuit
CA2395900A1 (en) Matched vertical capacitors
CN100576383C (zh) 叠层电容器
CN101305449B (zh) 电容器结构及其制造方法
US20190123552A1 (en) Filter component having esd protection function
CN101533713B (zh) 贯通电容器以及贯通电容器的安装构造体
CN100578785C (zh) 具有多接头式电容器的集成电路
US6600209B1 (en) Mesh capacitor structure in an integrated circuit
TWI580057B (zh) 半導體電容
US20050071798A1 (en) Power supply layout for an integrated circuit
CN100454550C (zh) 电容结构
CN1979849A (zh) 电容结构
KR100674823B1 (ko) 적층형 캐패시터 어레이의 배선접속구조
TW201210416A (en) Circuit board structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant