JPS59195858A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPS59195858A JPS59195858A JP6945583A JP6945583A JPS59195858A JP S59195858 A JPS59195858 A JP S59195858A JP 6945583 A JP6945583 A JP 6945583A JP 6945583 A JP6945583 A JP 6945583A JP S59195858 A JPS59195858 A JP S59195858A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- insulating film
- sections
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、特に静電容量素子（コンデンサ）を有する混
成集積回路に関する。
成集積回路に関する。
例えば、トランジスタ増幅器を構成する混成集積回路（
以後、混成ＩＣと略称する）においては、外部回路およ
びトランジスタ入出力端子間ならひにトランジスタ段間
に整合回路が設けられており、その整合回路にコンデン
サが使用される。
以後、混成ＩＣと略称する）においては、外部回路およ
びトランジスタ入出力端子間ならひにトランジスタ段間
に整合回路が設けられており、その整合回路にコンデン
サが使用される。
第１・図は従来の高周波高出力用混成ＩＣの等価回路図
の１例であり、この場合はトランジスタの２段構成とな
っている。Ｑ□ｙＱ４はトランジスタであり、！１〜−
ｅ４はストリップライン、０１〜Ｃ８は固定のキャパシ
タンスである。例えばストリップライン！、〜沼、とキ
ャパシタンスＣ４〜Ｃ６によってトランジスタＱ０とＱ
２の間の整合回路が構成されており、−８２，’＆ −
Ｃ４〜Ｃ０の大きさはトランジスタＱ１の出力インピー
ダンスとトランジスタＱ２の入力インピーダンスとを含
めた整合回路のインピーダンスか整合されるように決定
される。ところが、トランジスタの入出力インピーダン
スはバラツキが太きいため、固定された整合回路では上
記の整合が十分でなく、トランジスタの性能が十分引き
出せな（・ということがしばしば起こって（・た。従来
はこのような不都合を改善するために、基板上のストリ
ップラインに対してチップコンデンサを取り付ける位置
に余裕度をもたせることにより、ストリップラインの線
路長を変えうるようにして（・た。また容量としてトリ
マコンデンサを取すつけてお（・て、静電容量を変更し
てインピーダンスの変動に対処するような方法が用いら
れている。しカルながら、コンデンサの取付位置を変更
することは経済的にいって非常に不利となり、また、ト
リマコンデンサでは、回路損失が大きくなる、高価であ
る、信頼度上問題がある等の不都合な点があった。
の１例であり、この場合はトランジスタの２段構成とな
っている。Ｑ□ｙＱ４はトランジスタであり、！１〜−
ｅ４はストリップライン、０１〜Ｃ８は固定のキャパシ
タンスである。例えばストリップライン！、〜沼、とキ
ャパシタンスＣ４〜Ｃ６によってトランジスタＱ０とＱ
２の間の整合回路が構成されており、−８２，’＆ −
Ｃ４〜Ｃ０の大きさはトランジスタＱ１の出力インピー
ダンスとトランジスタＱ２の入力インピーダンスとを含
めた整合回路のインピーダンスか整合されるように決定
される。ところが、トランジスタの入出力インピーダン
スはバラツキが太きいため、固定された整合回路では上
記の整合が十分でなく、トランジスタの性能が十分引き
出せな（・ということがしばしば起こって（・た。従来
はこのような不都合を改善するために、基板上のストリ
ップラインに対してチップコンデンサを取り付ける位置
に余裕度をもたせることにより、ストリップラインの線
路長を変えうるようにして（・た。また容量としてトリ
マコンデンサを取すつけてお（・て、静電容量を変更し
てインピーダンスの変動に対処するような方法が用いら
れている。しカルながら、コンデンサの取付位置を変更
することは経済的にいって非常に不利となり、また、ト
リマコンデンサでは、回路損失が大きくなる、高価であ
る、信頼度上問題がある等の不都合な点があった。
本発明は従来のこのような不都合な点を改良して絶縁基
板上に容量調整のしゃす（・構造のキャパシタンスを設
け、トランジスタのインピーダンスが変動しても十分整
合がとれるようにしたことを特徴として（・る。
板上に容量調整のしゃす（・構造のキャパシタンスを設
け、トランジスタのインピーダンスが変動しても十分整
合がとれるようにしたことを特徴として（・る。
以下図面に従って本発明の詳細な説明する。
第２図は本発明による混成集積回路の等価回路図であり
、第１図のキャパシタンスＣ４の代わりに本発明の構造
による容量調整可能キャパシタンスＣ９をもっている。
、第１図のキャパシタンスＣ４の代わりに本発明の構造
による容量調整可能キャパシタンスＣ９をもっている。
第３図はキャパシタンスＣ０の一例を示す斜視一部所面
図である。絶縁基板１上に第１の電極となるメタライズ
層２が施され、さらにその上に絶縁膜３が形成され、さ
らにその上に第１の電極との静電容量を構成しかつ少な
くとも絶縁膜３上では分割されている第２の電極４ａ〜
４ｄが形成されて（・る。二つの電極４ａ 、４ｂは図
示のごとく最初より接続されているが、それらの接続は
第１の電極２が下にない部分５ａｂでなされて（・る。
図である。絶縁基板１上に第１の電極となるメタライズ
層２が施され、さらにその上に絶縁膜３が形成され、さ
らにその上に第１の電極との静電容量を構成しかつ少な
くとも絶縁膜３上では分割されている第２の電極４ａ〜
４ｄが形成されて（・る。二つの電極４ａ 、４ｂは図
示のごとく最初より接続されているが、それらの接続は
第１の電極２が下にない部分５ａｂでなされて（・る。
このような構造においては、静電容量を太きくした（・
場合、電極４ｃおよび／または電極４ｄと電極４ａ、４
ｂとをボンディング線等で接続すればよく、小さくした
い場合は電極４ａ、４ｂの間のメタライズ部分５ａｂを
レーザスクライブ等で切断すればよ（・。本発明におい
ては、容量を増加させる場合の接続は第１の電極２が下
にな（・部分５ｃ。
場合、電極４ｃおよび／または電極４ｄと電極４ａ、４
ｂとをボンディング線等で接続すればよく、小さくした
い場合は電極４ａ、４ｂの間のメタライズ部分５ａｂを
レーザスクライブ等で切断すればよ（・。本発明におい
ては、容量を増加させる場合の接続は第１の電極２が下
にな（・部分５ｃ。
５ｄで行われるため、絶縁膜３の機械的強度が弱くてボ
ンディング時の圧力によって絶縁膜３がこわれ第１の電
極２と第２の電極４ａ〜４ｄがショートしてしまうとい
うようなことはない。よって絶縁膜３の選択が容易にな
り容量の可変範囲が大きくできる。さらに切断の場合も
同様なことがいえる。
ンディング時の圧力によって絶縁膜３がこわれ第１の電
極２と第２の電極４ａ〜４ｄがショートしてしまうとい
うようなことはない。よって絶縁膜３の選択が容易にな
り容量の可変範囲が大きくできる。さらに切断の場合も
同様なことがいえる。
このようにして静電容量の微調が実施できるため、第２
図で示したトランジスタＱ１とＣ２の間の整合のずれを
補正することができ、これらのトランジスタの特性を十
分引き出した混成ＩＣを構成することができる。
図で示したトランジスタＱ１とＣ２の間の整合のずれを
補正することができ、これらのトランジスタの特性を十
分引き出した混成ＩＣを構成することができる。
なお、説明では高周波高出力用ＨＩＣの回路構成例を示
したが、本発明は静電容量の微調整を行うような装置で
あればすべてに適用できることは明らかである。
したが、本発明は静電容量の微調整を行うような装置で
あればすべてに適用できることは明らかである。
第１図は従来の高周波高出力用混成ＩＣの等価回路図、
第２図は第１図の静電容量の一部に本発明を実施した場
合の等価回路図、第３図は本発明の一実施例を示す斜視
一部所面図である。 ｑ−ｑ・・・・・・トランジスタ、１３ｓ ｔ−ｅ２ｔ
、＃ｓ ｅｌｋ−・・ストリップ線路、Ｃ１・Ｃ！・Ｃ
３・Ｃ４・Ｃ５・Ｃ６・ＣりＣ８，Ｃ，・・・・・・静
電容量、１・・・・・・絶縁基板、２・・・・・・第１
電極メタライズ、３・・・・・・絶縁層、４ａ、４ｂ、
４ｃ４ｄ・・・・・・第２電極メタライズのうち第１電
極が下にある部分、５ａｂ、５ｃ、５ｄ・旧・・第２電
極メタライズのうち第１電極が下にない部分。
第２図は第１図の静電容量の一部に本発明を実施した場
合の等価回路図、第３図は本発明の一実施例を示す斜視
一部所面図である。 ｑ−ｑ・・・・・・トランジスタ、１３ｓ ｔ−ｅ２ｔ
、＃ｓ ｅｌｋ−・・ストリップ線路、Ｃ１・Ｃ！・Ｃ
３・Ｃ４・Ｃ５・Ｃ６・ＣりＣ８，Ｃ，・・・・・・静
電容量、１・・・・・・絶縁基板、２・・・・・・第１
電極メタライズ、３・・・・・・絶縁層、４ａ、４ｂ、
４ｃ４ｄ・・・・・・第２電極メタライズのうち第１電
極が下にある部分、５ａｂ、５ｃ、５ｄ・旧・・第２電
極メタライズのうち第１電極が下にない部分。
Claims (1)
- 第１および第２の電極が絶縁膜を介して対向することに
よって構成される静電容量素子をもつ混成集積回路にお
（・て、前記第１の電極は少々くとも前記第２の電極と
の対向部分において複数に分割されており、かつ該対向
部分以外において複数に分割された第１の電極の少なく
とも二つが互（・に接続又は互（・に絶縁されるように
構成されていることを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6945583A JPS59195858A (ja) | 1983-04-20 | 1983-04-20 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6945583A JPS59195858A (ja) | 1983-04-20 | 1983-04-20 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59195858A true JPS59195858A (ja) | 1984-11-07 |
Family
ID=13403133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6945583A Pending JPS59195858A (ja) | 1983-04-20 | 1983-04-20 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59195858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015146433A (ja) * | 2005-09-12 | 2015-08-13 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | コンデンサ構造 |
-
1983
- 1983-04-20 JP JP6945583A patent/JPS59195858A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015146433A (ja) * | 2005-09-12 | 2015-08-13 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | コンデンサ構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4042952A (en) | R. F. power transistor device with controlled common lead inductance | |
| JPS6352781B2 (ja) | ||
| US5233313A (en) | High power field effect transistor amplifier | |
| US7605450B2 (en) | High frequency arrangement | |
| JPS63248112A (ja) | 厚膜コンデンサ | |
| US5874859A (en) | High-frequency amplifier integrated-circuit device | |
| JPH06349676A (ja) | マイクロチップコンデンサ | |
| JPS59195858A (ja) | 混成集積回路 | |
| US4344049A (en) | Surface wave component | |
| JP2738701B2 (ja) | 高周波増幅回路 | |
| JPS6114183Y2 (ja) | ||
| US6337791B1 (en) | Capacitor featuring internal electrode with pad | |
| JPH10256850A (ja) | 半導体装置及び高周波電力増幅器 | |
| US6469886B1 (en) | Monolithic integrated capacitor | |
| JP2590686B2 (ja) | 混成集積回路 | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JPS6032749Y2 (ja) | チップ形静電容量素子 | |
| JPS62150903A (ja) | 高周波混成集積回路装置 | |
| JPS6035247Y2 (ja) | 半導体装置 | |
| JPH01283951A (ja) | トランジスタ装置 | |
| JPS63184358A (ja) | 半導体集積回路 | |
| JPS584184Y2 (ja) | バイアス用コンデンサ | |
| JPH0363315B2 (ja) | ||
| JPS588584B2 (ja) | 高周波トランジスタ | |
| JP2604138Y2 (ja) | カップリングコンデンサを用いたハイブリッドｉｃ |