JP2015146433A - コンデンサ構造 - Google Patents
コンデンサ構造 Download PDFInfo
- Publication number
- JP2015146433A JP2015146433A JP2015042819A JP2015042819A JP2015146433A JP 2015146433 A JP2015146433 A JP 2015146433A JP 2015042819 A JP2015042819 A JP 2015042819A JP 2015042819 A JP2015042819 A JP 2015042819A JP 2015146433 A JP2015146433 A JP 2015146433A
- Authority
- JP
- Japan
- Prior art keywords
- wall
- finger
- capacitor structure
- wall portion
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 141
- 239000000758 substrate Substances 0.000 claims description 32
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】端子の表面領域を低減させることにより、寄生的な電気容量を低減させる。【解決手段】複数のコンデンサのための第一末端に貢献する第1の壁22と、各々がコンデンサの異なる一つのための第2の端末として振る舞う複数の第2の壁24と、を具備し、第1の壁は、第1の一般の領域から伸びている複数の人差し指領域人差し指領域の一つ以上は、少なくとも部分的に異なる第2の壁の間に位置する。【選択図】図2
Description
本出願は2005年9月12日に出願された暫定的な米国出願番号60/716,485(題名:線形コンデンサバンクのレイアウト)の利点を請求する。そして、前記米国出願が、本出願の譲受人に譲り受けされ、全ての目的のために、そのままの状態でリファレンスとして本願において取り入れられるものとする。
本発明は、一般に集積回路構成要素に関し、より詳しくはコンデンサ(キャパシタ:capacitor)に関する。
様々な電気アプリケーションにより、各々が第1の端子及び第2の端子を有する複数のコンデンサを具備するコンデンサ構造の使用が可能となる。この様なコンデンサ構造には、複数の第1の端子のそれぞれに接続され、各第1の端子の電位が実質的に同一になるようにするための共通線も含まれる。さらに、この様なコンデンサ構造には、それぞれが第2の端子の種々の一つに接続され、各第2の端子の電位が実質的に異なるようにするための複数のコンデンサ線も含まれる。集積回路におけるこの様なコンデンサ構造は、垂直平行平板コンデンサ(vertical parallel plate capacitors)を使用して実装されることができる。しかしながら、垂直平行平板コンデンサを使用してコンデンサ構造を構築することで、寄生的な静電容量を望ましくない高いレベルにしてしまうことが、結果としてあり得る。その結果、この様なコンデンサ構造を実装するために、垂直平行平板プレート技術の使用に関して、寄生的な静電容量を減少させる必要性がある。
複数のコンデンサに対して第1の端子として振る舞う第1壁部を有するコンデンサ構造である。このコンデンサ構造は、複数の第2壁部も具備している。複数の第2壁部は、それぞれがコンデンサの種々の一つに対して第2の端子として振る舞う。
コンデンサ構造の実施形態は、複数のコンデンサに対して第1の端子として振る舞う第1壁部を有する。この第1壁部は、共有領域から伸び出している複数の第1の指領域を有する。また、実施形態に係るコンデンサ構造は、それぞれがコンデンサの種々の一つに対して第2の端子として振る舞う複数の第2壁部も有している。この第2壁部は、共有領域から伸び出している複数の第2の指領域を有する。第2の指領域は、第1の指領域に対して実質的に平行であり、種々の第2壁部からの第2の指領域の間において、一つ或いはそれ以上の第1の指領域が少なくとも部分的に位置するように、配置されている。第1壁部及び第2壁部は、基板に対して垂直である。
コンデンサ構造は、複数のコンデンサに共通する第1の端子を具備する。また、コンデンサ構造は、複数の第2の端子も具備する。第2の端子のそれぞれは、複数のコンデンサの一つに含まれている。コンデンサは、それぞれが、垂直平行平板コンデンサになることができる。従って、第1の端子は、第1の壁部を有するかこれより構成されるものとなり得る。また、第2の端子は、第2の壁部を有するかこれより構成されるものとなり得る。第1の端子は、第1の端子を含むそれぞれのコンデンサの代わりに、それぞれのコンデンサに対して共通するものであるから、第1の端子の全表面領域は、少なくなる。第1の端子の表面領域を低減させることにより、コンデンサ構造の寄生的な電気容量も低減する。結果として、コンデンサ構造は、寄生的な電気容量を低減させることができる。
図1は、様々な電子アプリケーションで使用される回路についての概略図である。この回路は、それぞれが第1の端子12及び第2の端子14を有する複数のコンデンサ10を具備している。各第1の端子12は、各第1の端子12が同じ電位となるように、それぞれ共通線16と電気的に接続されている。各第2の端子14は、各第2の端子14が異なる電位となるように、それぞれことなるコンデンサ線18と電気的に接続されている。
図2から図4は、図1において例示される回路を履行するコンデンサ構造を例示するものであり、コンデンサ構造の上面図である。図3は、図2とラベルをつけられる線に沿っての図2に示されるコンデンサ構造の横断面である。図4は、図2のBとラベルをつけられる矢の方向に見てされる図2に示されるコンデンサ構造の側面図である。
コンデンサ構造は、図1において例示されたコンデンサ10のそれぞれに対して第1の端子12として役立ち、且つ電気的に導通する第1壁部22を具備する。このコンデンサ構造は、電気的に導通する複数の第2の壁部24も具備している。それぞれの第2の壁部24は、図1において例示されているようなコンデンサ10のうちの一つに対して第2の端子14として振る舞う。例えば酸化物の様な誘電体26は、第1壁部22と第2壁部24との間に位置する。従って、第2の壁部24、第1の壁部22の連合した位置、連合した誘電体26は、図1において例示したコンデンサ10のうちの一つとして振る舞う。第1壁部22は各コンデンサに対して共通であるから、第1壁部22は、図1の回路の共通線16の様に振る舞うことも可能である。すなわち、第2壁部24は互いに分離可能であるから、各第2壁部24は、図1の回路のコンデンサ線18のように振る舞うことも可能である。
第1壁部22と第2壁部24は、基板28条に位置している。これらの壁部は、基板28に対して実質的に垂直になることも可能である。すなわち、これらの壁部は、基板に相対して実質的に直立している。その結果、コンデンサは、垂直平行平面コンデンサとなることができる。第1壁部22と第2壁部24とは、基板28上において直接置かれているように例示されているが、第1壁部22と基板28との間及び/又は第2壁部24と基板28との間において、付加的な物質を配置するようにしてもよい。例えば、図3及び図4は、基板28と第1壁部22との間及び基板28と第2壁部24との間において配置された酸化物層29を例示している。
第1壁部22は、第1共有領域30と当該第1共有領域24から伸び出した複数の第1の指領域32とを具備している。第1の指領域32は、実質的に第2壁部24と同様である。各第2壁部24は、複数の指領域32の間において少なくとも部分的に位置し、第1の指領域32のうちの少なくとも幾つかは、第2壁部24の間において少なくとも部分的に位置している。すなわち、第1の指領域32と第2壁部24とは、図3において示された断面から明らかである第2壁部24と交互第1の指領域32と共に、一列、積み重ね、又は柱のように配置されている。第1の指領域32及び第2壁部24の図示された配置に代わって、第1の指領域32又は当該第1の指領域32の少なくとも幾つかが第2壁部24の間において少なくとも部分的に配置されている間、第1の指領域32及び第2壁部24を第1の指領域32の間において少なくとも部分的に配置するようにしてもよい。
少なくとも一つの第1の指領域32は、種々の第2壁部24の間において配置されている。例えば、Fとラベルされた第1の指領域32は、二つの異なる第2壁部24の間に配置されている。従って、隣り合う第2壁部24の間において、一を超えない第1の指領域21が配置される。隣り合う第2壁部24の間においては、隣り合う対の第2壁部24は、隣り合う対の第2壁部24において含まれる第2壁部24の間に他の第2壁部24が配置されないように、第2壁部24の対となる。
一つ又はそれ以上の第2壁部の少なくとも一部は、第1の共通領域及び二つの第1の指領域によって定義されるポケットに受け入れられる。第1の共通領域と第2の壁部との間の最短距離は、第2壁部と最も近い第1の指領域との間の最短距離より大きいか又は等しくなり得る。従って、或いは選択的に、第1の指領域32が都内合う第2壁部24の間に位置する場合には、第1の指領域と各第2壁部との間の最短距離は、同じか異なるものになることができる。
図5から図7は、図1において例示される回路を履行するコンデンサ構造の他の実施形態例示するものであり、図5は、コンデンサ構造の上面図である。図6は、図5において例示される回路を履行するコンデンサ構造の、Aでラベリングされた線に沿って見た断面図である。図7は、Bでラベリングされた方向から見た図5において示されたコンデンサ構造の側面図である。
コンデンサ構造は、第1壁部22を有している。この第1壁部22は、電気的に導通するものであり、図1において例示されているコンデンサ10のそれぞれに対して第1の端子12として振る舞う。コンデンサ構造は、電気的に導通する複数の第2壁部24も有している。第2壁部24のそれぞれは、図1において例示されているコンデンサ10のうちの一つに対して第2の端子14として振る舞う。例えば酸化物のような誘電体26は、第1壁部22と第2壁部24との間に位置している。すなわち、第2壁部24、第1壁部22の関連する一部、関連する誘電体26は、図1において例示されているコンデンサのうちの一つとして振る舞う。第1壁部22は各コンデンサに対して共通であるため、第1壁部22は、各コンデンサに対して第1の端子として振る舞うことに加えて、図1の回路においては共有線16として振る舞う。従って、第2壁部24は相互に分離するため、各第2壁部24は図1の回路においてコンデンサ線18として振る舞う。
第1壁部22及び第2壁部24は、基板28上に配置されている。これらの壁部は、基板28に対して実質的に垂直となり得る。その結果、これらの壁部は、基板に相対して直角である。すなわち、コンデンサは垂直平行平板コンデンサとなることができる。好適な基板28として、一つ又はそれ以上の物質層を有することができる。第1壁部22及び第2壁部24は、基板28上に直接的に配置されたものが例示されているが、第1壁部22と基板28との間及び/又は第2壁部24と基板28との間において、付加的な物質を配置することも可能である。例えば、図6及び図7は、基板28と第1壁部22との間及び当該基板と第2壁部との間に配置された酸化物29の層を例示している。
第1壁部22は、第1の共通領域30と当該第1の共有領域30から延びる複数の第1の指領域32とを有している。第2壁部24は、第2の共通領域34と当該第2の共有領域34から延びる複数の第2の指領域36とを有している。第1の指領域32は、第2の指領域36と実質的に同様である。第2の指領域36のそれぞれは、第1の指領域32と、第2の指領域36の間に少なくとも部分的に配置された当該第1の指領域32の少なくとも幾つかとの間において、少なくとも部分的に配置されている。すなわち、第1の指領域32及び第2の指領域36は、第2の指領域36と第1の指領域32とが交互に一列に、積み重ねて、柱状に配置されている。この様な配置においては、コンデンサ構造における第1の指領域32の数は、第2の指領域36に1を足した数と等しくなり得る。第1の指領域32と第2壁部24との例示された配置が交互である場合、第1の指領域32と第2壁部24とは、第2壁部24のうちの幾つかが第1の指領域32の間において少なくとも部分的に位置するように、配置され得る。一方、第1の指領域のそれぞれ又はそのうちの幾つかは、第2壁部24の間において、少なくとも部分的に配置される。従って、当該コンデンサ構造における第2の指領域36の数は、第1の指領域32の1を足した数と等しくなり得る。
第1の指領域32のうちの少なくとも一つは、種々の第2壁部24からの第2の指領域36の間において配置される。例えば、Fでラベリングされた第1の指領域32は、種々の第2壁部24からの第2の指領域36の間において配置される。従って、一つの第1の指領域32は、種々の第2壁部24からの隣り合う第2の指領域36の間において配置される。この種々の第2壁部24においては、第2の指領域36の隣り合う一対は、第2の指領域36の隣り合う一対において含まれる第2の指領域36の間において、いずれの他の第2の指領域36も位置しないように配置された第2の指領域36の一対となる。
第2の指領域のうちの少なくとも一つの少なくとも一部は、第1の共通領域及び二つの第1の指領域によって定義されるポケットに受け入れられる。第1の共通領域と第2の指領域との間の最短距離は、第2の指領域と最も近い第1の指領域との間の最短距離と同じか、それより大きなものとなり得る。第1の指領域32が隣り合う第2の指領域間に位置する場合には、第1の指領域と第2の指領域との間の最短距離は、同一か異なるものとなる可能性がある。
図2から図7において例示されている第1壁部22及び第2壁部25は、連続的に電気的導通を行う媒体によって構築されたものである。図8は、図2から図7までに示された第1壁部22及び/又は第2壁部24の構造と選択可能な構造を有する壁部の側面図である。この壁部は、電気的導通を行う媒体40によって構築された複数の導電層を有している。バイアス42は、導電層の間において電気的導通を提供する。単一のバイアス42は、図8に例示された隣り合う導電層の間において位置することも可能である。或いは、複数のバイアス42は、図9に例示された隣り合う導電層の間において位置することも可能である。バイアス42の間にある介在物質44は、誘電体と同一にすることが可能である。
好適な導電媒体は、これに限定されるものではないが、例えば銅やアルミニウムのような電気的導通を行う金属を含むものである。好適な誘電体としては、これに限定されるものではないが、酸化物である。
コンデンサ構造は、通常の集積回路製造技術を用いることで、製造することが可能である。
回路及びコンデンサ構造は三つのコンデンサを有するように上記において示されているが、回路及びコンデンサ構造は、付加的なコンデンサ又は少数のコンデンサを含むように率に応じて定めることも可能である。例えば、回路及びコンデンサ構造は、二つのコンデンサ或いは三つ以上のコンデンサと同程度の数を有することができる。これに加えて、或いは選択的に、当該コンデンサ構造における種々のコンデンサは、種々の形態を採用することができる。例えば、種々のコンデンサが種々の数の第2の指領域を有することも可能である。さらなる例として、当該コンデンサ構造における種々の第2の共通領域は、種々の数の第2の指領域に接続することも可能である。
第1壁部の第1の指領域及び第2壁部は、共通領域の単一側面から伸び出すように上記において示したが、第1壁部及び/又は第2壁部は、共通の壁部の異なる側面から伸び出す指領域を有することも可能である。
誘電体は、第1壁部と第2壁部との間において、排他的に位置するものとして例示したが、誘電体は、当該コンデンサ構造において他の位置において配置されるようにしてもよい。例えば、誘電体を、コンデンサ構造の一つ或いはそれ以上の壁部の外側において配置することも可能である。
当該分野におけるどの様な当業者であっても、開示された実施形態に関する以上述べた説明によれば、本願発明を生産し使用することができる。これらの実施形態の種々の改良は、当該分野における当業者にとって直ちに明らかなものであるだろうし、また、ここにおいて定義された包括的な原理は、当該発明の精神又は範疇から逸脱することなしに、他の実施形態に対しても適用可能である。すなわち、本願発明は、当該説明にいて示された実施形態に限定する意図ではなく、当該説明において開示された原理や新規の特徴と整合する最も広義な範囲に従うものである。
当該分野におけるどの様な当業者であっても、開示された実施形態に関する以上述べた説明によれば、本願発明を生産し使用することができる。これらの実施形態の種々の改良は、当該分野における当業者にとって直ちに明らかなものであるだろうし、また、ここにおいて定義された包括的な原理は、当該発明の精神又は範疇から逸脱することなしに、他の実施形態に対しても適用可能である。すなわち、本願発明は、当該説明にいて示された実施形態に限定する意図ではなく、当該説明において開示された原理や新規の特徴と整合する最も広義な範囲に従うものである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1] 複数のコンデンサに共通である第1の端子として振る舞うように構成される第1壁部と、
前記複数のコンデンサのうちの区別された一つに対して第2の端子として振る舞うようにそれぞれが構成される複数の第2壁部と、
を具備するコンデンサ構造。
[C2] 前記第1壁部は、基板に関して実質的に垂直に立っており、
前記複数の第2壁部は、前記基板に関して実質的に垂直に立っているC1記載のコンデンサ構造。
[C3] 前記第1壁部の少なくとも一部は、前記複数の第2壁部のうちの第1の第2壁部と第2の第2壁部との間に配置され、前記第1の第2壁部は、前記第2の第2壁部とは異なるものであるC1記載のコンデンサ構造。
[C4] 前記第1壁部は、複数の第1の導電層と、前記複数の第1の導電層間の電気的接続を提供するための一つ又はそれ以上のバイアスとを有し、
前記第2壁部は、複数の第2の導電層と、前記複数の第2の導電層間の電気的接続を提供するための一つ又はそれ以上のバイアスとを有するC1記載のコンデンサ構造。
[C5] 前記第1壁部は、第1の共有領域から延びる複数の第1の指領域を有し、
前記複数の指領域のうちの少なくとも一つは、前記複数の第2壁部のうちの第1の第2壁部と第2の第2壁部との間において、少なくとも部分的に配置され、
前記第1の第2壁部は、前記第2の第2壁部とは異なるものであるC1記載のコンデンサ構造。
[C6] 前記第1壁部は、第1の共有領域から延びる複数の第1の指領域を有し、
前記第2の壁部は、第2の共有領域から延びる複数の第2の指領域を有し、
一つ又はそれ以上の前記第1の指領域は、前記第1の第2壁部からの第2の指領域と前記第2の第2壁部からの第2の指領域との間において、少なくとも部分的に配置され、
前記第1の第2壁部は、前記第2の第2壁部とは異なるものであるC1記載のコンデンサ構造。
[C7] 前記第1の指領域の数は、前記第2の指領域の数に比して多いC6記載のコンデンサ構造。
[C8] 前記第1の指領域は、実質的に前記第2の指領域と平行であるC6記載のコンデンサ構造。
[C9] 前記第1の指領域はいずれかの隣り合う前記第2の指領域の対の間において配置され、
前記隣り合う前記第2の指領域の対は、いずれの前記第2の指領域が前記隣り合う前記第2の指領域の対で含まれる前記第2の指領域の間において位置するように、配列されるC6記載のコンデンサ構造。
[C10] 前記第1の指領域は、前記第2の指領域と交互であるC9記載のコンデンサ構造。
[C11] 前記第2壁部の少なくとも一つの少なくとも一部は、前記第1の共有領域及び二つの前記第1の指領域によって、ポケット内に受け入れられるC1記載のコンデンサ構造。
[C12] 複数のコンデンサに対する第1の端子として振る舞うものであって、共有領域から延びる複数の第1の指領域を有し基板に対して垂直な第1壁部と、
それぞれが前記コンデンサのうちの異なる一つに対して第2の端子として振る舞うものであって、それぞれが基板に対して垂直であり且つ共有領域から延びる複数の第2の領域を含む複数の第2壁部と、を具備し、
前記第2の指領域は、実質的に前記第1の指領域と平行であり、前記第2壁部のうちの第1の前記第2壁部からの第2の指領域と前記第2壁部のうちの第2の前記第2壁部からの第2の指領域との間において、一つ又はそれ以上の前記第1の指領域が部分的に位置するように配置されており、
前記第2壁部のうちの第1の前記第2壁部は、前記第2壁部のうちの第2の前記第2壁部とは異なるものであるコンデンサ構造。
[C13] 前記第1の指領域と前記第2の指領域とは、交互となるように、且つ前記第1の指領域の一つが隣り合う前記第2の指領域の間において位置するように配置されるものであり、
隣り合う前記第2の指領域のそれぞれは、隣り合う前記第2の指領域の対の間において他の前記第2の指領域が位置しないように、配置されているC12記載のコンデンサ構造。
[C14] 複数のコンデンサに対して共通な第1の端子を提供する第1壁手段と
前記複数のコンデンサの異なる一つに対して、第2に端子を提供する複数の第2壁手段と、
を具備するコンデンサ構造。
[C15] 前記第1壁手段は、基板に関して実質的に垂直に立てられており、
前記第2壁手段は、前記基板に関して実質的に垂直に立てられているC14記載のコンデンサ構造。
[C16] 前記第1壁手段の少なくとも一部は、前記複数の第2の壁手段のうちの第1の一つと前記複数の第2の壁手段のうちの第2の一つとの間に位置し、
前記第1の一つと前記第2の一つとは、異なるものであるC14記載のコンデンサ構造。
[C17] 前記第1壁手段は、導電のための複数の第1の導電層手段と、前記第1の導電層の間で電気的接続を供給するための一つ又はそれ以上の経由手段と、を具備し、
前記第2壁手段は、導電のための複数の第2の導電層手段と、前記第2の導電層の間で電気的接続を供給するための一つ又はそれ以上の経由手段と、を具備するC14記載のコンデンサ構造。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[C1] 複数のコンデンサに共通である第1の端子として振る舞うように構成される第1壁部と、
前記複数のコンデンサのうちの区別された一つに対して第2の端子として振る舞うようにそれぞれが構成される複数の第2壁部と、
を具備するコンデンサ構造。
[C2] 前記第1壁部は、基板に関して実質的に垂直に立っており、
前記複数の第2壁部は、前記基板に関して実質的に垂直に立っているC1記載のコンデンサ構造。
[C3] 前記第1壁部の少なくとも一部は、前記複数の第2壁部のうちの第1の第2壁部と第2の第2壁部との間に配置され、前記第1の第2壁部は、前記第2の第2壁部とは異なるものであるC1記載のコンデンサ構造。
[C4] 前記第1壁部は、複数の第1の導電層と、前記複数の第1の導電層間の電気的接続を提供するための一つ又はそれ以上のバイアスとを有し、
前記第2壁部は、複数の第2の導電層と、前記複数の第2の導電層間の電気的接続を提供するための一つ又はそれ以上のバイアスとを有するC1記載のコンデンサ構造。
[C5] 前記第1壁部は、第1の共有領域から延びる複数の第1の指領域を有し、
前記複数の指領域のうちの少なくとも一つは、前記複数の第2壁部のうちの第1の第2壁部と第2の第2壁部との間において、少なくとも部分的に配置され、
前記第1の第2壁部は、前記第2の第2壁部とは異なるものであるC1記載のコンデンサ構造。
[C6] 前記第1壁部は、第1の共有領域から延びる複数の第1の指領域を有し、
前記第2の壁部は、第2の共有領域から延びる複数の第2の指領域を有し、
一つ又はそれ以上の前記第1の指領域は、前記第1の第2壁部からの第2の指領域と前記第2の第2壁部からの第2の指領域との間において、少なくとも部分的に配置され、
前記第1の第2壁部は、前記第2の第2壁部とは異なるものであるC1記載のコンデンサ構造。
[C7] 前記第1の指領域の数は、前記第2の指領域の数に比して多いC6記載のコンデンサ構造。
[C8] 前記第1の指領域は、実質的に前記第2の指領域と平行であるC6記載のコンデンサ構造。
[C9] 前記第1の指領域はいずれかの隣り合う前記第2の指領域の対の間において配置され、
前記隣り合う前記第2の指領域の対は、いずれの前記第2の指領域が前記隣り合う前記第2の指領域の対で含まれる前記第2の指領域の間において位置するように、配列されるC6記載のコンデンサ構造。
[C10] 前記第1の指領域は、前記第2の指領域と交互であるC9記載のコンデンサ構造。
[C11] 前記第2壁部の少なくとも一つの少なくとも一部は、前記第1の共有領域及び二つの前記第1の指領域によって、ポケット内に受け入れられるC1記載のコンデンサ構造。
[C12] 複数のコンデンサに対する第1の端子として振る舞うものであって、共有領域から延びる複数の第1の指領域を有し基板に対して垂直な第1壁部と、
それぞれが前記コンデンサのうちの異なる一つに対して第2の端子として振る舞うものであって、それぞれが基板に対して垂直であり且つ共有領域から延びる複数の第2の領域を含む複数の第2壁部と、を具備し、
前記第2の指領域は、実質的に前記第1の指領域と平行であり、前記第2壁部のうちの第1の前記第2壁部からの第2の指領域と前記第2壁部のうちの第2の前記第2壁部からの第2の指領域との間において、一つ又はそれ以上の前記第1の指領域が部分的に位置するように配置されており、
前記第2壁部のうちの第1の前記第2壁部は、前記第2壁部のうちの第2の前記第2壁部とは異なるものであるコンデンサ構造。
[C13] 前記第1の指領域と前記第2の指領域とは、交互となるように、且つ前記第1の指領域の一つが隣り合う前記第2の指領域の間において位置するように配置されるものであり、
隣り合う前記第2の指領域のそれぞれは、隣り合う前記第2の指領域の対の間において他の前記第2の指領域が位置しないように、配置されているC12記載のコンデンサ構造。
[C14] 複数のコンデンサに対して共通な第1の端子を提供する第1壁手段と
前記複数のコンデンサの異なる一つに対して、第2に端子を提供する複数の第2壁手段と、
を具備するコンデンサ構造。
[C15] 前記第1壁手段は、基板に関して実質的に垂直に立てられており、
前記第2壁手段は、前記基板に関して実質的に垂直に立てられているC14記載のコンデンサ構造。
[C16] 前記第1壁手段の少なくとも一部は、前記複数の第2の壁手段のうちの第1の一つと前記複数の第2の壁手段のうちの第2の一つとの間に位置し、
前記第1の一つと前記第2の一つとは、異なるものであるC14記載のコンデンサ構造。
[C17] 前記第1壁手段は、導電のための複数の第1の導電層手段と、前記第1の導電層の間で電気的接続を供給するための一つ又はそれ以上の経由手段と、を具備し、
前記第2壁手段は、導電のための複数の第2の導電層手段と、前記第2の導電層の間で電気的接続を供給するための一つ又はそれ以上の経由手段と、を具備するC14記載のコンデンサ構造。
Claims (17)
- 複数のコンデンサに共通である第1の端子として振る舞うように構成される第1壁部と、
前記複数のコンデンサのうちの区別された一つに対して第2の端子として振る舞うようにそれぞれが構成される複数の第2壁部と、
を具備するコンデンサ構造。 - 前記第1壁部は、基板に関して実質的に垂直に立っており、
前記複数の第2壁部は、前記基板に関して実質的に垂直に立っている請求項1記載のコンデンサ構造。 - 前記第1壁部の少なくとも一部は、前記複数の第2壁部のうちの第1の第2壁部と第2の第2壁部との間に配置され、前記第1の第2壁部は、前記第2の第2壁部とは異なるものである請求項1記載のコンデンサ構造。
- 前記第1壁部は、複数の第1の導電層と、前記複数の第1の導電層間の電気的接続を提供するための一つ又はそれ以上のバイアスとを有し、
前記第2壁部は、複数の第2の導電層と、前記複数の第2の導電層間の電気的接続を提供するための一つ又はそれ以上のバイアスとを有する請求項1記載のコンデンサ構造。 - 前記第1壁部は、第1の共有領域から延びる複数の第1の指領域を有し、
前記複数の指領域のうちの少なくとも一つは、前記複数の第2壁部のうちの第1の第2壁部と第2の第2壁部との間において、少なくとも部分的に配置され、
前記第1の第2壁部は、前記第2の第2壁部とは異なるものである請求項1記載のコンデンサ構造。 - 前記第1壁部は、第1の共有領域から延びる複数の第1の指領域を有し、
前記第2の壁部は、第2の共有領域から延びる複数の第2の指領域を有し、
一つ又はそれ以上の前記第1の指領域は、前記第1の第2壁部からの第2の指領域と前記第2の第2壁部からの第2の指領域との間において、少なくとも部分的に配置され、
前記第1の第2壁部は、前記第2の第2壁部とは異なるものである請求項1記載のコンデンサ構造。 - 前記第1の指領域の数は、前記第2の指領域の数に比して多い請求項6記載のコンデンサ構造。
- 前記第1の指領域は、実質的に前記第2の指領域と平行である請求項6記載のコンデンサ構造。
- 前記第1の指領域はいずれかの隣り合う前記第2の指領域の対の間において配置され、
前記隣り合う前記第2の指領域の対は、いずれの前記第2の指領域が前記隣り合う前記第2の指領域の対で含まれる前記第2の指領域の間において位置するように、配列される請求項6記載のコンデンサ構造。 - 前記第1の指領域は、前記第2の指領域と交互である請求項9記載のコンデンサ構造。
- 前記第2壁部の少なくとも一つの少なくとも一部は、前記第1の共有領域及び二つの前記第1の指領域によって、ポケット内に受け入れられる請求項1記載のコンデンサ構造。
- 複数のコンデンサに対する第1の端子として振る舞うものであって、共有領域から延びる複数の第1の指領域を有し基板に対して垂直な第1壁部と、
それぞれが前記コンデンサのうちの異なる一つに対して第2の端子として振る舞うものであって、それぞれが基板に対して垂直であり且つ共有領域から延びる複数の第2の領域を含む複数の第2壁部と、を具備し、
前記第2の指領域は、実質的に前記第1の指領域と平行であり、前記第2壁部のうちの第1の前記第2壁部からの第2の指領域と前記第2壁部のうちの第2の前記第2壁部からの第2の指領域との間において、一つ又はそれ以上の前記第1の指領域が部分的に位置するように配置されており、
前記第2壁部のうちの第1の前記第2壁部は、前記第2壁部のうちの第2の前記第2壁部とは異なるものであるコンデンサ構造。 - 前記第1の指領域と前記第2の指領域とは、交互となるように、且つ前記第1の指領域の一つが隣り合う前記第2の指領域の間において位置するように配置されるものであり、
隣り合う前記第2の指領域のそれぞれは、隣り合う前記第2の指領域の対の間において他の前記第2の指領域が位置しないように、配置されている請求項12記載のコンデンサ構造。 - 複数のコンデンサに対して共通な第1の端子を提供する第1壁手段と
前記複数のコンデンサの異なる一つに対して、第2に端子を提供する複数の第2壁手段と、
を具備するコンデンサ構造。 - 前記第1壁手段は、基板に関して実質的に垂直に立てられており、
前記第2壁手段は、前記基板に関して実質的に垂直に立てられている請求項14記載のコンデンサ構造。 - 前記第1壁手段の少なくとも一部は、前記複数の第2の壁手段のうちの第1の一つと前記複数の第2の壁手段のうちの第2の一つとの間に位置し、
前記第1の一つと前記第2の一つとは、異なるものである請求項14記載のコンデンサ構造。 - 前記第1壁手段は、導電のための複数の第1の導電層手段と、前記第1の導電層の間で電気的接続を供給するための一つ又はそれ以上の経由手段と、を具備し、
前記第2壁手段は、導電のための複数の第2の導電層手段と、前記第2の導電層の間で電気的接続を供給するための一つ又はそれ以上の経由手段と、を具備する請求項14記載のコンデンサ構造。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US71648505P | 2005-09-12 | 2005-09-12 | |
US60/716,485 | 2005-09-12 | ||
US11/404,471 US7548407B2 (en) | 2005-09-12 | 2006-04-13 | Capacitor structure |
US11/404,471 | 2006-04-13 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012108401A Division JP5774544B2 (ja) | 2005-09-12 | 2012-05-10 | コンデンサ構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015146433A true JP2015146433A (ja) | 2015-08-13 |
Family
ID=37396853
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008531262A Withdrawn JP2009508360A (ja) | 2005-09-12 | 2006-09-11 | コンデンサ構造 |
JP2012108401A Active JP5774544B2 (ja) | 2005-09-12 | 2012-05-10 | コンデンサ構造 |
JP2015042819A Pending JP2015146433A (ja) | 2005-09-12 | 2015-03-04 | コンデンサ構造 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008531262A Withdrawn JP2009508360A (ja) | 2005-09-12 | 2006-09-11 | コンデンサ構造 |
JP2012108401A Active JP5774544B2 (ja) | 2005-09-12 | 2012-05-10 | コンデンサ構造 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7548407B2 (ja) |
EP (1) | EP1943666B1 (ja) |
JP (3) | JP2009508360A (ja) |
KR (1) | KR101037009B1 (ja) |
CN (1) | CN101305449B (ja) |
WO (1) | WO2007033229A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5193795B2 (ja) * | 2008-10-21 | 2013-05-08 | 新電元工業株式会社 | 高電圧発生装置 |
UA106514C2 (uk) | 2010-01-20 | 2014-09-10 | Ксилеко, Инк. | Спосіб та система для оцукрювання та ферментації сировини з біомаси |
DE102013008858B4 (de) | 2012-05-24 | 2022-07-14 | Infineon Technologies Ag | Kapazitätsstruktur |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54110790A (en) * | 1978-02-17 | 1979-08-30 | Citizen Watch Co Ltd | Ic chip containing capacitor |
JPS59195858A (ja) * | 1983-04-20 | 1984-11-07 | Nec Corp | 混成集積回路 |
JPH06349679A (ja) * | 1993-06-14 | 1994-12-22 | Murata Mfg Co Ltd | 積層型貫通コンデンサ |
JPH09289286A (ja) * | 1996-04-23 | 1997-11-04 | Sumitomo Metal Ind Ltd | 半導体装置の容量素子 |
JPH11501159A (ja) * | 1995-03-03 | 1999-01-26 | ノーザン・テレコム・リミテッド | 集積回路用コンデンサ構造およびその製造方法 |
JP2001189420A (ja) * | 2000-01-05 | 2001-07-10 | Nec Corp | 半導体装置 |
JP2002506283A (ja) * | 1998-03-04 | 2002-02-26 | エイブイエックス コーポレイション | 超小型キャパシタアレイ |
JP2005183739A (ja) * | 2003-12-19 | 2005-07-07 | Ricoh Co Ltd | 容量素子 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4166257A (en) * | 1977-10-19 | 1979-08-28 | Motorola, Inc. | Capacitively weighted surface acoustic wave device |
JPS6386912A (ja) * | 1986-09-30 | 1988-04-18 | Toshiba Corp | 弾性表面波トランスデユ−サ |
DE19536528A1 (de) * | 1995-09-29 | 1997-04-03 | Siemens Ag | Integrierbarer Kondensator und Verfahren zu seiner Herstellung |
DE19639899B4 (de) * | 1996-09-27 | 2005-07-07 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicheranordnung |
JPH10340825A (ja) * | 1997-06-06 | 1998-12-22 | Murata Mfg Co Ltd | 3端子電子部品アレイ |
JPH1126292A (ja) * | 1997-06-30 | 1999-01-29 | Taiyo Yuden Co Ltd | チップ型cr複合アレイ |
JP3368817B2 (ja) * | 1997-11-21 | 2003-01-20 | 株式会社村田製作所 | 積層型電子部品アレイ |
JPH11214251A (ja) * | 1998-01-27 | 1999-08-06 | Murata Mfg Co Ltd | 積層型コンデンサアレイ |
JP3677674B2 (ja) * | 2000-03-14 | 2005-08-03 | 松下電器産業株式会社 | 半導体装置 |
US6822312B2 (en) | 2000-04-07 | 2004-11-23 | Koninklijke Philips Electronics N.V. | Interdigitated multilayer capacitor structure for deep sub-micron CMOS |
US6411492B1 (en) | 2000-05-24 | 2002-06-25 | Conexant Systems, Inc. | Structure and method for fabrication of an improved capacitor |
US6570210B1 (en) * | 2000-06-19 | 2003-05-27 | Koninklijke Philips Electronics N.V. | Multilayer pillar array capacitor structure for deep sub-micron CMOS |
JP2002190574A (ja) * | 2000-12-22 | 2002-07-05 | Hitachi Ltd | 半導体集積回路装置 |
US6927581B2 (en) * | 2001-11-27 | 2005-08-09 | Upek, Inc. | Sensing element arrangement for a fingerprint sensor |
KR100442104B1 (ko) | 2001-12-27 | 2004-07-27 | 삼성전자주식회사 | 커패시터를 갖는 반도체 소자의 제조방법 |
TW548779B (en) | 2002-08-09 | 2003-08-21 | Acer Labs Inc | Integrated capacitor and method of making same |
JP4671600B2 (ja) * | 2002-12-27 | 2011-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
DE10303738B4 (de) | 2003-01-30 | 2007-12-27 | Infineon Technologies Ag | Speicherkondensator und Speicherzellenanordnung |
-
2006
- 2006-04-13 US US11/404,471 patent/US7548407B2/en active Active
- 2006-09-11 CN CN2006800420904A patent/CN101305449B/zh active Active
- 2006-09-11 EP EP06803476.8A patent/EP1943666B1/en active Active
- 2006-09-11 JP JP2008531262A patent/JP2009508360A/ja not_active Withdrawn
- 2006-09-11 KR KR1020087008690A patent/KR101037009B1/ko active IP Right Grant
- 2006-09-11 WO PCT/US2006/035603 patent/WO2007033229A1/en active Application Filing
-
2012
- 2012-05-10 JP JP2012108401A patent/JP5774544B2/ja active Active
-
2015
- 2015-03-04 JP JP2015042819A patent/JP2015146433A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54110790A (en) * | 1978-02-17 | 1979-08-30 | Citizen Watch Co Ltd | Ic chip containing capacitor |
JPS59195858A (ja) * | 1983-04-20 | 1984-11-07 | Nec Corp | 混成集積回路 |
JPH06349679A (ja) * | 1993-06-14 | 1994-12-22 | Murata Mfg Co Ltd | 積層型貫通コンデンサ |
JPH11501159A (ja) * | 1995-03-03 | 1999-01-26 | ノーザン・テレコム・リミテッド | 集積回路用コンデンサ構造およびその製造方法 |
JPH09289286A (ja) * | 1996-04-23 | 1997-11-04 | Sumitomo Metal Ind Ltd | 半導体装置の容量素子 |
JP2002506283A (ja) * | 1998-03-04 | 2002-02-26 | エイブイエックス コーポレイション | 超小型キャパシタアレイ |
JP2001189420A (ja) * | 2000-01-05 | 2001-07-10 | Nec Corp | 半導体装置 |
JP2005183739A (ja) * | 2003-12-19 | 2005-07-07 | Ricoh Co Ltd | 容量素子 |
Also Published As
Publication number | Publication date |
---|---|
KR101037009B1 (ko) | 2011-05-25 |
US20070058324A1 (en) | 2007-03-15 |
CN101305449A (zh) | 2008-11-12 |
EP1943666B1 (en) | 2016-04-20 |
US7548407B2 (en) | 2009-06-16 |
JP2009508360A (ja) | 2009-02-26 |
JP5774544B2 (ja) | 2015-09-09 |
EP1943666A1 (en) | 2008-07-16 |
KR20080045278A (ko) | 2008-05-22 |
CN101305449B (zh) | 2011-04-13 |
WO2007033229A1 (en) | 2007-03-22 |
JP2012199561A (ja) | 2012-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4343085B2 (ja) | 半導体装置 | |
TWI342575B (en) | Multilayer capacitor | |
KR101548813B1 (ko) | 적층 세라믹 커패시터 | |
US7202548B2 (en) | Embedded capacitor with interdigitated structure | |
TWI400731B (zh) | 電容元件及其製造方法 | |
JP2004502315A (ja) | セラミック多層キャパシタアレイ | |
JP4166235B2 (ja) | 積層コンデンサ | |
JPH11204372A (ja) | 積層コンデンサ | |
TW200529264A (en) | Multilayer capacitor | |
JP2001127247A5 (ja) | ||
KR20070092150A (ko) | 적층 콘덴서 및 그 실장 구조 | |
KR20150010353A (ko) | 커패시터 구조물 | |
US7095072B2 (en) | Semiconductor device with wiring layers forming a capacitor | |
JP2007095817A (ja) | 貫通型積層コンデンサアレイ | |
US7646583B2 (en) | Common centroid symmetric structure capacitor | |
JP2015146433A (ja) | コンデンサ構造 | |
JP2007059814A (ja) | 積層コンデンサ | |
US8536677B2 (en) | Capacitor structure | |
KR20010014709A (ko) | 적층 커패시터 장치 | |
JP2011108785A (ja) | 積層コンデンサ | |
JP2004241762A (ja) | 半導体装置 | |
JP2010140972A (ja) | 半導体装置 | |
KR20090066609A (ko) | 적층 세라믹 캐패시터 | |
JP2006128523A (ja) | 複合コンデンサ | |
JP2005286254A (ja) | 半導体容量装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170314 |