JPH11214251A - 積層型コンデンサアレイ - Google Patents

Abstract

(57)【要約】 【課題】 大きな静電容量を得ることができる小型の積
層型コンデンサアレイを得る。 【解決手段】 貫通型コンデンサ５１〜５４の各々の貫
通内部導体３２は、中継導体７１〜７４を介して、補助
内部導体３４に電気的に接続されている。補助内部導体
３４の各々はグランド内部導体３３に対向しており、そ
の間には静電容量Ｃ１が形成されている。静電容量Ｃ１
は、貫通内部導体３２とグランド内部導体３３との間に
形成される主静電容量Ｃ２に接続される。静電容量Ｃ１
を形成する補助内部導体３４は、入力端子６１ａ〜６４
ａ及び出力端子６１ｂ〜６４ｂの導体幅Ｗ１の範囲外に
配置されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層型コンデンサ
アレイに関し、特に、電子回路に侵入したり、電子回路
から放射されるノイズを除去するノイズフィルタ等とし
て使用される積層型コンデンサアレイに関する。

【０００２】

【従来の技術】この種の積層型コンデンサアレイとし
て、従来より、チタン酸バリウム等のセラミック誘電体
材料からなるセラミックシートを積み重ねて構成した積
層体内に、複数の貫通型コンデンサを形成したものが知
られている。該積層型コンデンサアレイは、例えば図６
に示すように、表面に貫通内部導体３を設けたセラミッ
クシート２と、表面にグランド内部導体４を設けたセラ
ミックシート５と、内部導体が設けられていないセラミ
ックシート６と外装用のセラミックシート７等で構成さ
れている。貫通内部導体３とグランド内部導体４は交互
に配置され、導体３と４の間には静電容量Ｃが形成され
ている。この積層型コンデンサアレイは、内部に四つの
貫通型コンデンサ１１〜１４を形成している。隣接する
貫通型コンデンサ１１と１２の間、１２と１３の間、１
３と１４の間にはセラミックシート６が配設されてい
る。

【０００３】各セラミックシート２，５，６，７は積み
重ねられた後、一体的に焼成され、図７に示すような積
層体１０とされる。積層体１０の手前側及び奥側の側面
には、それぞれ四つの貫通型コンデンサ１１〜１４の入
力端子２１ａ〜２４ａ並びに出力端子２１ｂ〜２４ｂが
設けられている。さらに、積層体１０の左右両端部には
それぞれグランド端子９ａ，９ｂが設けられると共に、
積層体１０の実装面１０ａにはグランド端子９ａ，９ｂ
に電気的に接続されたグランド端子９ｃが設けられてい
る。

【０００４】貫通型コンデンサ１１の貫通内部導体３
は、その両端部が入力端子２１ａ及び出力端子２１ｂに
電気的に接続されている。また、貫通型コンデンサ１１
のグランド内部導体４は、グランド端子９ｃに電気的に
接続されている。そして、貫通型コンデンサ１２の貫通
内部導体３は、その両端部が入力端子２２ａ及び出力端
子２２ｂにそれぞれ接続され、貫通型コンデンサ１３の
貫通内部導体３は、その両端部が入力端子２３ａ及び出
力端子２３ｂにそれぞれ接続され、貫通型コンデンサ１
４の貫通内部導体３は、その両端部が入力端子２４ａ及
び出力端子２４ｂにそれぞれ接続されている。また、貫
通型コンデンサ１２，１３，１４の各グランドはいずれ
も、グランド端子９ｃに電気的に接続されている。従っ
て、図６及び図７に示されている積層型コンデンサアレ
イは、図８に示すような等価回路を有している。

【０００５】

【発明が解決しようとする課題】ところで、積層型コン
デンサアレイでは、図９に示すように、貫通型コンデン
サ１１は、その貫通内部導体３の両端が入力端子２１ａ
及び出力端子２１ｂに接続されているので、貫通内部導
体３が入力端子２１ａ及び出力端子２１ｂの導体幅Ｗの
範囲内にしか配置できない。貫通型コンデンサ１２〜１
４の貫通内部導体３も同様である。一方、積層型コンデ
ンサアレイの形状を小さくすると、入力端子２１ａ〜２
４ａ相互（あるいは出力端子２１ｂ〜２４ｂ相互）のク
ロストーク防止及び絶縁性確保のため、入力端子２１ａ
〜２４ａの各々の幅及び出力端子２１ｂ〜２４ｂの各々
の幅を狭くする必要がある。従ってそれに応じて貫通型
コンデンサ１１〜１４の各々の貫通内部導体３の数を少
なくしなければならず、貫通型コンデンサ１１〜１４の
各々の静電容量が小さくなるという問題があった。

【０００６】そこで、本発明の目的は、大きな静電容量
を得ることができる小型の積層型コンデンサアレイを提
供することにある。

【０００７】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る積層型コンデンサアレイは、（ａ）複
数のグランド内部導体と貫通内部導体と補助内部導体と
誘電体層とを積層して構成した、積層方向に対して平行
な実装面を有する積層体と、（ｂ）前記積層体の表面に
積層方向に対して垂直な方向に互いに対向して設けら
れ、前記貫通内部導体に電気的に接続された複数対の入
力端子及び出力端子と、（ｃ）前記積層体の表面に設け
られ、前記グランド内部導体に電気的に接続されたグラ
ンド端子と、（ｄ）前記積層体に設けられた、前記貫通
内部導体と前記補助内部導体を電気的に接続するための
複数の中継導体とを備え、（ｅ）前記積層体の内部にお
いて、前記貫通内部導体が前記複数対の入力端子及び出
力端子の導体幅の範囲内に配置されると共に、前記補助
内部導体が前記入力端子及び出力端子の導体幅の範囲外
に配置され、前記貫通内部導体及び補助内部導体と前記
グランド内部導体との間で静電容量が形成され、前記貫
通内部導体を前記複数対の入力端子と出力端子の間に接
続された貫通導体とする複数の貫通コンデンサを構成し
ていること、を特徴とする。

【０００８】

【作用】以上の構成により、貫通内部導体とそれに対向
するグランド内部導体との間に形成される従来の静電容
量に加えて、補助内部導体とそれに対向するグランド内
部導体との間に形成される静電容量が付加される。この
付加される静電容量を形成する補助内部導体は、各貫通
コンデンサの入力端子及び出力端子の導体幅の範囲外に
配置されている。従って、入力端子及び出力端子の導体
幅を広くすることなく、貫通コンデンサの容量アップが
図れる。

【０００９】

【発明の実施の形態】以下、本発明に係る積層型コンデ
ンサアレイの実施の形態について添付の図面を参照して
説明する。

【００１０】本発明に係る積層型コンデンサアレイの一
つの実施形態の構成を図１及び図２に示す。該積層型コ
ンデンサアレイは、四つの貫通型コンデンサ５１〜５４
を内蔵したものである。

【００１１】積層型コンデンサアレイは、図１及び図２
に示すように、貫通内部導体３２を表面に設けた、チタ
ン酸バリウム等の誘電体材料からなるセラミックシート
４２と、グランド内部導体３３を表面に設けたセラミッ
クシート４３と、補助内部導体３４を表面に設けたセラ
ミックシート４４と、内部導体が設けられていないセラ
ミックシート４５と、外装用のセラミックシート４６等
で構成されている。各導体３２〜３４は、Ａｇ，Ｐｄ，
Ｃｕ，Ａｕ，Ａｇ−Ｐｄ等からなり、印刷等の手法によ
り形成される。

【００１２】貫通型コンデンサ５１の貫通内部導体３２
とグランド内部導体３３は交互に配置され、導体３２と
３３の間に主静電容量Ｃ２が形成される。この交互に配
置された貫通内部導体３２とグランド内部導体３３を間
にして、両側に補助内部導体３４とグランド内部導体３
３が交互に配置され、導体３３と３４の間に静電容量Ｃ
１が形成される。貫通型コンデンサ５２〜５４の各々
も、貫通型コンデンサ５１と同様の構成をしている。そ
して、貫通型コンデンサ５１と５２の間、５２と５３の
間、５３と５４の間にはセラミックシート４５が配設さ
れている。

【００１３】貫通型コンデンサ５１，５３の貫通内部導
体３２は、その端部３２ａ，３２ｂがシート４２の下辺
の手前側及び奥側の位置に露出し、端部３２ｃがシート
４２の上辺の手前側の位置に露出している。貫通型コン
デンサ５１，５３のグランド内部導体３３は、その端部
３３ａがシート４３の下辺の中央部に露出している。貫
通コンデンサ５１，５３の補助内部導体３４は、その端
部３４ａがシート４４の上辺の手前側の位置に露出して
いる。

【００１４】一方、貫通型コンデンサ５２，５４の貫通
内部導体３２は、その端部３２ａ，３２ｂがシートの下
辺の手前側及び奥側の位置に露出し、端部３２ｃがシー
ト４２の上辺の奥側の位置に露出している。貫通型コン
デンサ５２，５４のグランド内部導体３３は、その端部
３３ａがシート４３の下辺の中央部に露出している。貫
通型コンデンサ５２，５４の補助内部導体３４は、その
端部３４ａがシート４４の上辺の奥側の位置に露出して
いる。

【００１５】各セラミックシート４２〜４６は積み重ね
られた後、一体的に焼成され、図３に示すような積層体
３１とされる。この積層体３１は、セラミックシート４
２〜４６の積層方向に対して平行な実装面３１ａを有し
ている。すなわち、導体３２〜３４及びセラミックシー
ト４２〜４６は、実装面３１ａに対して垂直に配設され
ている（図４参照）。実装面３１ａの手前側及び奥側の
コーナー部にはそれぞれ入力端子６１ａ〜６４ａ及び出
力端子６１ｂ〜６４ｂが形成され、実装面３１ａの中央
部には帯状のグランド端子６０が形成される。実装面３
１ａに対向する上面３１ｂの手前側及び奥側のコーナー
部には、それぞれ中継導体７１，７３及び中継導体７
２，７４が互い違いに形成される。このとき、中継導体
７１〜７４の導体幅Ｗ２は、入力及び出力端子６１ａ〜
６４ａ，６１ｂ〜６４ｂの導体幅Ｗ１より大きく設定さ
れる（図４参照）。各端子６０，６１ａ〜６４ａ，６１
ｂ〜６４ｂ及び中継導体７１〜７４は、塗布焼付、スパ
ッタリングあるいは蒸着等の手法により形成される。

【００１６】貫通型コンデンサ５１〜５４のグランド内
部導体３３の端部３３ａは積層体３１の実装面３１ａに
引き出され、実装面３１ａに形成されたグランド端子６
０に電気的に接続されている。また、貫通型コンデンサ
５１の貫通内部導体３２の端部３２ａ，３２ｂは積層体
３１の実装面３１ａに引き出され、それぞれ積層体３１
に形成された入力端子６１ａ及び出力端子６１ｂに電気
的に接続されている。貫通型コンデンサ５２〜５４の各
々の貫通内部導体３２の端部３２ａ，３２ｂも全く同様
にして、入力端子６２ａ〜６４ａ及び出力端子６２ｂ〜
６４ｂに電気的に接続されている。

【００１７】貫通型コンデンサ５１〜５４の各々の補助
内部導体３４及び貫通内部導体３２の端部３４ａ，３２
ｃはいずれも、積層体３１の上面３１ｂに引き出され、
中継導体７１には貫通型コンデンサ５１の貫通内部導体
３２及び補助内部導体３４の端部３２ｃ，３４ａが接続
されている。同様に、中継導体７２には、貫通型コンデ
ンサ５２の貫通内部導体３２及び補助内部導体３４の端
部３２ｃ，３４ａが電気的に接続されている。中継導体
７３には、貫通型コンデンサ５３の貫通内部導体３２及
び補助内部導体３４の端部３２ｃ，３４ａが電気的に接
続されている。中継導体７４には、貫通型コンデンサ５
４の貫通内部導体３２及び補助内部導体３４の端部３２
ｃ，３４ａが電気的に接続されている。こうして、貫通
内部導体３２を入力端子６１ａと出力端子６１ｂの間に
接続された貫通導体とする貫通型コンデンサ５１が得ら
れる。同様に、貫通内部導体３２を入力端子６２ａと出
力端子６２ｂの間に接続された貫通導体とする貫通型コ
ンデンサ５２が得られ、貫通内部導体３２を入力端子６
３ａと出力端子６３ｂの間に接続された貫通導体とする
貫通型コンデンサ５３が得られ、貫通内部導体３２を入
力端子６４ａと出力端子６４ｂの間に接続された貫通導
体とする貫通型コンデンサ５４が得られる。

【００１８】このような構成を有する本実施形態の積層
型コンデンサアレイにあっては、例えば貫通型コンデン
サ５１の貫通内部導体３２には、中継導体７１を介し
て、補助内部導体３４が電気的に接続されている。補助
内部導体３４はグランド内部導体３３に対向しており、
その間には静電容量Ｃ１が形成されている。該静電容量
Ｃ１は、図５に本実施形態の積層型コンデンサアレイの
等価回路を示すように、貫通内部導体３２とグランド内
部導体３３との間に形成される主静電容量Ｃ２に接続さ
れる。グランド内部導体３３と補助内部導体３４との間
に形成される静電容量Ｃ１は、貫通内部導体３２に接続
される補助内部導体３４の数に応じて大きくなる。しか
も、静電容量Ｃ１を形成する補助内部導体３４は、入力
端子６１ａ及び出力端子６１ｂの導体幅Ｗ１に制限され
ることなく、これら入力端子６１ａ及び出力端子６１ｂ
の導体幅Ｗ１を越えて配置されている。

【００１９】これにより、貫通型コンデンサ５１の静電
容量が、図６〜図９に示した従来の貫通型コンデンサと
比較して大きくなる。また、場合によっては、貫通内部
導体３２の枚数を少なくして、入力端子６１ａ及び出力
端子６１ｂの導体幅Ｗ１も狭くすることができる。貫通
型コンデンサ５２〜５４についても同様に、静電容量を
大きくすることができる。従って、入力端子６１ａ〜６
４ａ及び出力端子６１ｂ〜６４ｂの導体幅Ｗ１を広くす
ることなく、積層体３１内に各々の静電容量の大きい貫
通型コンデンサ５１〜５４を備えた積層型コンデンサア
レイを得ることができる。

【００２０】なお、本発明は、前記実施形態に限定され
るものではなく、その要旨の範囲内で種々に変更するこ
とができる。例えば、前記実施形態の積層体の表面に設
けた中継電極の替わりに、セラミックシートにビアホー
ルを設けて積層体内部に中継用ビアホールを形成し、こ
の中継用ビアホールによって貫通内部導体と補助内部導
体を電気的に接続してもよい。

【００２１】さらに、前記実施形態は、導体が形成され
たセラミックシートを積み重ねた後、一体的に焼成する
ものであるが、必ずしもこれに限定されない。シートは
予め焼成されたものを用いてもよい。また、以下に説明
する製法によってコンデンサアレイを製作してもよい。
印刷等の手段によりペースト状の誘電体材料を塗布して
誘電体層を形成した後、その誘電体層の表面にペースト
状の誘電体材料を塗布して任意の導体を形成する。次
に、ペースト状の誘電体材料を前記導体の上から塗布す
る。こうして順に重ね塗りすることによって積層構造を
有するコンデンサアレイが得られる。

【００２２】

【発明の効果】以上の説明から明らかなように、本発明
によれば、貫通内部導体とそれに対向するグランド内部
導体との間に形成される従来の静電容量に加えて、補助
内部導体とそれに対向するグランド内部導体との間に形
成される静電容量が付加される。この付加される静電容
量を形成する補助内部導体は、各貫通コンデンサの入力
端子及び出力端子の導体幅の範囲外に配置されている。
従って、入力端子及び出力端子の導体幅を広くすること
なく、貫通コンデンサの容量アップを図ることができ
る。この結果、積層体内のスペースが有効に利用され、
大きな静電容量を有する小型の積層型コンデンサアレイ
を得ることができる。

【図面の簡単な説明】

【図１】本発明に係る積層型コンデンサアレイの一実施
形態の構成の一部分を示す分解斜視図。

【図２】図１に続く積層型コンデンサアレイの構成を示
す分解斜視図。

【図３】図１及び図２に示された積層型コンデンサアレ
イの外観を示す斜視図。

【図４】図３に示した積層型コンデンサアレイの構成を
示す模式図。

【図５】図３に示した積層型コンデンサアレイの電気等
価回路図。

【図６】従来の積層型コンデンサアレイの構成を示す分
解斜視図。

【図７】図６に示した積層型コンデンサアレイの斜視
図。

【図８】図６に示した積層型コンデンサアレイの電気等
価回路図。

【図９】図６に示した積層型コンデンサアレイの構成を
示す模式図。

【符号の説明】

３１…積層体 ３１ａ…実装面 ３２…貫通内部導体 ３３…グランド内部導体 ３４…補助内部導体 ４２〜４６…セラミックシート ５１〜５４…貫通型コンデンサ ６０…グランド端子 ６１ａ〜６４ａ…入力端子 ６１ｂ〜６４ｂ…出力端子 ７１〜７４…中継導体 Ｃ１，Ｃ２…静電容量

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のグランド内部導体と貫通内部導体
   と補助内部導体と誘電体層とを積層して構成した、積層
   方向に対して平行な実装面を有する積層体と、 前記積層体の表面に積層方向に対して垂直な方向に互い
   に対向して設けられ、前記貫通内部導体に電気的に接続
   された複数対の入力端子及び出力端子と、 前記積層体の表面に設けられ、前記グランド内部導体に
   電気的に接続されたグランド端子と、 前記積層体に設けられた、前記貫通内部導体と前記補助
   内部導体を電気的に接続するための複数の中継導体とを
   備え、 前記積層体の内部において、前記貫通内部導体が前記複
   数対の入力端子及び出力端子の導体幅の範囲内に配置さ
   れると共に、前記補助内部導体が前記入力端子及び出力
   端子の導体幅の範囲外に配置され、前記貫通内部導体及
   び補助内部導体と前記グランド内部導体との間で静電容
   量が形成され、前記貫通内部導体を前記複数対の入力端
   子と出力端子の間に接続された貫通導体とする複数の貫
   通コンデンサを構成していること、 を特徴とする積層型コンデンサアレイ。