JPH1126292A - チップ型cr複合アレイ - Google Patents
チップ型cr複合アレイInfo
- Publication number
- JPH1126292A JPH1126292A JP9174006A JP17400697A JPH1126292A JP H1126292 A JPH1126292 A JP H1126292A JP 9174006 A JP9174006 A JP 9174006A JP 17400697 A JP17400697 A JP 17400697A JP H1126292 A JPH1126292 A JP H1126292A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- composite array
- resistor
- dielectric constant
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 CR素子の静電容量の均一化を図ったチップ
型CR複合アレイ及びクロストークの抑制を図ったチッ
プ型CR複合アレイを提供する。 【解決手段】 高誘電率の誘電体層上に内部電極22を
形成したもの、及び上面に内部電極22を形成していな
い低誘電率の絶縁体層を複数積層し、内部に独立した4
個の積層コンデンサ20a〜20dを形成すると共に、
これらの積層コンデンサ20a〜20dの間に絶縁体層
を介在させた素体23を形成する。さらに、内部電極2
2の面に対してほぼ直角をなす素体23の側面に4つの
矩形状の抵抗体25a〜25dを形成すると共に、他の
側面に4対の外部端子電極24a〜24hを形成したチ
ップ型CR複合アレイ20を構成する。これにより、内
部電極面と抵抗体の面との間に静電容量が生じることが
なくなると共に、隣り合う積層コンデンサの間に生じる
浮遊容量が低減される。
型CR複合アレイ及びクロストークの抑制を図ったチッ
プ型CR複合アレイを提供する。 【解決手段】 高誘電率の誘電体層上に内部電極22を
形成したもの、及び上面に内部電極22を形成していな
い低誘電率の絶縁体層を複数積層し、内部に独立した4
個の積層コンデンサ20a〜20dを形成すると共に、
これらの積層コンデンサ20a〜20dの間に絶縁体層
を介在させた素体23を形成する。さらに、内部電極2
2の面に対してほぼ直角をなす素体23の側面に4つの
矩形状の抵抗体25a〜25dを形成すると共に、他の
側面に4対の外部端子電極24a〜24hを形成したチ
ップ型CR複合アレイ20を構成する。これにより、内
部電極面と抵抗体の面との間に静電容量が生じることが
なくなると共に、隣り合う積層コンデンサの間に生じる
浮遊容量が低減される。
Description
【0001】
【発明の属する技術分野】本発明は、複数のCR素子を
一体形成したチップ型CR複合アレイに関するものであ
る。
一体形成したチップ型CR複合アレイに関するものであ
る。
【0002】
【従来の技術】近年、電子回路の小型化及び集積化が進
み、これに伴い個々の電子部品の複合化やアレイ化が行
われている。この様なチップ型アレイ電子部品の一例と
して、図1乃至図4に示すように、コンデンサと抵抗器
とからなるCR素子を複数個一体化形成したチップ型C
R複合アレイの需要も増大している。
み、これに伴い個々の電子部品の複合化やアレイ化が行
われている。この様なチップ型アレイ電子部品の一例と
して、図1乃至図4に示すように、コンデンサと抵抗器
とからなるCR素子を複数個一体化形成したチップ型C
R複合アレイの需要も増大している。
【0003】図1はCR複合アレイを示す外観斜視図、
図2は要部分解斜視図、図3は平面図、図4は図3のA
−A線矢視方向断面図である。図において、10はチッ
プ型CR複合アレイで、例えば3.2mm×1.6mm×1.0mm程
度の大きさの略直方体形状をなし、一の誘電体層11上
に複数の内部電極12を並列に形成したものを複数積層
してなる素体13と、素体13の両端部において内部電
極12を交互に並列に接続している複数対の外部端子電
極14a〜14hと、素体13の表面に形成された4つ
の帯状の抵抗体15a〜15dとから構成されている。
図2は要部分解斜視図、図3は平面図、図4は図3のA
−A線矢視方向断面図である。図において、10はチッ
プ型CR複合アレイで、例えば3.2mm×1.6mm×1.0mm程
度の大きさの略直方体形状をなし、一の誘電体層11上
に複数の内部電極12を並列に形成したものを複数積層
してなる素体13と、素体13の両端部において内部電
極12を交互に並列に接続している複数対の外部端子電
極14a〜14hと、素体13の表面に形成された4つ
の帯状の抵抗体15a〜15dとから構成されている。
【0004】個々の積層コンデンサ10a〜10dにお
いて、内部電極12は所定面積の矩形状をなし、その一
端は積層方向に交互に対向する異なる外部端子電極14
a〜14hに接続されている。
いて、内部電極12は所定面積の矩形状をなし、その一
端は積層方向に交互に対向する異なる外部端子電極14
a〜14hに接続されている。
【0005】誘電体層11は矩形のシート上のセラミッ
ク焼結体からなり、セラミック焼結体は、例えばチタン
酸バリウム等を主成分とする誘電体磁器材料から形成さ
れている。
ク焼結体からなり、セラミック焼結体は、例えばチタン
酸バリウム等を主成分とする誘電体磁器材料から形成さ
れている。
【0006】内部電極12は金属ペーストを焼結させた
金属薄膜からなり、金属ペーストとしては、例えばPd
やAg−Pdのような貴金属材料を主成分とするものが
使用され、金属含有量は主に40重量%〜80重量%が
用いられている。
金属薄膜からなり、金属ペーストとしては、例えばPd
やAg−Pdのような貴金属材料を主成分とするものが
使用され、金属含有量は主に40重量%〜80重量%が
用いられている。
【0007】外部端子電極14a〜14hは、その端部
が素体13の上下面にかかり、一定の幅をもって素体1
3の両側面に上下面の間に延ばして形成されている。こ
れらの外部端子電極14a〜14hも内部電極12と同
様の材料により形成され、表面には半田濡れ性をよくす
るために半田メッキが施されている。
が素体13の上下面にかかり、一定の幅をもって素体1
3の両側面に上下面の間に延ばして形成されている。こ
れらの外部端子電極14a〜14hも内部電極12と同
様の材料により形成され、表面には半田濡れ性をよくす
るために半田メッキが施されている。
【0008】また、抵抗体15a〜15dはニッケルク
ロム等の抵抗材料から成り、両端が対向する外部端子電
極14a〜14hに接続され、全て同一の幅と面積を有
する長方形状に形成されている。
ロム等の抵抗材料から成り、両端が対向する外部端子電
極14a〜14hに接続され、全て同一の幅と面積を有
する長方形状に形成されている。
【0009】これにより、素体13の内部に独立した4
個の積層コンデンサ10a,10b,10c,10dが
形成されると共に、これらの積層コンデンサ10a〜1
0dに抵抗体15a〜15dが並列接続され、図5に示
すように、4つのCR素子16a〜16dが一体形成さ
れたCR複合アレイ10が構成されている。即ち、対向
する外部端子電極14a〜14h間に形成された抵抗体
15a〜15dによって抵抗器R1〜R4が構成されると
共に、積層コンデンサ10a〜10dによってコンデン
サC1〜C4が構成される。
個の積層コンデンサ10a,10b,10c,10dが
形成されると共に、これらの積層コンデンサ10a〜1
0dに抵抗体15a〜15dが並列接続され、図5に示
すように、4つのCR素子16a〜16dが一体形成さ
れたCR複合アレイ10が構成されている。即ち、対向
する外部端子電極14a〜14h間に形成された抵抗体
15a〜15dによって抵抗器R1〜R4が構成されると
共に、積層コンデンサ10a〜10dによってコンデン
サC1〜C4が構成される。
【0010】これにより、前述したCR複合アレイ10
を1個用いることにより、4つの独立したCR素子16
a〜16dを使用することができるので、回路の小型
化、及び部品実装密度の向上を図ることができる。
を1個用いることにより、4つの独立したCR素子16
a〜16dを使用することができるので、回路の小型
化、及び部品実装密度の向上を図ることができる。
【0011】
【発明が解決しようとする課題】しかしながら、前述し
たようなチップ型CR複合アレイ10では、抵抗体15
a〜15dと内部電極12とを対向させているので、抵
抗体15a〜15dと内部電極12との間にも静電容量
が発生し、全てのコンデンサC1〜C4の静電容量が設計
値にならないと共に、同一にならないことがあるという
問題点があった。
たようなチップ型CR複合アレイ10では、抵抗体15
a〜15dと内部電極12とを対向させているので、抵
抗体15a〜15dと内部電極12との間にも静電容量
が発生し、全てのコンデンサC1〜C4の静電容量が設計
値にならないと共に、同一にならないことがあるという
問題点があった。
【0012】さらに、個々のCR素子16a〜16dに
はそれぞれ異なる信号が印加されることが多いが、CR
複合アレイ10内で隣り合う積層コンデンサ10a〜1
0dの間隔が非常に狭いため、それぞれの信号間にクロ
ストーク(混信)を生じることがあった。
はそれぞれ異なる信号が印加されることが多いが、CR
複合アレイ10内で隣り合う積層コンデンサ10a〜1
0dの間隔が非常に狭いため、それぞれの信号間にクロ
ストーク(混信)を生じることがあった。
【0013】本発明の目的は上記の問題点に鑑み、CR
素子の静電容量の均一化を図ったチップ型CR複合アレ
イ及びクロストークの抑制を図ったチップ型CR複合ア
レイを提供することにある。
素子の静電容量の均一化を図ったチップ型CR複合アレ
イ及びクロストークの抑制を図ったチップ型CR複合ア
レイを提供することにある。
【0014】
【課題を解決するための手段】本発明は上記の目的を達
成するために、絶縁体からなる略直方体形状の素体と、
前記素体内部に誘電体を介して平行に配置された複数枚
の内部電極からなる複数のコンデンサ部と、前記素体の
対向する2つの側面間に延びるように素体の一面に所定
間隔をあけて並設された複数の帯状をなす抵抗体と、前
記素体の対向する2つの側面に形成され、少なくとも前
記各コンデンサ部の一端に前記抵抗体の一端を導電接続
するように前記コンデンサ部の一端及び前記抵抗体の両
端に導電接続された複数対の外部端子電極とを備えたチ
ップ型CR複合アレイにおいて、前記内部電極面と前記
抵抗体の面のなす角度がほぼ直角となるように、前記内
部電極が配置されているチップ型CR複合アレイを提案
する。
成するために、絶縁体からなる略直方体形状の素体と、
前記素体内部に誘電体を介して平行に配置された複数枚
の内部電極からなる複数のコンデンサ部と、前記素体の
対向する2つの側面間に延びるように素体の一面に所定
間隔をあけて並設された複数の帯状をなす抵抗体と、前
記素体の対向する2つの側面に形成され、少なくとも前
記各コンデンサ部の一端に前記抵抗体の一端を導電接続
するように前記コンデンサ部の一端及び前記抵抗体の両
端に導電接続された複数対の外部端子電極とを備えたチ
ップ型CR複合アレイにおいて、前記内部電極面と前記
抵抗体の面のなす角度がほぼ直角となるように、前記内
部電極が配置されているチップ型CR複合アレイを提案
する。
【0015】該チップ型CR複合アレイによれば、内部
電極面と抵抗体の面のなす角度がほぼ直角となるよう
に、前記内部電極が素体内に配置されているため、前記
内部電極面と抵抗体の面との間に静電容量が生じること
がなく、全てのコンデンサ部の静電容量をほぼ等しく設
定できる。
電極面と抵抗体の面のなす角度がほぼ直角となるよう
に、前記内部電極が素体内に配置されているため、前記
内部電極面と抵抗体の面との間に静電容量が生じること
がなく、全てのコンデンサ部の静電容量をほぼ等しく設
定できる。
【0016】また、請求項2では請求項1記載のチップ
型CR複合アレイにおいて、隣り合うコンデンサ部の間
には、低誘電率の絶縁体が介在されているチップ型CR
複合アレイを提案する。
型CR複合アレイにおいて、隣り合うコンデンサ部の間
には、低誘電率の絶縁体が介在されているチップ型CR
複合アレイを提案する。
【0017】該チップ型CR複合アレイによれば、隣り
合うコンデンサ部の間に低誘電率の絶縁体が介在されて
いるため、隣り合うコンデンサ部の間に生じる浮遊容量
が低減される。
合うコンデンサ部の間に低誘電率の絶縁体が介在されて
いるため、隣り合うコンデンサ部の間に生じる浮遊容量
が低減される。
【0018】
【発明の実施の形態】以下、本発明の一実施形態を説明
する。図6は本発明の第1の実施形態のチップ型CR複
合アレイ20の構造を示す斜視図、図7は要部分解斜視
図、図8は平断面図、図9は図8に示すA−A線矢視方
向断面図である。図において、20はチップ型CR複合
アレイで、高誘電率の誘電体層21A上に内部電極22
を形成したもの、及び上面に内部電極22を形成してい
ない低誘電率の絶縁体層21Bを複数積層してなる素体
23と、素体23の幅方向両端部において内部電極22
を積層方向に交互に並列に接続している4対の外部端子
電極24a〜24hと、素体23の上面に平行に形成さ
れた矩形状の4つの抵抗体25a〜25dとから構成さ
れ、積層方向に並ぶ4つの内部電極群によって、素体2
3内部に独立した4個の積層コンデンサ20a,20
b,20c,20dが形成され、これらの積層コンデン
サ20a,20b,20c,20dの間には複数の絶縁
体層21Bが介在されている。
する。図6は本発明の第1の実施形態のチップ型CR複
合アレイ20の構造を示す斜視図、図7は要部分解斜視
図、図8は平断面図、図9は図8に示すA−A線矢視方
向断面図である。図において、20はチップ型CR複合
アレイで、高誘電率の誘電体層21A上に内部電極22
を形成したもの、及び上面に内部電極22を形成してい
ない低誘電率の絶縁体層21Bを複数積層してなる素体
23と、素体23の幅方向両端部において内部電極22
を積層方向に交互に並列に接続している4対の外部端子
電極24a〜24hと、素体23の上面に平行に形成さ
れた矩形状の4つの抵抗体25a〜25dとから構成さ
れ、積層方向に並ぶ4つの内部電極群によって、素体2
3内部に独立した4個の積層コンデンサ20a,20
b,20c,20dが形成され、これらの積層コンデン
サ20a,20b,20c,20dの間には複数の絶縁
体層21Bが介在されている。
【0019】さらに、積層コンデンサ20a,20b,
20c,20dのそれぞれには、外部端子電極24a〜
24hを介して抵抗体25a〜25dが並列接続されて
いる。
20c,20dのそれぞれには、外部端子電極24a〜
24hを介して抵抗体25a〜25dが並列接続されて
いる。
【0020】個々の積層コンデンサ20a〜20dにお
いて、内部電極22は交互にややずらして配置され、そ
の一端部が素体23の対向面に形成された外部端子電極
24a〜24hに交互に接続されている。
いて、内部電極22は交互にややずらして配置され、そ
の一端部が素体23の対向面に形成された外部端子電極
24a〜24hに交互に接続されている。
【0021】誘電体層21Aは矩形をなしたシート状の
セラミック焼結体からなり、セラミック焼結体は、例え
ばチタン酸バリウム等を主成分とする高誘電率の誘電体
磁器材料から形成されている。
セラミック焼結体からなり、セラミック焼結体は、例え
ばチタン酸バリウム等を主成分とする高誘電率の誘電体
磁器材料から形成されている。
【0022】絶縁体層21Bは矩形をなしたシート状の
セラミック焼結体からなり、セラミック焼結体は、例え
ばTiO2等を主成分とする低誘電率の絶縁体磁器材料か
ら形成されている。
セラミック焼結体からなり、セラミック焼結体は、例え
ばTiO2等を主成分とする低誘電率の絶縁体磁器材料か
ら形成されている。
【0023】内部電極22は金属ペーストを焼結させた
金属薄膜からなり、金属ペーストとしては、例えばPd
やAg−Pdのような貴金属材料を主成分とするものが
使用され、金属含有量は主に40重量%〜80重量%が
用いられている。
金属薄膜からなり、金属ペーストとしては、例えばPd
やAg−Pdのような貴金属材料を主成分とするものが
使用され、金属含有量は主に40重量%〜80重量%が
用いられている。
【0024】外部端子電極24a〜24hも内部電極2
2と同様の材料により形成され、表面には半田濡れ性を
よくするために半田メッキが施されている。
2と同様の材料により形成され、表面には半田濡れ性を
よくするために半田メッキが施されている。
【0025】これにより、素体23の内部に独立した4
個の積層コンデンサ20a,20b,20c,20dが
形成されると共に、これらの積層コンデンサ20a〜2
0dに抵抗体25a〜25dが並列接続され、図10に
示すように、4つのCR素子26a〜26dが一体形成
されたCR複合アレイ20が構成されている。即ち、対
向する外部端子電極24a〜24h間に形成された抵抗
体25a〜25dによって抵抗器R11〜R14が構成され
ると共に、積層コンデンサ20a〜20dによってコン
デンサC11〜C14が構成される。
個の積層コンデンサ20a,20b,20c,20dが
形成されると共に、これらの積層コンデンサ20a〜2
0dに抵抗体25a〜25dが並列接続され、図10に
示すように、4つのCR素子26a〜26dが一体形成
されたCR複合アレイ20が構成されている。即ち、対
向する外部端子電極24a〜24h間に形成された抵抗
体25a〜25dによって抵抗器R11〜R14が構成され
ると共に、積層コンデンサ20a〜20dによってコン
デンサC11〜C14が構成される。
【0026】前述のチップ型CR複合アレイ20は次の
ようにして製造した。まず、高誘電率の誘電体の原料粉
末に有機バインダーを15重量%添加し、さらに水を5
0重量%加え、これらをボールミルに入れて十分に混合
し、誘電体磁器原料のスラリーを作成し、このスラリー
を真空脱泡器に入れて脱泡した後、リバースロールコー
ターに入れ、ポリエステルフィルム上にこのスラリーか
らなる薄膜を形成し、この薄膜をポリエステルフィルム
上で100℃に加熱して乾燥させ、これを打ち抜いて、
10cm角、厚さ約20μmの高誘電率グリーンシート
を得た。
ようにして製造した。まず、高誘電率の誘電体の原料粉
末に有機バインダーを15重量%添加し、さらに水を5
0重量%加え、これらをボールミルに入れて十分に混合
し、誘電体磁器原料のスラリーを作成し、このスラリー
を真空脱泡器に入れて脱泡した後、リバースロールコー
ターに入れ、ポリエステルフィルム上にこのスラリーか
らなる薄膜を形成し、この薄膜をポリエステルフィルム
上で100℃に加熱して乾燥させ、これを打ち抜いて、
10cm角、厚さ約20μmの高誘電率グリーンシート
を得た。
【0027】次に、低誘電率の絶縁体の原料粉末に有機
バインダーを15重量%添加し、さらに水を50重量%
加え、これらをボールミルに入れて十分に混合し、絶縁
体磁器原料のスラリーを作成し、このスラリーを真空脱
泡器に入れて脱泡した後、リバースロールコーターに入
れ、ポリエステルフィルム上にこのスラリーからなる薄
膜を形成し、この薄膜をポリエステルフィルム上で10
0℃に加熱して乾燥させ、これを打ち抜いて、10cm
角、厚さ約20μmの低誘電率グリーンシートを得た。
バインダーを15重量%添加し、さらに水を50重量%
加え、これらをボールミルに入れて十分に混合し、絶縁
体磁器原料のスラリーを作成し、このスラリーを真空脱
泡器に入れて脱泡した後、リバースロールコーターに入
れ、ポリエステルフィルム上にこのスラリーからなる薄
膜を形成し、この薄膜をポリエステルフィルム上で10
0℃に加熱して乾燥させ、これを打ち抜いて、10cm
角、厚さ約20μmの低誘電率グリーンシートを得た。
【0028】一方、平均粒径が1.5μmのパラジウム
粉末10gと、エチルセルロース0.9gをブチルカル
ビトール9.1gに溶解させたものとを攪拌器に入れ、
10時間攪拌することにより内部電極22用の導電性ペ
ーストを得た。
粉末10gと、エチルセルロース0.9gをブチルカル
ビトール9.1gに溶解させたものとを攪拌器に入れ、
10時間攪拌することにより内部電極22用の導電性ペ
ーストを得た。
【0029】この後、上述した内部電極22のパターン
を200個有する各スクリーンを用いて、上記高誘電率
グリーンシートの片面にこの導電性ペーストからなる内
部電極のパターンを各々印刷し、これを乾燥させた。
を200個有する各スクリーンを用いて、上記高誘電率
グリーンシートの片面にこの導電性ペーストからなる内
部電極のパターンを各々印刷し、これを乾燥させた。
【0030】次に、上記印刷面を上にして内部電極パタ
ーンを交互にややずらして高誘電率グリーンシートを複
数枚積層し、さらにこの上に低誘電率グリーンシートを
複数枚積層し、この工程を4回繰り返した後、さらにこ
の積層物の下面に低誘電率グリーンシートを積層した。
ーンを交互にややずらして高誘電率グリーンシートを複
数枚積層し、さらにこの上に低誘電率グリーンシートを
複数枚積層し、この工程を4回繰り返した後、さらにこ
の積層物の下面に低誘電率グリーンシートを積層した。
【0031】次いで、この積層物を約50℃の温度で厚
さ方向に約40トンの圧力を加えて圧着させた後、この
積層物をカッターにより格子状に裁断し、約50個の積
層アレイチップを得た。
さ方向に約40トンの圧力を加えて圧着させた後、この
積層物をカッターにより格子状に裁断し、約50個の積
層アレイチップを得た。
【0032】次に、この積層アレイチップを雰囲気焼成
可能な炉に入れ、大気中で600℃まで加熱して、有機
バインダーを焼成させ、その後、炉の雰囲気を大気中雰
囲気とし、積層アレイチップの加熱温度を600℃から
焼成温度の1150℃(最高温度)を3時間保持した。
この後、100℃/hrの速度で600℃まで降温し、
室温まで冷却して、焼結アレイチップを得た。
可能な炉に入れ、大気中で600℃まで加熱して、有機
バインダーを焼成させ、その後、炉の雰囲気を大気中雰
囲気とし、積層アレイチップの加熱温度を600℃から
焼成温度の1150℃(最高温度)を3時間保持した。
この後、100℃/hrの速度で600℃まで降温し、
室温まで冷却して、焼結アレイチップを得た。
【0033】次いで、焼結アレイチップの端面において
内部電極が露出する部分に銀とガラスフリットとビヒク
ルからなる導電性ペーストを塗布して乾燥させた後、内
部電極が露出せず且つ内部電極面に対してほぼ直角をな
す側面に抵抗体ペーストを塗布して乾燥させ、これを大
気中で800℃の温度で15分間焼き付け、外部端子電
極となる銀電極層と、抵抗体を形成し、さらに銀電極層
の上に銅を無電解メッキで被着させ、この上に電気メッ
キ法でPb−Sn半田層を設けて、4対の外部端子電極
24a〜24hを形成した。これによってチップ型CR
複合アレイ20が得られた。
内部電極が露出する部分に銀とガラスフリットとビヒク
ルからなる導電性ペーストを塗布して乾燥させた後、内
部電極が露出せず且つ内部電極面に対してほぼ直角をな
す側面に抵抗体ペーストを塗布して乾燥させ、これを大
気中で800℃の温度で15分間焼き付け、外部端子電
極となる銀電極層と、抵抗体を形成し、さらに銀電極層
の上に銅を無電解メッキで被着させ、この上に電気メッ
キ法でPb−Sn半田層を設けて、4対の外部端子電極
24a〜24hを形成した。これによってチップ型CR
複合アレイ20が得られた。
【0034】前述の構成よりなるチップ型CR複合アレ
イ20によれば、内部電極22の面と抵抗体25a〜2
5dの面のなす角度がほぼ直角となるように、内部電極
22が素体23内に配置されているため、内部電極22
の面と抵抗体25a〜25dの面との間に静電容量が生
じることがないので、コンデンサC11〜C14の静電容量
をほぼ等しく設定できる。さらに、各積層コンデンサ2
0a〜20dの間には低誘電率の絶縁体層21Bが介在
されているため、隣り合う積層コンデンサ20a〜20
dの間に生じる浮遊容量が低減されるので、この浮遊容
量によって生じる異なる信号間のクロストークを抑制す
ることができる。
イ20によれば、内部電極22の面と抵抗体25a〜2
5dの面のなす角度がほぼ直角となるように、内部電極
22が素体23内に配置されているため、内部電極22
の面と抵抗体25a〜25dの面との間に静電容量が生
じることがないので、コンデンサC11〜C14の静電容量
をほぼ等しく設定できる。さらに、各積層コンデンサ2
0a〜20dの間には低誘電率の絶縁体層21Bが介在
されているため、隣り合う積層コンデンサ20a〜20
dの間に生じる浮遊容量が低減されるので、この浮遊容
量によって生じる異なる信号間のクロストークを抑制す
ることができる。
【0035】次に、本発明の第2の実施形態を説明す
る。図11は本発明の第2の実施形態のチップ型CR複
合アレイ30の構造を示す斜視図、図12は要部分解斜
視図、図13は平断面図、図14は図13に示すA−A
線矢視方向断面図である。図において、30はチップ型
CR複合アレイで、高誘電率の誘電体層31A上に内部
電極32a及び接地内部電極32bを形成したもの、及
び上面に内部電極32a,32bを形成していない低誘
電率の絶縁体層31Bを複数積層してなる素体33と、
素体33の上面に平行に形成された矩形状の4つの抵抗
体35a〜35dと、素体33の一側面において抵抗体
35a〜35dの一端部と内部電極32aを並列に導電
接続している4つの外部端子電極34a〜34dと、外
部端子電極34a〜34dに対向する素体33側面に形
成され、抵抗体35a〜35dの他端部に導電接続され
た外部端子電極34e〜34hと、素体33の他の側面
に形成され、複数のスルーホール36を介して全ての接
地内部電極32bに導電接続された接地外部電極37と
から構成され、積層方向に並ぶ4つの内部電極群によっ
て、素体33内部に独立した4個の積層コンデンサ30
a,30b,30c,30dが形成され、これらの積層
コンデンサ30a,30b,30c,30dの間には複
数の絶縁体層31Bが介在されている。
る。図11は本発明の第2の実施形態のチップ型CR複
合アレイ30の構造を示す斜視図、図12は要部分解斜
視図、図13は平断面図、図14は図13に示すA−A
線矢視方向断面図である。図において、30はチップ型
CR複合アレイで、高誘電率の誘電体層31A上に内部
電極32a及び接地内部電極32bを形成したもの、及
び上面に内部電極32a,32bを形成していない低誘
電率の絶縁体層31Bを複数積層してなる素体33と、
素体33の上面に平行に形成された矩形状の4つの抵抗
体35a〜35dと、素体33の一側面において抵抗体
35a〜35dの一端部と内部電極32aを並列に導電
接続している4つの外部端子電極34a〜34dと、外
部端子電極34a〜34dに対向する素体33側面に形
成され、抵抗体35a〜35dの他端部に導電接続され
た外部端子電極34e〜34hと、素体33の他の側面
に形成され、複数のスルーホール36を介して全ての接
地内部電極32bに導電接続された接地外部電極37と
から構成され、積層方向に並ぶ4つの内部電極群によっ
て、素体33内部に独立した4個の積層コンデンサ30
a,30b,30c,30dが形成され、これらの積層
コンデンサ30a,30b,30c,30dの間には複
数の絶縁体層31Bが介在されている。
【0036】個々の積層コンデンサ30a〜30dにお
いて、内部電極32aと接地内部電極32bは交互にや
やずらして配置され、内部電極32aの一端部が素体3
3の対向する1対の側面のうちの一方の側面に形成され
た外部端子電極34a〜34dに接導電続されている。
いて、内部電極32aと接地内部電極32bは交互にや
やずらして配置され、内部電極32aの一端部が素体3
3の対向する1対の側面のうちの一方の側面に形成され
た外部端子電極34a〜34dに接導電続されている。
【0037】また、内部接地電極32bは、誘電体層3
1A及び絶縁体層31Bに形成された複数のスルーホー
ル36を介して互いに接続されると共に、素体33の側
面に形成された接地外部電極37に導電接続されてい
る。
1A及び絶縁体層31Bに形成された複数のスルーホー
ル36を介して互いに接続されると共に、素体33の側
面に形成された接地外部電極37に導電接続されてい
る。
【0038】誘電体層31A及び絶縁体層31Bは、前
述した第1の実施形態のものと同様の材料によって同様
の形状に形成され、絶縁体層31Bの所定位置にはスル
ーホール36が形成されている。
述した第1の実施形態のものと同様の材料によって同様
の形状に形成され、絶縁体層31Bの所定位置にはスル
ーホール36が形成されている。
【0039】内部電極32a及び接地内部電極32b
は、金属ペーストを焼結させた金属薄膜からなり、金属
ペーストとしては、例えばPdやAg−Pdのような貴
金属材料を主成分とするものが使用され、金属含有量は
主に40重量%〜80重量%が用いられている。
は、金属ペーストを焼結させた金属薄膜からなり、金属
ペーストとしては、例えばPdやAg−Pdのような貴
金属材料を主成分とするものが使用され、金属含有量は
主に40重量%〜80重量%が用いられている。
【0040】また、外部端子電極34a〜34h及び接
地外部電極37も内部電極32aと同様の材料により形
成され、表面には半田濡れ性をよくするために半田メッ
キが施されている。
地外部電極37も内部電極32aと同様の材料により形
成され、表面には半田濡れ性をよくするために半田メッ
キが施されている。
【0041】これにより、対向する外部端子電極24a
〜24h間に抵抗体35a〜35dが接続されると共
に、抵抗体35a〜35dの一端が素体33の内部に独
立して形成された4個の積層コンデンサ30a,30
b,30c,30dを介して接地外部電極37に接続さ
れ、図15に示すように、4つのCR素子38a〜38
dが一体形成されたCR複合アレイ30が構成されてい
る。即ち、対向する外部端子電極34a〜34h間に形
成された抵抗体35a〜35dによって抵抗器R21〜R
24が構成されると共に、積層コンデンサ30a〜30d
によってコンデンサC21〜C24が構成される。
〜24h間に抵抗体35a〜35dが接続されると共
に、抵抗体35a〜35dの一端が素体33の内部に独
立して形成された4個の積層コンデンサ30a,30
b,30c,30dを介して接地外部電極37に接続さ
れ、図15に示すように、4つのCR素子38a〜38
dが一体形成されたCR複合アレイ30が構成されてい
る。即ち、対向する外部端子電極34a〜34h間に形
成された抵抗体35a〜35dによって抵抗器R21〜R
24が構成されると共に、積層コンデンサ30a〜30d
によってコンデンサC21〜C24が構成される。
【0042】前述の構成よりなるチップ型CR複合アレ
イ30によれば、内部電極32a及び接地内部電極32
bの面と抵抗体35a〜35dの面のなす角度がほぼ直
角となるように、内部電極32a及び接地内部電極32
bが素体33内に配置されているため、内部電極32及
び接地内部電極32bの面と抵抗体35a〜35dの面
との間に静電容量が生じることがないので、コンデンサ
C21〜C24の静電容量をほぼ等しく設定できる。さら
に、各積層コンデンサ30a〜30dの間には低誘電率
の絶縁体層31Bが介在されているため、隣り合う積層
コンデンサ30a〜30dの間に生じる浮遊容量が低減
されるので、この浮遊容量によって生じる異なる信号間
のクロストークを抑制することができる。
イ30によれば、内部電極32a及び接地内部電極32
bの面と抵抗体35a〜35dの面のなす角度がほぼ直
角となるように、内部電極32a及び接地内部電極32
bが素体33内に配置されているため、内部電極32及
び接地内部電極32bの面と抵抗体35a〜35dの面
との間に静電容量が生じることがないので、コンデンサ
C21〜C24の静電容量をほぼ等しく設定できる。さら
に、各積層コンデンサ30a〜30dの間には低誘電率
の絶縁体層31Bが介在されているため、隣り合う積層
コンデンサ30a〜30dの間に生じる浮遊容量が低減
されるので、この浮遊容量によって生じる異なる信号間
のクロストークを抑制することができる。
【0043】尚、前述した第1及び第2の実施形態にお
けるチップ型CR複合アレイの構成は一例であり、本願
発明がこれに限定されることはない。
けるチップ型CR複合アレイの構成は一例であり、本願
発明がこれに限定されることはない。
【0044】
【発明の効果】以上説明したように本発明の請求項1記
載のチップ型CR複合アレイによれば、内部電極面と抵
抗体の面のなす角度がほぼ直角となるように、前記内部
電極が素体内に配置されているため、前記内部電極面と
抵抗体の面との間に静電容量が生じることがなく、全て
のコンデンサ部の静電容量をほぼ等しく設定できる。
載のチップ型CR複合アレイによれば、内部電極面と抵
抗体の面のなす角度がほぼ直角となるように、前記内部
電極が素体内に配置されているため、前記内部電極面と
抵抗体の面との間に静電容量が生じることがなく、全て
のコンデンサ部の静電容量をほぼ等しく設定できる。
【0045】また、請求項2によれば上記の効果に加え
て、隣り合うコンデンサ部の間に低誘電率の絶縁体が介
在されているため、隣り合うコンデンサ部の間に生じる
浮遊容量が低減されるので、この浮遊容量によって生じ
る異なる信号間のクロストークを抑制することができ
る。
て、隣り合うコンデンサ部の間に低誘電率の絶縁体が介
在されているため、隣り合うコンデンサ部の間に生じる
浮遊容量が低減されるので、この浮遊容量によって生じ
る異なる信号間のクロストークを抑制することができ
る。
【図1】従来例のチップ型CR複合アレイを示す外観斜
視図
視図
【図2】従来例のチップ型CR複合アレイを示す要部分
解斜視図
解斜視図
【図3】従来例のチップ型CR複合アレイを示す平面図
【図4】図3のA−A線矢視方向断面図
【図5】従来例のチップ型CR複合アレイの電気系回路
を示す図
を示す図
【図6】本発明の第1の実施形態におけるチップ型CR
複合アレイの構造を示す斜視図
複合アレイの構造を示す斜視図
【図7】本発明の第1の実施形態におけるチップ型CR
複合アレイを示す要部分解斜視図
複合アレイを示す要部分解斜視図
【図8】本発明の第1の実施形態におけるチップ型CR
複合アレイを示す平断面図
複合アレイを示す平断面図
【図9】図8に示すA−A線矢視方向断面図
【図10】本発明の第1の実施形態におけるチップ型C
R複合アレイの電気系回路を示す図
R複合アレイの電気系回路を示す図
【図11】本発明の第2の実施形態におけるチップ型C
R複合アレイの構造を示す斜視図
R複合アレイの構造を示す斜視図
【図12】本発明の第2の実施形態におけるチップ型C
R複合アレイを示す要部分解斜視図
R複合アレイを示す要部分解斜視図
【図13】本発明の第2の実施形態におけるチップ型C
R複合アレイを示す平断面図
R複合アレイを示す平断面図
【図14】図13に示すA−A線矢視方向断面図
【図15】本発明の第2の実施形態におけるチップ型C
R複合アレイの電気系回路を示す図
R複合アレイの電気系回路を示す図
20…チップ型CR複合アレイ、20a〜20d…積層
コンデンサ、21A…高誘電率の誘電体層、21B…低
誘電率の絶縁体層、22…内部電極、23…素体、24
a〜24h…外部端子電極、25a〜25d…抵抗体、
26a〜26d…CR素子、C11〜C14…コンデンサ、
R11〜R14…抵抗器、30…チップ型CR複合アレイ、
30a〜30d…積層コンデンサ、31A…高誘電率の
誘電体層、31B…低誘電率の絶縁体層、32a…内部
電極、32b…接地内部電極、33…素体、34a〜3
4h…外部端子電極、35a〜35d…抵抗体、36…
スルーホール、37…接地外部電極、38a〜38d…
CR素子、C21〜C24…コンデンサ、R21〜R24…抵抗
器。
コンデンサ、21A…高誘電率の誘電体層、21B…低
誘電率の絶縁体層、22…内部電極、23…素体、24
a〜24h…外部端子電極、25a〜25d…抵抗体、
26a〜26d…CR素子、C11〜C14…コンデンサ、
R11〜R14…抵抗器、30…チップ型CR複合アレイ、
30a〜30d…積層コンデンサ、31A…高誘電率の
誘電体層、31B…低誘電率の絶縁体層、32a…内部
電極、32b…接地内部電極、33…素体、34a〜3
4h…外部端子電極、35a〜35d…抵抗体、36…
スルーホール、37…接地外部電極、38a〜38d…
CR素子、C21〜C24…コンデンサ、R21〜R24…抵抗
器。
Claims (2)
- 【請求項1】 絶縁体からなる略直方体形状の素体と、
前記素体内部に誘電体を介して平行に配置された複数枚
の内部電極からなる複数のコンデンサ部と、前記素体の
対向する2つの側面間に延びるように素体の一面に所定
間隔をあけて並設された複数の帯状をなす抵抗体と、前
記素体の対向する2つの側面に形成され、少なくとも前
記各コンデンサ部の一端に前記抵抗体の一端を導電接続
するように前記コンデンサ部の一端及び前記抵抗体の両
端に導電接続された複数対の外部端子電極とを備えたチ
ップ型CR複合アレイにおいて、 前記内部電極面と前記抵抗体の面のなす角度がほぼ直角
となるように、前記内部電極が配置されていることを特
徴とするチップ型CR複合アレイ。 - 【請求項2】 隣り合うコンデンサ部の間には、低誘電
率の絶縁体が介在されていることを特徴とする請求項1
記載のチップ型CR複合アレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9174006A JPH1126292A (ja) | 1997-06-30 | 1997-06-30 | チップ型cr複合アレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9174006A JPH1126292A (ja) | 1997-06-30 | 1997-06-30 | チップ型cr複合アレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1126292A true JPH1126292A (ja) | 1999-01-29 |
Family
ID=15971004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9174006A Withdrawn JPH1126292A (ja) | 1997-06-30 | 1997-06-30 | チップ型cr複合アレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1126292A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199561A (ja) * | 2005-09-12 | 2012-10-18 | Qualcomm Inc | コンデンサ構造 |
KR20150011270A (ko) * | 2013-07-22 | 2015-01-30 | 삼성전기주식회사 | 어레이형 적층 세라믹 전자 부품, 그 실장 기판 및 그 제조 방법 |
-
1997
- 1997-06-30 JP JP9174006A patent/JPH1126292A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012199561A (ja) * | 2005-09-12 | 2012-10-18 | Qualcomm Inc | コンデンサ構造 |
KR20150011270A (ko) * | 2013-07-22 | 2015-01-30 | 삼성전기주식회사 | 어레이형 적층 세라믹 전자 부품, 그 실장 기판 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101083983B1 (ko) | 적층 콘덴서의 제조 방법 | |
KR100588929B1 (ko) | 적층 세라믹 전자 부품 | |
JP4637674B2 (ja) | 積層コンデンサ | |
JPH07326536A (ja) | セラミックコンデンサ | |
JP2010034272A (ja) | 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法 | |
JPH09260206A (ja) | 積層コンデンサ | |
JPH09266130A (ja) | 積層コンデンサ | |
JP2001210544A (ja) | チップ積層セラミックコンデンサ | |
JPH0897070A (ja) | セラミックコンデンサ | |
JP2767014B2 (ja) | ノイズフィルタ | |
JPH1167583A (ja) | 積層型電子部品 | |
JP4618362B2 (ja) | 積層コンデンサの製造方法 | |
JPS5923458B2 (ja) | 複合部品 | |
JPH1126291A (ja) | チップ型コンデンサアレイ | |
JPH1167586A (ja) | チップ型ネットワーク電子部品 | |
JPH1116776A (ja) | コンデンサアレイ | |
JPH09129477A (ja) | 積層コンデンサ | |
JP4618361B2 (ja) | 積層コンデンサの製造方法 | |
JPH09266131A (ja) | 積層電子部品 | |
JPH1126292A (ja) | チップ型cr複合アレイ | |
JPH09260192A (ja) | 積層コンデンサ | |
JPS6221260B2 (ja) | ||
JPH09260204A (ja) | 積層コンデンサ | |
JPH09260199A (ja) | 積層コンデンサ | |
JPH08191034A (ja) | 積層コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |