JPH11204372A

JPH11204372A - 積層コンデンサ

Info

Publication number: JPH11204372A
Application number: JP10242959A
Authority: JP
Inventors: Yasuyuki Naito; 康行内藤; Masaaki Taniguchi; 政明谷口; Takakazu Kuroda; 誉一黒田; Takanori Kondo; 隆則近藤
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1997-11-14
Filing date: 1998-08-28
Publication date: 1999-07-30

Abstract

(57)【要約】【課題】積層コンデンサの等価直列インダクタンス
（ＥＳＬ）を低減する。【解決手段】第１および第２の外部端子電極３８，３
９の双方をコンデンサ本体３５の一方主面３７上に形成
し、コンデンサ本体３５の内部にある第１の内部電極３
３と第１の外部端子電極３８との接続および複数の第１
の内部電極３３相互の接続を第１のビアホール接続部４
０によって達成し、第２の内部電極３４と第２の外部端
子電極３９との接続および複数の第２の内部電極３４相
互の接続を第２のビアホール接続部４１によって達成す
る。第１および第２のビアホール接続部４０，４１は、
交互に並ぶように配置される。このようにして、内部電
極３３，３４を流れる電流については、電流長が短くさ
れるとともに、種々の方向へ向けられ、また、ビアホー
ル接続部４０，４１を流れる電流については、互いに逆
向きにされることによって、磁束が相殺され、ＥＳＬが
低減される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、積層コンデンサ
に関するもので、特に、高周波回路において有利に適用
され得る積層コンデンサに関するものである。

【０００２】

【従来の技術】従来からある最も典型的な積層コンデン
サ１の断面構造が図８に示されている。

【０００３】この積層コンデンサ１は、たとえばセラミ
ック誘電体からなり、積層される複数の誘電体層２、な
らびに複数のコンデンサユニットを形成するように特定
の誘電体層２を介して互いに対向しながら誘電体層２の
積層方向に交互に配置される複数対の第１および第２の
内部電極３および４を有する、コンデンサ本体５を備え
ている。ここで、前記コンデンサユニットとは、内部電
極３および４によって静電容量が形成される最小単位を
言う。

【０００４】コンデンサ本体５の第１および第２の端面
６および７上には、それぞれ、第１および第２の外部端
子電極８および９が形成される。第１の内部電極３は、
コンデンサ本体５の第１の端面６上にまで延び、ここで
第１の外部端子電極８に電気的に接続され、また、第２
の内部電極４は、第２の端面７上にまで延び、ここで第
２の外部端子電極９に電気的に接続される。

【０００５】このようにして、複数対の第１および第２
の内部電極３および４の対向によって形成された複数の
コンデンサユニットがそれぞれ与える静電容量は、第１
および第２の外部端子電極８および９によって、並列接
続されながら外部に取り出される。

【０００６】他方、この発明にとって特に興味ある従来
の積層コンデンサとして、たとえば特開平７−２０１６
５１号公報に記載されたものがある。ここでは、図９に
断面構造を示すような積層コンデンサ１１が開示されて
いる。

【０００７】積層コンデンサ１１は、図８に示した積層
コンデンサ１と同様、積層される複数の誘電体層１２、
ならびに複数のコンデンサユニットを形成するように特
定の誘電体層１２を介して互いに対向しながら誘電体層
１２の積層方向に交互に配置される複数対の第１および
第２の内部電極１３および１４を有する、コンデンサ本
体１５を備えている。

【０００８】この積層コンデンサ１１においては、コン
デンサ本体１５の、内部電極１３および１４と平行に延
びる第１および第２の主面１６および１７上に、それぞ
れ、第１および第２の外部端子電極１８および１９が形
成される。

【０００９】また、コンデンサ本体１５の内部には、第
２の内部電極１４に対して電気的に絶縁された状態で第
２の内部電極１４を貫通しながら、第１の内部電極１３
と第１の外部端子電極１８とを電気的に接続するととも
に、複数の第１の内部電極１３を互いに電気的に接続す
るように、特定の誘電体層１２を貫通する複数の第１の
ビアホール接続部２０と、第１の内部電極１３に対して
電気的に絶縁された状態で第１の内部電極１３を貫通し
ながら、第２の内部電極１４と第２の外部端子電極１９
とを電気的に接続するとともに、複数の第２の内部電極
１４を互いに電気的に接続するように、特定の誘電体層
１２を貫通する第２のビアホール接続部２１とが設けら
れている、このようにして、複数対の第１および第２の
内部電極１３および１４の対向によって形成された複数
のコンデンサユニットがそれぞれ与える静電容量は、第
１および第２のビアホール接続部２０および２１を介
し、第１および第２の外部端子電極１８および１９によ
って、並列接続されながら外部に取り出される。

【００１０】

【発明が解決しようとする課題】まず、図８に示した積
層コンデンサ１においては、次のような問題がある。

【００１１】図１０には、積層コンデンサ１のたとえば
第１の内部電極３内を流れる典型的な電流２２の経路お
よび方向が矢印で示されている。図示した状態あるいは
時点では、電流２２は、第１の内部電極３に対向する第
２の内部電極４（図１０では図示せず。）から誘電体層
２を通って第１の内部電極３に至り、次いで、この第１
の内部電極３内を通って、第１の外部端子電極８へと至
る。

【００１２】このように電流２２が流れたとき、周知の
ように、電流２２の方向によってその方向が決まる磁束
が誘起され、そのため自己インダクタンス成分が生じ
る。このとき、電流２２は、内部電極３の長手方向に流
れるようになるため、積層コンデンサ１の等価直列イン
ダクタンス（ＥＳＬ）が比較的大きく生じる。したがっ
て、積層コンデンサ１は、たとえばデカップリングコン
デンサやバイパスコンデンサとして用いられるとき、高
周波域では、コンデンサとして適正に機能し得ないこと
がある。

【００１３】これに対して、図９に示した積層コンデン
サ１１は、高周波域での使用に適するように、等価直列
インダクタンス（ＥＳＬ）の低減化に対する配慮が払わ
れている。

【００１４】図１１には、積層コンデンサ１１のたとえ
ば第１の内部電極１３内を流れる典型的な電流２３の経
路および方向が矢印で示されている。図示した状態ある
いは時点では、電流２３は、第１の内部電極１３に対向
する第２の内部電極１４（図１１では図示せず。）から
誘電体層１２を貫通する第２のビアホール接続部２１を
通って第１の内部電極１３に至り、次いで、この第１の
内部電極１３内を通って、その多くは、最も近傍の第１
のビアホール接続部２０へと至り、さらに、第１のビア
ホール接続部２０を通って第１の外部端子電極１８へと
至る。

【００１５】このような電流２３の流れに関して、ビア
ホール接続部２０または２１の各周辺部に注目したと
き、電流２３は種々の方向に向けられるので、この電流
２３によって誘起される磁束は有利に相殺され、磁束の
発生を低減することができる。また、内部電極１３また
は１４内を流れる電流２３の経路長は、隣り合うビアホ
ール接続部２０および２１の間に限定されるので、各電
流長を比較的短くすることができ、このことによって
も、これらの間で発生する自己インダクタンス成分は、
低くされることができる。

【００１６】しかしながら、積層コンデンサ１１におい
てＥＳＬの低減化が図られているのは、内部電極１３お
よび１４の延びる方向への電流２３によって誘起される
磁束に関してだけである。図１２は、図９に示した積層
コンデンサ１１の一部を拡大して示すもので、ここに
は、積層コンデンサ１１のビアホール接続部２０および
２１内をそれぞれ流れる電流２４および２５が破線の矢
印で示されている。

【００１７】図９において、電流が、たとえば第２の外
部端子電極１９から第１の外部端子電極１８へと流れる
とすると、第２の外部端子電極１９に接続される第２の
ビアホール接続部２１では、図１２において上向きの電
流２５が流れ、また、第１の外部端子電極１８に接続さ
れる第１のビアホール接続部２０においても、上向きの
電流２４が流れる。すなわち、第１のビアホール接続部
２０を流れる電流２４と第２のビアホール接続部２１を
流れる電流２５とは、互いに同じ向きを有している。

【００１８】このように、第１および第２のビアホール
接続部２０および２１を流れる電流２４および２５によ
って、それぞれ、図１３に示すような磁束２６および２
７を発生する。なお、ビアホール接続部２０および２１
をそれぞれ流れる電流２４および２５は、図１３におい
て、紙面の裏側から表側へと流れている。上述した磁束
２６および２７は、ビアホール接続部２０および２１間
では互いに異なる方向に向いており、そのため、ビアホ
ール接続部２０および２１間という限られた領域では、
相殺されることになるが、ビアホール接続部２０および
２１間という狭い領域では、磁束密度に制限があり、全
体として見たときには、磁束２６および２７を取り囲む
ように図示した磁束２８が現れる。

【００１９】その結果、ビアホール接続部２０および２
１を流れる電流２４および２５によって生じる磁束２６
および２７に関しては、効果的に相殺されるに至らず、
あくまでも自己インダクタンスの発生および増大をもた
らす方向に作用する傾向がある。

【００２０】したがって、図１２に示した積層コンデン
サ１１において図られた低ＥＳＬ化のための対策は、効
果の点において、未だ不十分であると言える。

【００２１】そこで、この発明の目的は、低ＥＳＬ化を
より効果的に図り得るように改良された積層コンデンサ
を提供しようとすることである。

【００２２】

【課題を解決するための手段】この発明に係る積層コン
デンサは、上述した技術的課題を解決するため、積層さ
れる複数の誘電体層、および特定の誘電体層を介して互
いに対向する少なくとも１対の第１および第２の内部電
極を有する、コンデンサ本体と、内部電極と平行に延び
るコンデンサ本体の一方の主面上に形成される、第１お
よび第２の外部端子電極とを備えている。そして、コン
デンサ本体の内部には、第２の内部電極に対して電気的
に絶縁された状態で第１の内部電極と第１の外部端子電
極とを電気的に接続するように特定の誘電体層を貫通す
る第１のビアホール接続部と、第１のビアホール接続部
に隣り合いながら、第１の内部電極に対して電気的に絶
縁された状態で第２の内部電極と第２の外部端子電極と
を電気的に接続するように特定の誘電体層を貫通する第
２のビアホール接続部とが設けられている。

【００２３】この発明において、好ましくは、第１のビ
アホール接続部と第２のビアホール接続部とは、互いの
間隔が２mm以内、より好ましくは、１mm以内となるよう
に配置される。すなわち、第１のビアホール接続部と第
２のビアホール接続部との間隔は、可能な限り狭い方が
好ましい。

【００２４】また、この発明において、それぞれ複数の
第１および第２のビアホール接続部が設けられることが
好ましい。

【００２５】上述の好ましい実施形態において、複数の
第１のビアホール接続部および複数の第２のビアホール
接続部は、それぞれ、第１および第２の内部電極の各々
の全域にわたって分布するように配置されても、第１お
よび第２の内部電極の各々の周縁部にのみ分布するよう
に配置されてもよい。

【００２６】また、上述した好ましい実施形態による複
数の第１のビアホール接続部と複数の第２のビアホール
接続部との配置状態において、より好ましくは、各第１
のビアホール接続部に最も近いビアホール接続部は第２
のビアホール接続部となるようにされる。

【００２７】さらに好ましくは、複数の第１のビアホー
ル接続部と複数の第２のビアホール接続部とは、交互に
並ぶように配置される。

【００２８】また、好ましくは、第１および第２の内部
電極は、実質的に四角形をなし、当該四角形の４つの角
の部分には、丸みが付与される。そして、より好ましく
は、第１および第２のビアホール接続部のそれぞれの断
面は、実質的に円形をなすようにされ、第１および第２
の内部電極の角の部分の丸みは、当該角に最も近い第１
または第２のビアホール接続部の断面形状と実質的に同
心の円弧をもって与えられる。

【００２９】また、この発明において、好ましくは、第
１および第２の外部端子電極は、点状の形態をなしてい
る。

【００３０】また、この発明の好ましい実施形態では、
それぞれ複数の第１および第２の内部電極が、誘電体層
の積層方向に交互に配置されるように設けられ、第１の
ビアホール接続部は、さらに、第２の内部電極を貫通し
ながら複数の第１の内部電極を互いに電気的に接続する
ように延び、かつ、第２のビアホール接続部は、さら
に、第１の内部電極を貫通しながら複数の第２の内部電
極を互いに電気的に接続するように延びている。

【００３１】

【発明の実施の形態】図１ないし図４は、この発明の一
実施形態による積層コンデンサ３１を示している。ここ
で、図１は、積層コンデンサ３１の内部構造を、垂直方
向の断面をもって示す正面図であり、図２は、積層コン
デンサ３１の内部構造を、第１の水平方向の断面をもっ
て示す平面図であり、図３は、積層コンデンサ３１の内
部構造を、第１の断面とは異なる第２の水平方向の断面
をもって示す平面図であり、図４は、積層コンデンサ３
１の外観を示す下面図である。

【００３２】積層コンデンサ３１は、たとえばセラミッ
ク誘電体からなる複数の誘電体層３２、ならびに複数の
コンデンサユニットを形成するように特定の誘電体層３
２を介して互いに対向する複数対の第１および第２の内
部電極３３および３４を有する、コンデンサ本体３５を
備えている。

【００３３】コンデンサ本体３５は、たとえば、誘電体
層３２となるべき複数のセラミックグリーンシートを用
意し、特定のセラミックグリーンシート上に内部電極３
３および３４を形成し、これらセラミックグリーンシー
トを積み重ねてプレスし、次いで切断することによっ
て、個々のコンデンサ本体３５となるべき寸法の生のチ
ップを得た後、焼成する、各工程を経て製造される。

【００３４】図２に、第１の内部電極３３が図示されて
いることからわかるように、図２は、第１の内部電極３
３が通る断面を示し、また、図３に、第２の内部電極３
４が図示されていることからわかるように、図３は、第
２の内部電極３４が通る断面を示している。なお、図２
および図３において、内部電極３３および３４は、ハッ
チングを施すことによって各々の形成領域をより明確に
理解できるようにされている。

【００３５】コンデンサ本体３５は、内部電極３３およ
び３４と平行に延びる第１および第２の主面３６および
３７を有している。コンデンサ本体３５の第２の主面３
７上には、各々複数の第１および第２の外部端子電極３
８および３９が、たとえば点状の形態をなして形成され
ている。

【００３６】コンデンサ本体３５の内部には、第１の内
部電極３３と第１の外部端子電極３８とを電気的に接続
するように特定の誘電体層３２を貫通して延びる第１の
ビアホール接続部４０が設けられる。また、第１のビア
ホール接続部４０に隣り合いながら、第２の内部電極３
４と第２の外部端子電極３９とを電気的に接続するよう
に特定の誘電体層３２を貫通して延びる第２のビアホー
ル接続部４１が設けられている。

【００３７】この実施形態では、より大きな静電容量が
得られるようにするため、それぞれ複数の第１および第
２の内部電極３３および３４が、誘電体層３２の積層方
向に交互に配置され、それによって、第１の内部電極３
３と第２の内部電極３４との対向する部分の数が複数と
され、複数のコンデンサユニットを形成するようにされ
ている。そして、これら複数のコンデンサユニットも、
上述した第１および第２のビアホール接続部４０および
４１によって並列接続される。より詳細には、第１のビ
アホール接続部４０は、第２の内部電極３４を貫通しな
がら複数の第１の内部電極３３を互いに電気的に接続す
るように延び、かつ、第２のビアホール接続部４１は、
第１の内部電極３３を貫通しながら複数の第２の内部電
極３４を互いに電気的に接続するように延びている。

【００３８】また、図３によく示されているように、第
２の内部電極３４は、第１のビアホール接続部４０が貫
通する部分の周囲にギャップ４２を形成していて、それ
によって、第１のビアホール接続部４０は、第２の内部
電極３４に対して電気的に絶縁された状態とされてい
る。また、図２によく示されているように、第１の内部
電極３３は、第２のビアホール接続部４１が貫通する部
分の周囲にギャップ４３を形成していて、それによっ
て、第２のビアホール接続部４１は、第１の内部電極３
３に対して電気的に絶縁された状態とされている。

【００３９】また、この実施形態では、それぞれ複数の
第１および第２のビアホール接続部４０および４１が設
けられている。そして、これら複数の第１のビアホール
接続部４０および複数の第２のビアホール接続部４１
は、それぞれ、第１および第２の内部電極３３および３
４の各々の全域にわたって分布するように配置されてい
る。

【００４０】また、これら第１および第２のビアホール
接続部４０および４１の配置状態において、各第１のビ
アホール接続部４０に最も近いビアホール接続部は、第
２のビアホール接続部４１となるようにされている。よ
り特定的には、この実施形態では、これら第１および第
２のビアホール接続部４０および４１は、交互に並ぶよ
うに配置される。これに応じて、第１および第２の外部
端子電極３８および３９も、交互に並ぶように配置され
る。

【００４１】なお、上述したようなビアホール接続部４
０および４１を形成するため、たとえば、前述したコン
デンサ本体３５の製造過程において、積み重ね前の特定
のセラミックグリーンシートにパンチやレーザ等による
穴が設けられ、その中に導電性ペーストが充填される。

【００４２】この実施形態において、内部電極３３およ
び３４の延びる方向への電流は、図１１に示した電流２
３と実質的に同様の態様で流れる。したがって、ビアホ
ール接続部４０または４１の各周辺部において、電流が
種々の方向に向けられるので、この電流によって誘起さ
れる磁束は有利に相殺され、磁束の発生を低減すること
ができる。また、内部電極３３または３４内を流れる電
流の経路長は、隣り合うビアホール接続部４０および４
１の間に限定されるので、各電流長を短くすることがで
き、このことによっても、これらの間で発生する自己イ
ンダクタンス成分は、低くされることができる。

【００４３】また、この実施形態では、第１および第２
の内部電極３３および３４は、実質的に四角形をなしな
がら、当該四角形の４つの角の部分には、丸みが付与さ
れている。このことによって、角に丸みが付与されない
場合に比べて、第１および第２の内部電極３３および３
４のそれぞれの角の部分における端縁とこの角に最も近
い第１または第２のビアホール接続部４０または４１と
の距離をより短くすることができる。このことも、電流
長を短くするように機能し、インダクタンスの低減に寄
与し得る。

【００４４】また、この実施形態では、第１および第２
のビアホール接続部４０および４１のそれぞれの断面
は、実質的に円形をなすようにされ、第１および第２の
内部電極３３および３４の上述した角の部分の丸みは、
当該角に最も近い第１または第２のビアホール接続部４
０または４１の断面形状と実質的に同心の円弧をもって
与えられる。このような構成によれば、上述した電流長
を短くする機能をより効果的に発揮させることができ
る。

【００４５】なお、上述したような第１および第２の内
部電極３３および３４の各角の部分に丸みを付与するこ
とによって得られる効果を特に期待しないならば、図２
および図３において想像線で示したような角の部分に丸
みが付与されない内部電極３３ａおよび３４ａに置き換
えられてもよい。

【００４６】このようにして、この実施形態によれば、
まず、内部電極３３および３４の延びる方向への電流に
よって誘起される磁束に関して、積層コンデンサ３１の
ＥＳＬの低減化が図られている。

【００４７】図５は、図１に示した積層コンデンサ３１
の一部を拡大して示す、図１２に対応する図であって、
ここには、積層コンデンサ３１のビアホール接続部４０
および４１内をそれぞれ流れる電流４４および４５が破
線の矢印で示されている。

【００４８】図１において、電流が、たとえば第１の外
部端子電極３８から第２の外部端子電極３９へと流れる
とすると、第１の外部端子電極３８に接続される第１の
ビアホール接続部４０においては、図５において上向き
の電流４４が流れ、他方、第２の外部端子電極３９に接
続される第２のビアホール接続部４１では、下向きの電
流４５が流れる。すなわち、第１のビアホール接続部４
０を流れる電流４４と第２のビアホール接続部４１を流
れる電流４５とは、互いに逆向きとなっている。

【００４９】その結果、第１および第２のビアホール接
続部４０および４１を流れる電流４４および４５によっ
て、それぞれ、図６に示すような互いに逆向きの磁束４
６および４７を発生する。なお、図６において、第１の
ビアホール接続部４０を流れる電流４４は、紙面の裏側
から表側へと流れ、第２のビアホール接続部４１を流れ
る電流４５は、紙面の表側から裏側へと流れている。

【００５０】したがって、ビアホール接続部４０および
４１の外側においては、磁束４６と磁束４７とが効果的
に相殺される。なお、磁束４６および４７は、ビアホー
ル接続部４０および４１間では互いに同じ方向に向いて
おり、そのため、ビアホール接続部４０および４１間と
いう限られた領域では、互いに重畳されることになる
が、ビアホール接続部４０および４１間という狭い領域
では、磁束密度に制限があるため、全体として見たとき
には、磁束４６と磁束４７とは効果的に相殺される。

【００５１】上述した磁束４６と磁束４７との相殺の度
合いをより高めるためには、第１のビアホール接続部４
０と第２のビアホール接続部４１との間隔は狭い方が良
く、好ましくは、たとえば２mm以内、より好ましくは、
１mm以内となるように設計される。

【００５２】このように、この実施形態によれば、内部
電極３３および３４の延びる方向への電流によって誘起
される磁束が効果的に相殺されるばかりでなく、ビアホ
ール接続部４０および４１を流れる電流によって誘起さ
れる磁束４６および４７も効果的に相殺され、したがっ
て、積層コンデンサ３１のＥＳＬを、図９に示した積層
コンデンサ１１に比較して、さらに小さく抑えることが
できる。

【００５３】以上説明した、この実施形態に係る積層コ
ンデンサ３１（実施例）、ならびに従来の図８に示した
積層コンデンサ１（比較例１）および従来の図９に示し
た積層コンデンサ１１（比較例２）の各試料を作製し、
各々のＥＳＬを評価した。

【００５４】ここで、各試料は、各内部電極の外形寸法
を５mm×５mmとし、第１および第２の内部電極を合わせ
て４０枚積層したものとした。また、実施例および比較
例２にあっては、第１および第２のビアホール接続部を
合わせて５行、５列に合計２５個配置し、第１および第
２のビアホール接続部の各間隔（隣り合うビアホール接
続部の各中心間距離）を１mm、また、第１および第２の
ビアホール接続部の各径を１００μｍとした。

【００５５】また、ＥＳＬは、共振法によって求めた。
共振法とは、各試料となる積層コンデンサについてイン
ピーダンスの周波数特性を測定し、極小点（コンデンサ
の容量成分Ｃ_SとＥＳＬとの間の直列共振点と呼ぶ。）
の周波数ｆ₀から、ＥＳＬ＝１／〔（２πｆ₀）²×Ｃ_S〕によって、ＥＳＬを求めようとする方法である。

【００５６】各試料のＥＳＬ測定値を以下の表１に示
す。

【００５７】

【表１】表１から、実施例は、比較例１および２のいずれに比べ
ても、ＥＳＬが低く抑えられていることがわかる。な
お、比較例２では、比較例１との比較で、内部電極に流
れる電流による磁束は相殺されていることがわかるが、
実施例との比較で、第１および第２のビアホール接続部
には同じ方向に電流が流れているためにこの部分で自己
インダクタンスが生じていることがわかる。

【００５８】次に、この発明の実施形態に係る積層コン
デンサ３１を、上述の実施例と同様の積層枚数および製
造方法によって製造しながら、ビアホール接続部４０お
よび４１の配置態様を変更したもの、すなわち、ビアホ
ール接続部４０および４１の配置における行数および列
数ならびに間隔を後の表２に示すように変更したもの
を、試料１〜４として作製した。これら試料１〜４を通
して、最も端のビアホール接続部と内部電極の端縁との
間隔の相違による影響を極力排除するため、この間隔を
０．５mmに固定した。

【００５９】なお、試料１、３および４については、各
内部電極の外形寸法を５mm×５mmというように一定とし
ながら、ビアホール接続部の数を表２に示すように変え
ることにより、ビアホール接続部の間隔を変更した。試
料４は、前述した表１に示す実施例に相当している。ま
た、試料２については、各内部電極の外形寸法を、試料
１に比べて小さく、４mm×４mmとしながら、表２に示す
ように、ビアホール接続部の数を「２×２」として間隔
が３mmとなるようにした。

【００６０】上述の各試料について、前述した方法と同
様の方法により測定したＥＳＬ値が以下の表２に示され
ている。

【００６１】

【表２】表２からわかるように、ビアホール接続部の配置、特に
間隔を変えることによって、内部電極を流れる電流の経
路長や、内部電極あるいはビアホール接続部を流れる電
流が誘起する磁束の様子、すなわち磁束の相殺の態様が
変わり、その結果、測定されたＥＳＬ値も変わってい
る。ＥＳＬ値の低下に関して、より具体的には、試料１
および２のように、ビアホール接続部の間隔が３mm以上
あるときには、それほど効果が現れず、試料３および４
のように、２mm以下とすることによって、磁束の相殺に
よるＥＳＬ値の低下が顕著に現れている。特に、試料４
のように、当該間隔が１mm以下となったときには、ＥＳ
Ｌ値は、２６ｐＨというように、３０ｐＨ以下となって
いる。

【００６２】図７は、この発明の他の実施形態による積
層コンデンサ５１の内部構造を、水平方向の断面をもっ
て示す平面図である。

【００６３】この積層コンデンサ５１も、前述した図１
ないし図４に示す積層コンデンサ３１の場合と同様、積
層された複数の誘電体層５２、ならびに複数のコンデン
サユニットを形成するように特定の誘電体層５２を介し
て互いに対向する複数対の第１および第２の内部電極５
３および５４を有する、コンデンサ本体５５を備えてい
る。

【００６４】なお、図７には、内部電極５３および５４
が互いに重なった状態で破線で示されていることからわ
かるように、図７は、ある特定の誘電体層５２の内部を
通る断面を示している。

【００６５】また、前述した積層コンデンサ３１の場合
と同様、コンデンサ本体５５の内部には、複数の第１の
内部電極５３を互いに電気的に接続するように特定の誘
電体層５２を貫通して延びる第１のビアホール接続部５
６、ならびに、複数の第２の内部電極５４を互いに電気
的に接続するように特定の誘電体層５２を貫通して延び
る第２のビアホール接続部５７が設けられている。

【００６６】図７において、第１のビアホール接続部５
６と第２のビアホール接続部５７とを明瞭に区別できる
ようにするため、第１のビアホール接続部５６を白丸
で、第２のビアホール接続部５７を黒丸でそれぞれ示し
ている。

【００６７】なお、言うまでもないが、第１のビアホー
ル接続部５６は、第２の内部電極５４に対して電気的に
絶縁された状態にあり、第２のビアホール接続部５７
は、第１の内部電極５３に対して電気的に絶縁された状
態にある。

【００６８】図７からわかるように、この実施形態で
は、複数の第１のビアホール接続部５６および複数の第
２のビアホール接続部５７は、それぞれ、第１および第
２の内部電極５３および５４の各々の周縁部にのみ分布
するように配置されていることを特徴としている。特
に、この実施形態では、複数の第１および第２のビアホ
ール接続部５６および５７は、第１および第２の内部電
極５３および５４の各々の周縁部に沿って１列に配列さ
れている。

【００６９】その他の点、たとえば、各第１のビアホー
ル接続部５６に最も近いビアホール接続部は第２のビア
ホール接続部５７となるようにされること、複数の第１
のビアホール接続部５６と複数の第２のビアホール接続
部５７とは、交互に並ぶように配置されること、第１お
よび第２の内部電極５３および５４は、実質的に四角形
をなし、当該四角形の４つの角の部分には、丸みが付与
されること、第１および第２のビアホール接続部５６お
よび５７のそれぞれの断面は、実質的に円形をなすよう
にされ、第１および第２の内部電極５３および５４の角
の部分の丸みは、当該角に最も近い第１または第２のビ
アホール接続部５６および５７の断面形状と実質的に同
心の円弧をもって与えられること、等については、前述
した積層コンデンサ３１の場合と同様である。

【００７０】図７には図示されないが、コンデンサ本体
５５の、内部電極５３および５４と平行に延びる一方の
主面上には、各々複数の第１および第２の外部端子電極
が、たとえば点状の形態をなして形成され、前述した第
１のビアホール接続部５６の各々は、第１の外部端子電
極の各々に電気的に接続され、第２のビアホール接続部
５７の各々は、第２の外部端子電極の各々に電気的に接
続される。したがって、第１および第２の外部端子電極
の分布状態は、図７に示したビアホール接続部５６およ
び５７の分布状態と実質的に同様となる。

【００７１】図７には、内部電極５３および５４の延び
る方向に関して流れる典型的な電流５８の経路および方
向が矢印をもって示されている。この実施形態において
も、内部電極５３および５４の延びる方向に関して流れ
る電流５８は種々の方向に向けられるので、この電流５
８によって誘起される磁束は有利に相殺され、磁束の発
生を低減することができ、まず、この点において、低Ｅ
ＳＬ化を図ることができる。

【００７２】また、ビアホール接続部５６および５７の
延びる方向に関して流れる電流については、図示しない
が、前述した図５に示した電流４４および４５と実質的
に同様の態様で流れる。すなわち、第１のビアホール接
続部５６を流れる電流と第２のビアホール接続部５７を
流れる電流とは互いに逆向きとなる。そのため、それぞ
れの電流によって発生する磁束が互いに逆向きとなり、
これら磁束は、互いの間で効果的に相殺されることがで
き、この点においても、低ＥＳＬ化を図ることができ
る。

【００７３】この実施形態は、内部電極５３および５４
の中央部においては、ビアホール接続部を分布させなく
ても、低ＥＳＬ化に対する効果にそれほど差がない場合
もある、という知見に基づくものである。積層コンデン
サ５１が特に小型の場合において、この実施形態を有利
に適用することができる。積層コンデンサ５１が小型の
場合には、図７に示した電流５８の経路長は、最も遠く
隔てて位置するビアホール接続部５６および５７の間に
おいても、それほど長くなることがないからである。

【００７４】実験によれば、内部電極５３および５４の
各外形寸法を５mm×５mmとし、各々の径が１００μｍの
第１および第２のビアホール接続部５６および５７を、
図７に示すように、各２個ずつ内部電極５３および５４
の各辺に沿って等間隔に配置し、第１および第２の内部
電極５３および５４を合わせて４０枚積層したものにつ
いて、ＥＳＬを測定したところ、３１ｐＨの値が得られ
た。

【００７５】以上、この発明を図示した実施形態に関連
して説明したが、この発明の範囲内において、たとえ
ば、内部電極の数を種々に変更したり、また、ビアホー
ル接続部の数や位置を変更したり、それに応じて、外部
端子電極の数や位置を変更したりすることができる。さ
らには、誘電体層に使われる誘電体や内部電極および外
部端子電極に使われる導電体の種類は、適宜変更するこ
とができる。

【００７６】

【発明の効果】以上のように、この発明に係る積層コン
デンサは、積層される複数の誘電体層、および特定の誘
電体層を介して互いに対向する少なくとも１対の第１お
よび第２の内部電極を有する、コンデンサ本体を備え、
第１および第２の外部端子電極が、このコンデンサ本体
の、内部電極と平行に延びる一方の主面上に形成される
とともに、コンデンサ本体の内部には、第２の内部電極
に対して電気的に絶縁された状態で第１の内部電極と第
１の外部端子電極とを電気的に接続するように特定の誘
電体層を貫通する第１のビアホール接続部と、第１のビ
アホール接続部に隣り合いながら、第１の内部電極に対
して電気的に絶縁された状態で第２の内部電極と第２の
外部端子電極とを電気的に接続するように特定の誘電体
層を貫通する第２のビアホール接続部とが設けられてい
る。

【００７７】したがって、まず、各内部電極内での電流
を、各内部電極に接続されまたは貫通するビアホール接
続部の周囲で種々の方向へ向けることによって磁束を効
果的に相殺することができるとともに、電流長を短くす
ることができるので、ＥＳＬを小さくすることができ
る。のみならず、第１および第２の外部端子電極が、と
もに、コンデンサ本体の一方の主面上に形成されている
ので、第１のビアホール接続部を流れる電流とこれに隣
り合う第２のビアホール接続部を流れる電流とを互いに
異なる方向へ向けることができ、そのため、これらビア
ホール接続部を流れる電流によって誘起される磁束も効
果的に相殺することができ、この点においても、ＥＳＬ
を低減することができる。

【００７８】したがって、共振周波数を高周波化するこ
とができる。このことは、コンデンサとして機能する周
波数域が高周波化することを意味し、そのため、この発
明に係る積層コンデンサは、電子回路の高周波化に十分
対応することができ、たとえば、高周波回路におけるバ
イパスコンデンサ、デカップリングコンデンサとして有
利に用いることができる。また、ＭＰＵ（マイクロプロ
セッシングユニット）等に使用されるデカップリングコ
ンデンサにあっては、クイックパワーサプライとしての
機能（立ち上がり時等、電力が急に必要な時に、コンデ
ンサに充電された電気量から電力を供給する機能）も要
求されるが、この発明に係る積層コンデンサは低ＥＳＬ
であるので、このような用途に向けられたとき、高速性
に十分対応することができる。

【００７９】この発明において、第１のビアホール接続
部と第２のビアホール接続部との間隔が２mm以内にされ
るとき、前述したような磁束の相殺の度合いがより顕著
に高められる。また、この間隔は、２mm以内、さらに
は、１mm以内というように、より狭くされるほど、磁束
の相殺の度合いが高められ、たとえば、１mm以下とされ
たときには、ＥＳＬ値は３０ｐＨ以下にまで低減される
ことができる。発展が著しいコンピュータのプロセッサ
ユニットにおいては、動作周波数の高周波化が進んでお
り、１ＧＨｚを超えるものが検討されている。このよう
なプロセッサユニットの近傍に使用するデカップリング
コンデンサにおいては、ＥＳＬ値が３０ｐＨ以下という
従来にはない小さいものが求められている。上述のよう
に、この発明に係る積層コンデンサは、ＥＳＬ値を３０
ｐＨ以下にまで低減することができるので、このような
要求に十分応えることができる。

【００８０】また、この発明において、第１および第２
のビアホール接続部がそれぞれ複数設けられていると、
各内部電極内での電流を、これに接続されるビアホール
接続部の周囲で種々の方向へ向けることがより容易にな
るとともに、電流長をより短くすることができる。

【００８１】上述のように、第１および第２のビアホー
ル接続部がそれぞれ複数設けられているとき、複数の第
１のビアホール接続部および複数の第２のビアホール接
続部を、それぞれ、第１および第２の内部電極の各々の
全域にわたって分布するように配置すると、内部電極の
面積が比較的大きい場合であっても、内部電極の延びる
方向での電流長を短くすることが容易である。したがっ
て、このような構成は、特に大型の積層コンデンサにお
いて有利に適用することができる。

【００８２】他方、複数の第１のビアホール接続部およ
び複数の第２のビアホール接続部を、それぞれ、第１お
よび第２の内部電極の各々の周縁部にのみ分布するよう
に配置すると、ビアホール接続部を設けるための加工が
簡略化されるため、積層コンデンサの低コスト化を期待
できる。特に小型の積層コンデンサの場合には、内部電
極の延びる方向での電流長は、最も遠く隔てて位置する
第１および第２のビアホール接続部間においても、それ
ほど長くなることがないため、低ＥＳＬ化に対する効果
をそれほど低下させることがない。したがって、このよ
うな構成は、小型の積層コンデンサにおいて有利に適用
することができる。

【００８３】また、上述のように、第１および第２のビ
アホール接続部がそれぞれ複数設けられているとき、各
第１のビアホール接続部に最も近いビアホール接続部が
第２のビアホール接続部となるように、これらビアホー
ル接続部の配置状態が選ばれていると、これらビアホー
ル接続部を流れる電流によって誘起される磁束をより効
果的に相殺することができる。特に、複数の第１のビア
ホール接続部と複数の第２のビアホール接続部とが交互
に並ぶように配置されるとき、最も効果的な磁束の相殺
が可能になる。

【００８４】また、第１および第２の内部電極が、実質
的に四角形をなしながら、当該四角形の４つの角の部分
に、丸みが付与されていると、丸みが付与されない場合
に比べて、第１および第２の内部電極のそれぞれの角の
部分における端縁とこの角に最も近い第１または第２の
ビアホール接続部との距離をより短くすることができ
る。このことは、電流長をより短くするように機能する
ので、インダクタンスのさらなる低減に寄与し得る。

【００８５】また、上述した構成において、第１および
第２のビアホール接続部のそれぞれの断面が、実質的に
円形をなすようにされ、第１および第２の内部電極の上
述した角の部分の丸みは、当該角に最も近い第１または
第２のビアホール接続部の断面形状と実質的に同心の円
弧をもって与えられると、上述した電流長を短くする機
能をより効果的に発揮させることができる。

【００８６】また、この発明において、第１および第２
の外部端子電極が点状の形態をなしていると、積層コン
デンサを適宜の配線基板上に実装する場合、バンプ接続
を有利に適用することができる。現在、たとえばＭＰＵ
のような半導体チップにおいては、動作周波数が高周波
化するに伴って、バンプ接続が多用される傾向にある
が、上述したような外部端子電極の形態は、この傾向に
適合するものである。また、このようなバンプ接続は、
高密度実装を可能とし、接続におけるインダクタンス成
分の発生を抑えることができる。

【００８７】また、この発明において、取得される静電
容量を大きくするためには、それぞれ複数の第１および
第２の内部電極が、誘電体層の積層方向に交互に配置さ
れるように設けられるが、このような積層コンデンサに
おいて、第１のビアホール接続部が、さらに、第２の内
部電極を貫通しながら複数の第１の内部電極を互いに電
気的に接続するように延び、かつ、第２のビアホール接
続部が、さらに、第１の内部電極を貫通しながら複数の
第２の内部電極を互いに電気的に接続するように延びて
いると、このように大容量化された積層コンデンサにお
いて、前述したような各効果を奏することができる。

【図面の簡単な説明】

【図１】この発明の一実施形態による積層コンデンサ３
１の内部構造を、垂直方向の断面をもって示す正面図で
ある。

【図２】図１に示した積層コンデンサ３１の内部構造
を、第１の内部電極３３が通る断面をもって示す平面図
である。

【図３】図１に示した積層コンデンサ３１の内部構造
を、第２の内部電極３４が通る断面をもって示す平面図
である。

【図４】図１に示した積層コンデンサ３１の外観を示す
下面図である。

【図５】図１に示した積層コンデンサ３１の第１および
第２のビアホール接続部４０および４１においてそれぞ
れ流れる電流４４および４５を図解的に示す正面図であ
る。

【図６】図５に示した第１および第２のビアホール接続
部４０および４１においてそれぞれ流れる電流によって
誘起される磁束４６および４７を図解的に示す平面図で
ある。

【図７】この発明の他の実施形態による積層コンデンサ
５１の内部構造を、ある特定の誘電体層５２の内部を通
る断面をもって示す平面図である。

【図８】従来の最も典型的な積層コンデンサ１の内部構
造を、垂直方向の断面をもって示す正面図である。

【図９】この発明にとって特に興味ある従来の積層コン
デンサ１１の内部構造を、垂直方向の断面をもって示す
正面図である。

【図１０】図８に示した積層コンデンサ１の内部電極３
内を流れる電流２２を図解的に示す平面図である。

【図１１】図９に示した積層コンデンサ１１の内部電極
１３内を流れる電流２３を図解的に示す平面図である。

【図１２】図９に示した積層コンデンサ１１の第１およ
び第２のビアホール接続部２０および２１においてそれ
ぞれ流れる電流２４および２５を図解的に示す正面図で
ある。

【図１３】図１２に示した第１および第２のビアホール
接続部２０および２１においてそれぞれ流れる電流によ
って誘起される磁束２６および２７を図解的に示す平面
図である。

【符号の説明】

３１，５１積層コンデンサ３２，５２誘電体層３３，３３ａ，５３第１の内部電極３４，３４ａ，５４第２の内部電極３５，５５コンデンサ本体３６，３７主面３８第１の外部端子電極３９第２の外部端子電極４０，５６第１のビアホール接続部４１，５７第２のビアホール接続部４２，４３ギャップ４４，４５，５８電流４６，４７磁束

───────────────────────────────────────────────────── フロントページの続き (72)発明者近藤隆則京都府長岡京市天神二丁目26番10号株式会社村田製作所内

Claims

【特許請求の範囲】

【請求項１】積層される複数の誘電体層、および特定
の前記誘電体層を介して互いに対向する少なくとも１対
の第１および第２の内部電極を有する、コンデンサ本体
と、前記内部電極と平行に延びる前記コンデンサ本体の一方
の主面上に形成される、第１および第２の外部端子電極
とを備え、前記コンデンサ本体の内部には、前記第２の内部電極に
対して電気的に絶縁された状態で前記第１の内部電極と
前記第１の外部端子電極とを電気的に接続するように特
定の前記誘電体層を貫通する第１のビアホール接続部
と、前記第１のビアホール接続部に隣り合いながら、前
記第１の内部電極に対して電気的に絶縁された状態で前
記第２の内部電極と前記第２の外部端子電極とを電気的
に接続するように特定の前記誘電体層を貫通する第２の
ビアホール接続部とが設けられている、積層コンデン
サ。
【請求項２】前記第１のビアホール接続部と前記第２
のビアホール接続部とは、互いの間隔が２mm以内となる
ように配置されている、請求項１に記載の積層コンデン
サ。
【請求項３】前記第１のビアホール接続部と前記第２
のビアホール接続部とは、互いの間隔が１mm以内となる
ように配置されている、請求項１に記載の積層コンデン
サ。
【請求項４】それぞれ複数の前記第１および第２のビ
アホール接続部が設けられている、請求項１ないし３の
いずれかに記載の積層コンデンサ。
【請求項５】複数の前記第１のビアホール接続部およ
び複数の前記第２のビアホール接続部は、それぞれ、前
記第１および第２の内部電極の各々の全域にわたって分
布するように配置される、請求項４に記載の積層コンデ
ンサ。
【請求項６】複数の前記第１のビアホール接続部およ
び複数の前記第２のビアホール接続部は、それぞれ、前
記第１および第２の内部電極の各々の周縁部にのみ分布
するように配置される、請求項４に記載の積層コンデン
サ。
【請求項７】複数の前記第１のビアホール接続部と複
数の前記第２のビアホール接続部との配置状態におい
て、各前記第１のビアホール接続部に最も近いビアホー
ル接続部は前記第２のビアホール接続部となるようにさ
れる、請求項４ないし６のいずれかに記載の積層コンデ
ンサ。
【請求項８】複数の前記第１のビアホール接続部と複
数の前記第２のビアホール接続部とは、交互に並ぶよう
に配置されている、請求項７に記載の積層コンデンサ。
【請求項９】前記第１および第２の内部電極は、実質
的に四角形をなし、当該四角形の４つの角の部分には、
丸みが付与される、請求項４ないし８のいずれかに記載
の積層コンデンサ。
【請求項１０】前記第１および第２のビアホール接続
部のそれぞれの断面は、実質的に円形をなし、前記第１
および第２の内部電極の角の部分の丸みは、当該角に最
も近い前記第１または第２のビアホール接続部の断面形
状と実質的に同心の円弧をもって与えられる、請求項９
に記載の積層コンデンサ。
【請求項１１】前記第１および第２の外部端子電極
は、点状の形態をなしている、請求項１ないし１０のい
ずれかに記載の積層コンデンサ。
【請求項１２】それぞれ複数の前記第１および第２の
内部電極が、前記誘電体層の積層方向に交互に配置され
るように設けられ、前記第１のビアホール接続部は、さ
らに、前記第２の内部電極を貫通しながら複数の前記第
１の内部電極を互いに電気的に接続するように延び、か
つ、前記第２のビアホール接続部は、さらに、前記第１
の内部電極を貫通しながら複数の前記第２の内部電極を
互いに電気的に接続するように延びている、請求項１な
いし１１のいずれかに記載の積層コンデンサ。