JP2002260955A - 積層セラミック電子部品の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 積層方向に並ぶ第１〜第３の導体膜のうち、
第１の導体膜と第３の導体膜とがビアホール導体によっ
て互いに接続されるが、第２の導体膜がビアホール導体
に対して電気的に絶縁されるとき、ビアホール導体に形
成される張出部が、ビアホール導体との間の絶縁のため
に第２の導体膜に形成される開口を大きくし、積層セラ
ミックコンデンサにおける取得静電容量を低減させてし
まう。 【解決手段】 第１〜第３のセラミックグリーンシート
３１〜３３上に、第１〜第３の導体膜４０〜４２を形成
し、第２のセラミックグリーンシート３２にある第２の
貫通孔３５には導電性ペーストを充填せず、第１のセラ
ミックグリーンシート３１にある第１の貫通孔３４に導
電性ペースト３７を充填し、プレスするとき、導電性ペ
ースト３７の一部を第２の貫通孔３５内に流入させ、第
１の導体膜４０と第３の導体膜４２とを互いに接続する
ビアホール導体を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、積層セラミック
コンデンサのような積層セラミック電子部品の製造方法
に関するもので、特に、ビアホール導体を備える積層セ
ラミック電子部品の製造方法に関するものである。

【０００２】

【従来の技術】図３ないし図５には、この発明にとって
興味ある積層セラミック電子部品としての積層セラミッ
クコンデンサ１が示されている。ここで、図３および図
４は、積層セラミックコンデンサ１の内部構造を示す平
面図であり、図３と図４とは互いに異なる位置での断面
を示している。また、図５は、図３および図４に示した
線Ｖ−Ｖに沿う断面図である。

【０００３】積層セラミックコンデンサ１は、積層され
る複数のセラミック層２が積層されてなる積層体３を備
えている。セラミック層２は、たとえば誘電体セラミッ
クから構成される。

【０００４】積層体３の内部には、特定のセラミック層
２を介して互いに対向する複数対の第１および第２の内
部電極４および５が設けられている。さらに、積層体３
の内部には、第２の内部電極５に対して電気的に絶縁さ
れかつ第１の内部電極４に電気的に接続された状態で、
特定のセラミック層２を貫通する複数の第１の貫通導体
６が設けられ、他方、第１の内部電極４に対して電気的
に絶縁されかつ第２の内部電極５に電気的に接続された
状態で、特定のセラミック層２を貫通する複数の第２の
貫通導体７が設けられている。

【０００５】上述の電気的絶縁のため、第１の内部電極
４と第２の貫通導体７との間には、ギャップ８が形成さ
れ、第２の内部電極５と第１の貫通導体６との間には、
ギャップ９が形成されている。

【０００６】また、積層体３の、内部電極４および５と
平行に延びる一方主面上には、複数の第１の貫通導体６
にそれぞれ電気的に接続された状態で、個々の第１の貫
通導体６にそれぞれ対応する複数の第１の外部端子電極
１０が設けられるとともに、複数の第２の貫通導体７に
それぞれ電気的に接続された状態で、個々の第２の貫通
導体７にそれぞれ対応する複数の第２の外部端子電極１
１が設けられる。

【０００７】なお、第１および第２の外部端子電極１０
および１１のいずれか一方は、積層体３の他方主面上に
設けられることもあり、また、第１および第２の外部端
子電極１０および１１の少なくとも一方が一方主面およ
び他方主面の双方に設けられることもある。

【０００８】このような積層セラミックコンデンサ１に
よれば、各々複数の第１および第２の内部電極４および
５の各間に形成された静電容量が、第１および第２の貫
通導体６および７によって並列接続され、このように並
列接続された静電容量が、第１の外部端子電極１０と第
２の外部端子電極１１との間に取り出される。

【０００９】また、第１の貫通導体６と第２の貫通導体
７とは、内部電極４および５をそれぞれ流れる電流によ
って誘起される磁界を互いに相殺するように配置されて
いる。すなわち、第１および第２の貫通導体６および７
は、互いに隣り合うように配置され、内部電極４および
５の各々を流れる電流に関して、その方向を多様化する
とともに、電流長を短くし、それによって、等価直列イ
ンダクタンス（ＥＳＬ）の低減を図っている。

【００１０】このような積層セラミックコンデンサ１を
製造するため、図６に図解的に示すような工程が実施さ
れる。図６には、前述した積層体３に備える複数のセラ
ミック層２のうちの代表的な３つのセラミック層２の各
々となるべき第１、第２および第３のセラミックグリー
ンシート１２、１３および１４が断面図で示されてい
る。これら第１、第２および第３のセラミックグリーン
シート１２、１３および１４は、この順序で積層方向に
配列されるものである。

【００１１】第１、第２および第３のセラミックグリー
ンシート１２、１３および１４には、それぞれ、前述し
た貫通導体６または７を与えるビアホール導体１５、１
６および１７を設けるための第１、第２および第３の貫
通孔１８、１９および２０が形成される。

【００１２】次に、たとえばスクリーン印刷法を適用し
て、貫通孔１８〜２０に導電性ペーストが充填される。
これら貫通孔１８〜２０に導電性ペーストを確実に充填
できるようにするため、導電性ペーストの粘度が調整さ
れ、また、セラミックグリーンシート１２〜１４が比較
的厚く、そのため、貫通孔１８〜２０が比較的深い場合
には、真空吸引が適用されることもある。また、貫通孔
１８〜２０に充填される導電性ペーストとしては、ビア
ホール導体１５〜１７による電気的接続の信頼性を高め
るため、一般に、そこに含まれる導電性金属の含有率の
比較的高いものが用いられる。

【００１３】次に、第１、第２および第３のセラミック
グリーンシート１２、１３および１４の各々の一方主面
上には、それぞれ、たとえばスクリーン印刷法を適用し
て導電性ペーストを付与することによって、第１、第２
および第３の導体膜２１、２２および２３が形成され
る。これら導体膜２１〜２３の各々は、前述した第１ま
たは第２の内部電極４または５を与えるものである。導
体膜２１〜２３を形成するための導電性ペーストとして
は、得られた積層体３における構造欠陥を防止するた
め、一般に、そこに含まれる導電性金属の含有率の比較
的低いものが用いられ、また、導体膜２１〜２３の厚み
は、たとえば１μｍ程度と薄くされる。

【００１４】次に、セラミックグリーンシート１２〜１
４を含む複数のセラミックグリーンシートが積層され、
それによって、生の積層体が得られる。この生の積層体
は、積層方向にプレスされた後、必要に応じて、適当な
寸法にカットされ、次いで、焼成され、さらに、外部端
子電極１０および１１が形成されることによって、所望
の積層セラミックコンデンサ１が得られる。

【００１５】

【発明が解決しようとする課題】図３ないし図５を参照
して前述したように、第１の内部電極４は、第２の貫通
導体７に対してギャップ８を介して電気的に絶縁され、
かつ第２の内部電極５は第１の貫通導体６に対してギャ
ップ９を介して電気的に絶縁されなければならないの
で、図６に示す導体膜２１〜２３は、ビアホール導体１
５〜１７のうちの絶縁を必要とするものに対して接触し
ないようにするギャップ２４を設けるため、開口２５を
備える状態で形成されなければならない。

【００１６】しかしながら、上述した開口２５の存在
は、得られた積層セラミックコンデンサ１において、内
部電極４および５の各々の面積を狭くし、取得される静
電容量の減少につながるので、開口２５の大きさはでき
るだけ小さい方が好ましい。

【００１７】他方、貫通孔１８〜２０に導電性ペースト
をたとえばスクリーン印刷法によって充填し、それによ
ってビアホール導体１５〜１７を形成しようとする場
合、図６に図解的に示すように、ビアホール導体１５〜
１７の各々には、セラミックグリーンシート１２〜１４
の一方主面上に延びる張出部２６が必然的に形成されて
しまう。しかしながら、この張出部２６の存在は、これ
との間でギャップ２４を設けるために導体膜２１〜２３
の各々に形成されるべき開口２５をより大きくしなけれ
ばならないといった結果を招くことになる。

【００１８】また、積層セラミックコンデンサ１におい
て、さらなる低ＥＳＬ化のためには、貫通導体６および
７の間隔を短くし、その数を増やすことが効果的であ
る。

【００１９】しかしながら、上述したような低ＥＳＬ化
のための対策を施したとき、開口２５の数が増え、所得
静電容量の低下を招いてしまう。開口２５の数が増えて
も、取得静電容量の低下をそれほど招かないようにする
ためには、開口２５の面積を狭くしなければならない
が、前述したように、開口２５の面積は、張出部２６と
の間で所定以上のギャップ２４を形成しておかなければ
ならないため、開口２５の面積を単純に狭くすることは
できない。

【００２０】そこで、この発明の目的は、上述したよう
な問題を解決し得る、積層セラミック電子部品の製造方
法を提供しようとすることである。

【００２１】

【課題を解決するための手段】この発明は、積層方向に
順次配列された第１、第２および第３のセラミック層を
含む複数のセラミック層が積層されてなる積層体を備
え、第１、第２および第３のセラミック層の各々の一方
主面上には、それぞれ、第１、第２および第３の導体膜
が形成され、第１の導体膜と第３の導体膜とは、第１お
よび第２のセラミック層に設けられたビアホール導体に
よって互いに接続され、第２の導体膜は、ビアホール導
体に対して電気的に絶縁されるように、ビアホール導体
との間にギャップを形成している、積層セラミック電子
部品を製造する方法に向けられるものであって、上述し
た技術的課題を解決するため、次のような構成を備える
ことを特徴としている。

【００２２】すなわち、この発明に係る積層セラミック
電子部品の製造方法においては、まず、第１、第２およ
び第３のセラミック層の各々となる第１、第２および第
３のセラミックグリーンシートを含む複数のセラミック
グリーンシートが用意される。

【００２３】次に、第１および第２のセラミックグリー
ンシートに、それぞれ、ビアホール導体を設けるために
第１および第２の貫通孔が形成される。

【００２４】そして、第２の貫通孔には導電性ペースト
が充填されず、第１の貫通孔に導電性ペーストが充填さ
れる。

【００２５】また、第１、第２および第３のセラミック
グリーンシートの各々の一方主面上に、それぞれ、導電
性ペーストを付与することによって、第１、第２および
第３の導体膜が形成される。

【００２６】次いで、第１、第２および第３のセラミッ
クグリーンシートを含む複数のセラミックグリーンシー
トが積層され、それによって、生の積層体が作製され
る。

【００２７】この生の積層体は積層方向にプレスされ
る。これによって、複数のセラミックグリーンシート間
の密着性が高められるとともに、第１の貫通孔に充填さ
れた導電性ペーストの一部が第２の貫通孔内に流入し、
第１の導体膜と第３の導体膜とを互いに接続するビアホ
ール導体が形成される。

【００２８】この発明において、第１のセラミックグリ
ーンシートの一方主面上に導電性ペーストを付与するこ
とによって第１の導体膜を形成する工程と同時に、第１
の貫通孔に導電性ペーストを充填する工程が実施されて
もよい。

【００２９】この発明において、第２のセラミックグリ
ーンシートの厚みは、好ましくは、１３μｍ以下とさ
れ、より好ましくは、１１μｍ以下とされる。

【００３０】また、前述したように、第１の導体膜を形
成する工程と同時に、第１の貫通孔に導電性ペーストを
充填する工程が実施される場合には、第１および第２の
セラミックグリーンシートの各厚みは、好ましくは、６
μｍ以下とされる。

【００３１】この発明に係る積層セラミック電子部品の
製造方法は、特に、次のような構造を有する積層セラミ
ックコンデンサに対して有利に適用される。すなわち、
積層体の内部に、特定のセラミック層を介して互いに対
向する複数対の第１および第２の内部電極が設けられる
とともに、第２の内部電極に対して電気的に絶縁されか
つ第１の内部電極に電気的に接続された状態で、特定の
セラミック層を貫通する複数の第１の貫通導体、およ
び、第１の内部電極に対して電気的に絶縁されかつ第２
の内部電極に電気的に接続された状態で、特定のセラミ
ック層を貫通する複数の第２の貫通導体がそれぞれ設け
られる、積層セラミックコンデンサであり、上述の第１
の内部電極は、第１または第３の導体膜によって与えら
れ、第２の内部電極は、第２の導体膜によって与えら
れ、第１および第２の貫通導体は、ビアホール導体によ
って与えられる。

【００３２】

【発明の実施の形態】以下に、この発明の一実施形態に
よる積層セラミック電子部品の製造方法を説明するにあ
たり、図３ないし図５を参照して前述した積層セラミッ
クコンデンサ１の製造方法について説明する。したがっ
て、製造しようとする積層セラミックコンデンサ１の構
造の説明については、前述した説明を援用する。

【００３３】図１は、前述した図６に対応する図であっ
て、図３ないし図５に示した積層セラミックコンデンサ
１における積層体３に備える複数のセラミック層２のう
ちの代表的な３つのセラミック層２の各々となるべき第
１、第２および第３のセラミックグリーンシート３１、
３２および３３が断面図で示されている。これら第１、
第２および第３のセラミックグリーンシート３１、３２
および３３は、この順序で積層方向に配列されるもので
ある。

【００３４】第１、第２および第３のセラミックグリー
ンシート３１、３２および３３には、それぞれ、図３な
いし図５に示した貫通導体６および７を与えるビアホー
ル導体を設けるための第１、第２および第３の貫通孔３
４、３５および３６が形成される。

【００３５】次に、たとえばスクリーン印刷法を適用し
て、貫通孔３４〜３６のうちの特定のものに導電性ペー
スト３７が充填される。すなわち、積層方向に見たと
き、貫通孔３４〜３６において、導電性ペースト３７が
充填されるものと充填されないものとが交互に配列され
ている。より具体的に、１点鎖線３８に沿って配列され
る第１、第２および第３の貫通孔３４、３５および３６
を見たとき、第２の貫通孔３５には導電性ペースト３７
が充填されず、第１および第３の貫通孔３４および３６
には導電性ペースト３７が充填されている。

【００３６】上述したように、導電性ペースト３７がた
とえばスクリーン印刷法によって付与されるとき、セラ
ミックグリーンシート３１〜３３の各々の一方主面上に
は、張出部３９が必ず形成される。

【００３７】なお、貫通孔３４〜３６に充填される導電
性ペースト３７は、貫通孔３４〜３６の各々に確実に充
填されるようにするため、その粘度が調整され、また、
真空吸引を適用することによって、貫通孔３４〜３６に
導電性ペースト３７が確実に充填されるようにしてもよ
い。また、貫通孔３４〜３６に充填される導電性ペース
ト３７としては、後で形成されるビアホール導体による
電気的接続の信頼性を高めるため、一般に、そこに含ま
れる導電性金属の含有率の比較的高いものが用いられ
る。

【００３８】次に、第１、第２および第３のセラミック
グリーンシート３１、３２および３３の各々の一方主面
上には、それぞれ、たとえばスクリーン印刷法を適用し
て導電性ペーストを付与することによって、第１、第２
および第３の導体膜４０、４１および４２が形成され
る。

【００３９】これら導体膜４０〜４２の各々は、図３な
いし図５に示した第１または第２の内部電極４または５
を与えるものである。そのため、導体膜４０〜４２の各
々と貫通孔３４〜３６の各々との関係を見たとき、導体
膜４０〜４２の各々は、貫通孔３４〜３６の各々を覆う
部分と、貫通孔３４〜３６の各々を覆わず、開口４３を
形成している部分とを備えている。具体的に、導体膜４
０〜４２の各々の１点鎖線３８が通る部分を見ると、第
１および第３の導体膜４０および４２については、それ
ぞれ、第１および第３の貫通孔３４および３６を覆いか
つ導電性ペースト３７と接触するように設けられ、第２
の導体膜４１については、第２の貫通孔３５を覆わない
ように開口４３を位置させている。

【００４０】開口４３を規定する端縁は、貫通孔３４〜
３６の各々の端縁から所定のギャップ４４を介して位置
している。このギャップ４４は、図３ないし図５に示し
た積層セラミックコンデンサ１におけるギャップ８また
は９となるものである。

【００４１】貫通孔３４〜３６のうち、上述の開口４３
が位置するものについては、そこに導電性ペースト３７
が充填されておらず、したがって、張出部３９が形成さ
れていないので、開口４３の大きさは、張出部３９がな
い分、図６に示した開口２５に比べて小さくすることが
できる。そのため、開口２５の形成によって、導体膜４
０〜４２の面積が低減される度合いを低くすることがで
き、導体膜４０〜４２によって与えられる図３ないし図
５に示した内部電極４および５によって形成される静電
容量の低減の度合いも低くすることができる。

【００４２】なお、図示した開口４３は、閉じられた端
縁形状を有しているが、開口が設けられる位置と貫通孔
の位置との関係によって、たとえば切欠き状の開口のよ
うに、開いた端縁形状を有していてもよい。

【００４３】導体膜４０〜４２を形成するための導電性
ペーストとしては、図３ないし図５に示す得られた積層
体３における構造欠陥を防止するため、一般に、そこに
含まれる導電性金属の含有率の比較的低いものが用いら
れ、また、導体膜４０〜４２の厚みは、たとえば１μｍ
程度と薄くされる。

【００４４】次に、セラミックグリーンシート３１〜３
３を含む複数のセラミックグリーンシートが積層され、
それによって、生の積層体が得られる。

【００４５】次いで、この生の積層体は、積層方向にプ
レスされる。これによって、セラミックグリーンシート
３１〜３３を含む複数のセラミックグリーンシート間の
密着性が高められる。また、これに加えて、貫通孔３４
〜３６の各々に充填された導電性ペースト３７の一部
が、これに整列するが導電性ペースト３７が充填されて
いない貫通孔３４〜３６の各々に流入され、それによっ
て、図３ないし図５に示した貫通導体６または７となる
べきビアホール導体が形成される。より具体的に、１点
鎖線３８に沿う貫通孔３４〜３６について説明すると、
第１の貫通孔３４に充填された導電性ペースト３７の一
部、第３のセラミックグリーンシート３３上の第３の導
体膜４２を構成する導電性ペーストの一部および第３の
貫通孔３６に充填された導電性ペースト３７の一部は、
第２の貫通孔３５内に流入され、それによって、第１の
貫通孔３４内に充填された導電性ペースト３７が第３の
導体膜４２と接触するようになり、ビアホール導体が、
第１の導体膜４０と第３の導体膜４２とを互いに接続す
るように形成される。

【００４６】その後、この生の積層体は、必要に応じ
て、適当な寸法にカットされ、次いで、焼成され、さら
に、図３ないし図５に示すように、外部端子電極１０お
よび１１が形成されることによって、所望の積層セラミ
ックコンデンサ１が完成される。

【００４７】上述したように、たとえば、第１の貫通孔
３４に充填された導電性ペースト３７の一部を第２の貫
通孔３５内に流入させ、第１の導体膜４０と第３の導体
膜４２とを互いに接続するビアホール導体を形成するた
めには、第２のセラミックグリーンシート３２の厚み
は、薄い方が好ましい。

【００４８】なお、この実施形態では、同様の態様で、
第２の導体膜４１と第３のセラミックグリーンシートの
下に位置する図示しないセラミックグリーンシート上の
導体膜とを互いに接続するビアホール導体が形成され、
また、第１の貫通孔３４内には、第１のセラミックグリ
ーンシート３１の上にあるセラミックグリーンシートに
設けられた貫通孔に充填された導電性ペーストの一部を
流入させ、また、第３の貫通孔３６に充填された導電性
ペースト３７の一部を、第３のセラミックグリーンシー
ト３３の下にあるセラミックグリーンシートに設けられ
た貫通孔内に流入させることが行なわれるので、第１な
いし第３のセラミックグリーンシート３１〜３３を含む
複数のセラミックグリーンシートについて、各厚みは薄
い方が好ましい。

【００４９】上述したようなセラミックグリーンシート
の各厚みに関して、好ましくは、１３μｍ以下とされ、
より好ましくは、１１μｍ以下とされる。

【００５０】上述したセラミックグリーンシートの各厚
みに関する好ましい範囲を決定するため、以下のような
実験を実施した。

【００５１】表１に示すような種々の厚みを有するセラ
ミックグリーンシートを用意した。表１には、各セラミ
ックグリーンシートが焼成された後に与える厚みも記載
されている。

【００５２】これらセラミックグリーンシートに、直径
１００μｍの貫通孔を設け、図１に示すような状態が得
られるように、積層方向に関して１つ置きの貫通孔に、
ニッケルを８５重量％含有する導電性ペーストを充填す
るとともに、ニッケルを４０重量％含有する導電性ペー
ストを用いて、厚み０．９μｍの導体膜を形成した。

【００５３】次いで、これらセラミックグリーンシート
を２０枚積層し、積層方向にプレスし、適当な寸法にカ
ットし、焼成することによって、焼結後の積層体を得
た。

【００５４】得られた焼結後の積層体について、ビアホ
ール導体の導通性を評価した。より具体的には、４つの
試料となる積層体の各々について２５箇所のビアホール
導体、すなわち、合計１００個のビアホール導体につい
て、導通性を評価し、導通不良が生じているビアホール
導体の個数を調査した。その結果が表１に示されてい
る。

【００５５】

【表１】

【００５６】表１からわかるように、ビアホール導体の
導通性に関して、用いられたセラミックグリーンシート
の各厚みが１３μｍ以下とされたとき、導通不良を大幅
に少なくすることができ、さらに１１μｍ以下とされた
ときには、導通不良を全く生じないようにすることがで
きた。

【００５７】図２は、この発明の他の実施形態を説明す
るための、図１に相当する図である。図２において、図
１に示す要素に相当する要素には同様の参照符号を付
し、重複する説明は省略する。

【００５８】図２に示した実施形態は、セラミックグリ
ーンシート３１〜３３の各々の一方主面上に導電性ペー
ストを付与することによって導体膜４０〜４２の各々を
形成する工程と同時に、貫通孔３４〜３６の各々に導電
性ペーストを３７を充填する工程が実施されることを特
徴としている。

【００５９】したがって、この実施形態によれば、専ら
貫通孔３４〜３６に導電性ペースト３７を充填するため
の工程を省略することができる。

【００６０】図２に示した実施形態の場合であっても、
セラミックグリーンシート３１〜３３を含む複数のセラ
ミックグリーンシートの各厚みは、薄い方が好ましく、
さらに言うならば、図１に示した実施形態の場合よりも
薄い方が好ましい。そのため、セラミックグリーンシー
ト３１〜３３を含む複数のセラミックグリーンシートの
各厚みは、好ましくは、６μｍ以下とされる。

【００６１】このセラミックグリーンシートの厚みの好
ましい範囲を決定するため、導体膜を形成する工程にお
いて、貫通孔に導電性ペーストを同時に充填するように
したことを除いて、前述した図１に示した実施態様に従
って実施した実験と同様の実験を実施した。なお、この
実験では、導体膜を形成しながら貫通孔に充填される導
電性ペーストとして、ニッケルを４０重量％含有するも
のを用いた。

【００６２】焼結後の積層体について、ビアホール導体
の導通性を、表１の場合と同様の方法によって評価した
結果が、表２に示されている。

【００６３】

【表２】

【００６４】表２に示すように、用いられるセラミック
グリーンシートの厚みが６μｍ以下とされたとき、ビア
ホール導体において導通不良を全く生じないようにする
ことができた。

【００６５】以上、この発明を、図示した実施形態、特
に図３ないし図５に示した積層セラミックコンデンサ１
の製造方法に関連して説明したが、図示の積層セラミッ
クコンデンサ１以外の積層セラミックコンデンサの製造
方法、あるいは他の積層セラミック電子部品の製造方法
に対しても、この発明を等しく適用することができる。

【００６６】

【発明の効果】以上のように、この発明によれば、この
順序で積層される第１、第２および第３のセラミックグ
リーンシートを含む複数のセラミックグリーンシートを
用意し、第１および第２のセラミックグリーンシート
に、それぞれ、ビアホール導体を設けるための第１およ
び第２の貫通孔を形成し、第２の貫通孔には導電性ペー
ストを充填せず、第１の貫通孔に導電性ペーストを充填
し、第１、第２および第３のセラミックグリーンシート
の各々の一方主面上に、それぞれ、導電性ペーストを付
与することによって、第１、第２および第３の導体膜を
形成し、これら第１、第２および第３のセラミックグリ
ーンシートを含む複数のセラミックグリーンシートを積
層することによって、生の積層体を作製し、この生の積
層体を積層方向にプレスすることによって、複数のセラ
ミックグリーンシート間の密着性を高めるとともに、第
１の貫通孔に充填された導電性ペーストの一部を第２の
貫通孔内に流入させ、第１の導体膜と第３の導体膜とを
互いに接続するビアホール導体を形成するようにしてい
る。

【００６７】したがって、第２のセラミックグリーンシ
ートの一方主面上において張出部を生じさせることな
く、第２の貫通孔内に導電性ペーストを付与することが
できる。そのため、第２の導体膜には、上述のビアホー
ル導体に対して電気的に絶縁されるように、ビアホール
導体との間にギャップを形成するための開口が形成され
ることになるが、この開口の大きさを、張出部が存在し
ない分、小さくすることができる。その結果、第２の導
体膜の有効面積が、これに対して電気的に絶縁されるべ
きビアホール導体の貫通によって減少する度合いを低く
することができる。

【００６８】この発明において、第１のセラミックグリ
ーンシートの一方主面上に導電性ペーストを付与するこ
とによって第１の導体膜を形成する工程と同時に、第１
の貫通孔に導電性ペーストを充填する工程が実施される
と、専ら第１の貫通孔に導電性ペーストを充填するため
の工程を省略することができ、工程数の削減を図ること
ができる。

【００６９】この発明において、第２のセラミックグリ
ーンシートの厚みを、１３μｍ以下としたり、さらには
１１μｍ以下としたりして、より薄くすれば、プレスす
ることによって、第２の貫通孔内への導電性ペーストの
流入による、第２の貫通孔への導電性ペーストの充填を
より確実に行なうことができる。

【００７０】また、前述したように、第１の導体膜を形
成する工程と同時に、第１の貫通孔に導電性ペーストを
充填する工程が実施される場合には、第１および第２の
セラミックグリーンシートの各厚みを、６μｍ以下とす
ることにより、第１の導体膜を形成したとき、第１の貫
通孔に導電性ペーストを確実に充填することができると
ともに、プレスすることによって、第１の貫通孔に充填
された導電性ペーストの一部を第２の貫通孔内に流入さ
せ、第２の貫通孔を導電性ペーストで充填した状態を確
実に得ることができる。

【００７１】また、この発明が、積層体の内部に、特定
のセラミック層を介して互いに対向する複数対の第１お
よび第２の内部電極が設けられるとともに、第２の内部
電極に対して電気的に絶縁されかつ第１の内部電極に電
気的に接続された状態で、特定のセラミック層を貫通す
る複数の第１の貫通導体、および、第１の内部電極に対
して電気的に絶縁されかつ第２の内部電極に電気的に接
続された状態で、特定のセラミック層を貫通する複数の
第２の貫通導体がそれぞれ設けられる、積層セラミック
コンデンサの製造方法に適用され、第１の内部導体が、
前述した第１または第３の導体膜によって与えられ、第
２の内部電極が、前述した第２の導体膜によって与えら
れ、第１および第２の貫通導体が、ビアホール導体によ
って与えられるとき、前述した第２の導体膜の有効面積
の減少の度合いを低くすることができるという効果を、
取得静電容量の低下の度合いを低くすることができると
いう効果に結び付けることができる。

【００７２】したがって、積層セラミックコンデンサの
低ＥＳＬ化のために、貫通導体の間隔を短くしたり、そ
の数を増やしたりしても、取得静電容量の低下をそれほ
ど招かないようにすることができる。

【図面の簡単な説明】

【図１】この発明の一実施形態を説明するためのもの
で、図３ないし図５に示した積層セラミックコンデンサ
１に備える積層体３を得るために用意される代表的な３
つのセラミックグリーンシート３１〜３３を示す断面図
である。

【図２】この発明の他の実施形態を説明するための図１
に相当する図である。

【図３】この発明にとって興味ある積層セラミックコン
デンサ１の内部構造を、第１の内部電極４が通る断面を
もって示す平面図である。

【図４】図３に示した積層セラミックコンデンサ１の内
部構造を、第２の内部電極５が通る断面をもって示す平
面図である。

【図５】図３および図４に示した線Ｖ−Ｖに沿う積層セ
ラミックコンデンサ１の図解的断面図である。

【図６】図３ないし図５に示した積層セラミックコンデ
ンサ１に備える積層体３を製造するための従来の方法を
説明するための図１に相当する図である。

【符号の説明】

１ 積層セラミックコンデンサ ２ セラミック層 ３ 積層体 ４ 第１の内部電極 ５ 第２の内部電極 ６ 第１の貫通導体 ７ 第２の貫通導体 ８，９ ギャップ １０ 第１の外部端子電極 １１ 第２の外部端子電極 ３１ 第１のセラミックグリーンシート ３２ 第２のセラミックグリーンシート ３３ 第３のセラミックグリーンシート ３４ 第１の貫通孔 ３５ 第２の貫通孔 ３６ 第３の貫通孔 ３７ 導電性ペースト ３９ 張出部 ４０ 第１の導体膜 ４１ 第２の導体膜 ４２ 第３の導体膜 ４３ 開口 ４４ ギャップ

フロントページの続き (72)発明者 堀 晴雄 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E082 AB03 EE04 EE35 FG06 FG26 JJ03 JJ15 JJ23 LL01 LL02

Claims (6)

【特許請求の範囲】
1. 【請求項１】 積層方向に順次配列された第１、第２お
   よび第３のセラミック層を含む複数のセラミック層が積
   層されてなる積層体を備え、前記第１、第２および第３
   のセラミック層の各々の一方主面上には、それぞれ、第
   １、第２および第３の導体膜が形成され、前記第１の導
   体膜と前記第３の導体膜とは、前記第１および第２のセ
   ラミック層に設けられたビアホール導体によって互いに
   接続され、前記第２の導体膜は、前記ビアホール導体に
   対して電気的に絶縁されるように、前記ビアホール導体
   との間にギャップを形成している、積層セラミック電子
   部品を製造する方法であって、 前記第１、第２および第３のセラミック層の各々となる
   第１、第２および第３のセラミックグリーンシートを含
   む複数のセラミックグリーンシートを用意する工程と、 前記第１および第２のセラミックグリーンシートに、そ
   れぞれ、前記ビアホール導体を設けるための第１および
   第２の貫通孔を形成する工程と、 前記第２の貫通孔には導電性ペーストを充填せず、前記
   第１の貫通孔に導電性ペーストを充填する工程と、 前記第１、第２および第３のセラミックグリーンシート
   の各々の一方主面上に、それぞれ、導電性ペーストを付
   与することによって、前記第１、第２および第３の導体
   膜を形成する工程と、 前記第１、第２および第３のセラミックグリーンシート
   を含む複数の前記セラミックグリーンシートを積層し、
   それによって、生の積層体を作製する工程と、 前記生の積層体を積層方向にプレスし、それによって、
   複数の前記セラミックグリーンシート間の密着性を高め
   るとともに、前記第１の貫通孔に充填された前記導電性
   ペーストの一部を前記第２の貫通孔内に流入させ、前記
   第１の導体膜と前記第３の導体膜とを互いに接続する前
   記ビアホール導体を形成する工程とを備える、積層セラ
   ミック電子部品の製造方法。
2. 【請求項２】 前記第１のセラミックグリーンシートの
   一方主面上に導電性ペーストを付与することによって第
   １の導体膜を形成する工程と同時に、前記第１の貫通孔
   に導電性ペーストを充填する工程が実施される、請求項
   １に記載の積層セラミック電子部品の製造方法。
3. 【請求項３】 前記第２のセラミックグリーンシートの
   厚みは、１３μｍ以下とされる、請求項１または２に記
   載の積層セラミック電子部品の製造方法。
4. 【請求項４】 前記第２のセラミックグリーンシートの
   厚みは、１１μｍ以下とされる、請求項１または２に記
   載の積層セラミック電子部品の製造方法。
5. 【請求項５】 前記第１および第２のセラミックグリー
   ンシートの各厚みは、６μｍ以下とされる、請求項２に
   記載の積層セラミック電子部品の製造方法。
6. 【請求項６】 前記積層セラミック電子部品は、前記積
   層体の内部に、特定の前記セラミック層を介して互いに
   対向する複数対の第１および第２の内部電極が設けられ
   るとともに、前記第２の内部電極に対して電気的に絶縁
   されかつ前記第１の内部電極に電気的に接続された状態
   で、特定の前記セラミック層を貫通する複数の第１の貫
   通導体、および、前記第１の内部電極に対して電気的に
   絶縁されかつ前記第２の内部電極に電気的に接続された
   状態で、特定の前記セラミック層を貫通する複数の第２
   の貫通導体がそれぞれ設けられる、積層セラミックコン
   デンサであり、前記第１の内部電極は、前記第１または
   第３の導体膜によって与えられ、前記第２の内部電極
   は、前記第２の導体膜によって与えられ、前記第１およ
   び第２の貫通導体は、前記ビアホール導体によって与え
   られる、請求項１ないし５のいずれかに記載の積層セラ
   ミック電子部品の製造方法。