JP4412837B2 - 積層型電子部品およびその製法 - Google Patents

積層型電子部品およびその製法 Download PDF

Info

Publication number
JP4412837B2
JP4412837B2 JP2000297230A JP2000297230A JP4412837B2 JP 4412837 B2 JP4412837 B2 JP 4412837B2 JP 2000297230 A JP2000297230 A JP 2000297230A JP 2000297230 A JP2000297230 A JP 2000297230A JP 4412837 B2 JP4412837 B2 JP 4412837B2
Authority
JP
Japan
Prior art keywords
electronic component
internal electrode
layer
oxide layer
multilayer electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000297230A
Other languages
English (en)
Other versions
JP2002110451A (ja
Inventor
真一 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000297230A priority Critical patent/JP4412837B2/ja
Publication of JP2002110451A publication Critical patent/JP2002110451A/ja
Application granted granted Critical
Publication of JP4412837B2 publication Critical patent/JP4412837B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、積層型電子部品およびその製法に関し、特に、積層セラミックコンデンサに用いられる積層型電子部品およびその製法に関する。
【0002】
【従来技術】
近年、電子機器の小型化、高密度化に伴い、積層型電子部品、例えば、積層セラミックコンデンサは、小型、高容量、および、その容量バラツキの低減が求められており、このため、▲1▼誘電体層の薄層化と積層数の増加、▲2▼内部電極層の有効面積の大面積化、▲3▼内部電極層と外部電極との接合の強化が図られている。
【0003】
このような積層型電子部品として、先ず、図5(a)に示すように、従来の工法により内部電極層51の印刷パターンを制御し、マージン部53を形成して作製した積層型電子部品が知られている。一方、内部電極層51と外部電極55との接合部に関し、図5(b)に示すように、印刷パターンによってエンドマージン部を形成して作製した積層型電子部品が知られている(特開平4−170016号公報参照)。
【0004】
この公報に開示された積層型電子部品では、誘電体セラミックグリーンシート上に内部電極パターンを形成し、内部電極パターンが形成されたグリーンシートを複数積層して得られた積層成形体を所望の大きさのチップに切断後、該チップ状成形体の両端部に外部電極55を形成し、次に側面に露出した内部電極層51を加熱処理によって酸化させ、両側縁近傍部分を絶縁体化することにより、内部電極層51の端部を一層置きにずらし積層して作製する従来の積層型電子部品である図5(a)よりも、同じ積層数で大きな静電容量を得ることができる。
【0005】
また、図5(c)に示すように、端面にマスキングを行い、スパッタ法により交互に絶縁処理を施して作製した積層型電子部品が知られている(特開平3−91217号公報参照)。
【0006】
このような積層型電子部品では、積層型電子部品本体の端面に露出している内部電極層を交互に一層おきに絶縁処理し、その上に外部電極を設けることにより、エンドマージン領域の幅を狭くし、小型・大容量化が図られている。
【0007】
【発明が解決しようとする課題】
近年、積層型電子部品の一つである積層セラミックコンデンサは、小型、高容量化のため、誘電体層および内部電極層の薄層化が行われており、例えば、誘電体層の厚みを5μm以下とした積層セラミックコンデンサも開発されている。
【0008】
しかしながら、内部電極層の側面部のみを露出させ酸化処理を行う上記特開平4−170016号公報に開示された積層型電子部品では、内部電極層が露出した状態で、外部電極を塗布して形成することから、一方の外部電極と絶縁するように対向して形成されている内部電極層は、前記外部電極側にエンドマージン領域を設けているにもかかわらず、外部電極を形成したときの回りこみによって、ショート不良が発生しやすくなり、また、エンドマージン領域を大ききした場合には静電容量が低下するという問題があった。
【0009】
また、内部電極層の酸化を800℃、30分間の条件で行っているため、外部電極を構成している金属粒子が焼結する前に、酸化性ガスが外部電極の金属粒子間を通じて内部電極層の端面に到達し、内部電極層に用いているNi金属を酸化してしまう。こうして内部電極層と外部電極との電気的接続ができなくなり、内部電極層に蓄えられた電荷を外部電極に取り出すことができないために、静電容量が著しく低下するという問題があった。
【0010】
また、上記特開平3−91217号公報に開示された積層型電子部品では、露出した内部電極層の端部のみを絶縁処理しており、絶縁膜の接合面積が小さいため、絶縁処理部分の欠損や欠落が発生し易くなり、ショート故障に至ること、また、両端部に露出した内部電極層の絶縁処理において微小なマスキングが必要となるため、絶縁処理方法として、例えば、スパッタ法や蒸着法などコストの高い手法に限られるという問題があった。
【0011】
従って、本発明は、静電容量の向上とショート故障の低減を図ると同時に、内部電極層と外部電極との接続強度の高い積層型電子部品およびその製法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の積層型電子部品は、誘電体層と内部電極層とが交互に積層された電子部品本体の端面に、前記内部電極層が交互に接続される一対の外部電極を形成してなる積層型電子部品において、前記内部電極層の端部を酸化せしめて酸化物層を形成するとともに、前記外部電極側に位置する前記酸化物層に、前記内部電極層と前記外部電極とを電気的に接続するための貫通孔を設けたことを特徴とするものである。
【0013】
このような構成によれば、積層型電子部品の側縁部の酸化物層の厚みを薄くできるために、内部電極層と外部電極との間を絶縁するための距離を最小にでき、内部電極層の有効面積を大きくすることができ、静電容量を大きくすることができる。
【0014】
また、誘電体層の間に形成される内部電極層の面積は、誘電体層とほぼ同じ面積であるため、静電容量のばらつきが殆ど無く、電子部品本体の場所による厚み差が生じることが無いために厚み差に起因する内部応力からデラミネーションが発生することを防止できる。
【0015】
また、酸化物層が電子部品本体の端面に突き出ることなしに形成されているために、スパッタなどを用いて酸化物層を内部電極層の端部に形成した従来の場合に比較して、酸化物層と、誘電体層あるいは内部電極層の端部との接着強度を高めることができる。
【0016】
上記積層型電子部品は、酸化物層の厚さが50μm以下であることが望ましい。50μm以下であれば、酸化物層に形成される貫通孔が短くなり、外部電極ペーストの充填性が高まるため、外部電極と内部電極層との電気的接続性を高めることができる。また、積層型電子部品の小型、高容量化に対して、静電容量の体積効率を高めることができる。
【0017】
上記積層型電子部品では、酸化物層には、同一の内部電極層が露出する貫通孔が、複数形成されていることが望ましい。例えば、電子部品本体の端面において、1層の内部電極層上に、酸化物層が残るように、複数の貫通孔を形成することにより、酸化物層と電子部品本体との接着面積を大きくでき、接合強度を高めることができる。
【0018】
上記積層型電子部品では、電子部品本体の同一端面に一対の外部電極を設けることが望ましい。例えば、積層セラミックコンデンサの一つの端面に、内部電極層に交互に接続される一対の外部電極を近接して形成することにより、電流経路の対称性が増すために、高周波におけるインピーダンスを下げることができ、さらに、前記コンデンサ内に流れる電流を分散できることから、積層セラミックコンデンサの電磁界分布を均一化し、自己インダクタンスを低くすることができる。
【0019】
本発明の積層型電子部品の製法は、誘電体グリーンシートと内部電極パターンとを交互に積層し、内部電極パターンの端部が端面に導出する電子部品本体成形体を作製する工程と、前記電子部品本体成形体を焼成し、電子部品素体を作製する工程と、該電子部品素体を熱処理によって内部電極層の端部を酸化せしめて酸化物層を形成し、誘電体層と少なくとも端面に酸化物層が形成されている内部電極層とが交互に積層されてなる電子部品本体を作製する工程と、前記酸化物層に前記内部電極層の端部が交互に露出するように貫通孔を形成する工程と、前記電子部品本体の端面に外部電極ペーストを塗布するとともに、前記貫通孔内に外部電極ペーストを充填して焼き付け、前記内部電極層が交互に接続している一対の外部電極を作製する工程とを具備する製法である。
【0020】
この製法においては、内部電極パターンの形状、形成位置を制御する必要がないために、積層型電子部品を容易に作製できる。
【0021】
そして、電子部品本体の端面に露出した内部電極層自体を酸化物層に変えるために、酸化物層が電子部品本体の端面に突き出ることがなく、スパッタなどを用いて内部電極層の端部に凸状に酸化物層を形成した従来の場合に比較して、電子部品本体の端面に、酸化物層を一体化して形成できるため、前記酸化物層の電子部品本体との接着強度の高い、高信頼性の積層型電子部品を作製することができる。
【0022】
【発明の実施の形態】
本発明の積層型電子部品を、例えば、積層セラミックコンデンサを例にして説明する。本発明の積層型電子部品は、図1に示すように、直方体状の電子部品本体1の端面3、5に、一対の外部電極7を形成して構成され、電子部品本体1は、誘電体層9と内部電極層11が交互に積層されて形成された電子部品素体12の端面3、5に酸化物層13が形成されている。
【0023】
そして、外部電極7が形成される電子部品本体1の一方の端面3において、内部電極層11の端部が交互に露出するように酸化物層13に貫通孔15が形成され、他方の端面5においては、端面3において貫通孔15が形成されなかった内部電極層11の端部が交互に露出するように酸化物層13に貫通孔15が形成されている。
【0024】
この外部電極7の上面には、図示しないが、例えば、順にNiのめっき膜、SnもしくはSn−Pb合金のめっき層が形成されている。これらは外部電極7のはんだ食われ防止やはんだ濡れ性を補うものである。
【0025】
電子部品素体12は、外部電極7を形成する両端面を含む全周面に内部電極層11が露出して形成され(図2(a))、さらに、前記外部電極7と接続される端面3、5に露出した内部電極層11の端部に形成した酸化物層13に貫通孔15が形成されて、電子部品本体1が構成されている(図2(b))。
【0026】
貫通孔15は、図2(c)に示すように、内部電極層11の厚さに相当する幅を有し、前記内部電極層11の端面3、5に形成された厚さtの酸化物層13を貫通して、内部電極層11に達するように形成され、内部電極層11から外部電極7へ向けて拡径している。即ち、テーパ状に形成することが望ましい。これにより貫通孔15への外部電極ペーストの充填が容易にでき、且つ、内部電極層11と外部電極7の接合を確実に行うことができる。
【0027】
酸化物層13の厚みtは50μm以下であれば、積層型電子部品の静電容量の体積効率を高めることができるが、積層型電子部品の耐湿性と、電子部品素体12と酸化物層13の接着強度、および対向して絶縁されている外部電極7との電気絶縁性を高めるために、特には、0.1〜20μmが望ましい。
【0028】
また、図3に示すように、本発明の積層型電子部品の他の形態として、内部電極層31に形成された酸化物層33に、同一の内部電極層31が露出する貫通孔35a、35bを2個形成することもできる。即ち、電子部品本体37の端面において、1層の内部電極層31上に、酸化物層33が残るように、2つの貫通孔35a、35bを形成することにより、酸化物層33と電子部品本体37との接着面積を大きくでき、接合強度を高めることができる。
【0029】
また、図4(a)は、本発明の他の積層型電子部品を示すもので、この積層型電子部品では、酸化物層41を形成して構成された電子部品本体43の同一端面に一対の外部電極45a、45bが形成されている。
【0030】
この場合、図4(b)に示すように、電子部品本体43に形成した内部電極層47a、47bのうち、奇数層の内部電極層47aを酸化物層41から露出させる貫通孔49aを左側に、偶数層の内部電極層47bを酸化物層41から露出させる貫通孔49bを右側に、それぞれ形成し、左右に形成された貫通孔49a、49bは積層方向からみて重畳しないように隔離されている。
【0031】
このように、同一端面に外部電極45a、45bを2個形成することにより、電流経路が対称的となるために高周波におけるインピーダンスを下げることができ、また、実装性に関して、高い自由度を有し、実装面積を小さくすることができる。
【0032】
誘電体層9の厚みは、10μm以下が好ましく、小型、大容量化、および絶縁信頼性を高める上で、特に、1.5〜4μmが望ましい。
【0033】
内部電極層11、33、47の厚みは、コンデンサの小型化という点から2μm以下が好ましく、内部電極層11、33、47によるデラミネーションを防止し、信頼性を高める上で、特には0.3〜1μmの範囲であることが望ましい。
【0034】
電子部品本体1、37、43に用いている誘電体層19は、シート状のセラミック焼結体からなり、例えば、BaTiO3を主成分とするグリーンシートを焼成して形成した誘電体磁器からなる。
【0035】
内部電極層11、33、47は、導電性ペーストの膜を焼結させた金属膜からなり、導電性ペーストとしては、例えば、Ni、Co、Cu等の卑金属が使用され、電子部品本体1、37、43を構成する誘電体材料の焼成温度とのマッチング、金属の導電性、および価格の面からNi金属が用いられる。
【0036】
また、外部電極7、45a、45bの金属成分は、Ni、Co、Cu、Ag等を含有する金属からなり、その他にガラス成分を含有している。
【0037】
次に、本発明の積層セラミックコンデンサからなる積層型電子部品の製法について、図1の積層型電子部品をもとに説明する。
【0038】
まず、誘電体粉末を用いて、ドクターブレード法、引き上げ法、リバースロールコータ法、グラビアコータ法、スクリーン印刷法、グラビア印刷等の成形法により誘電体層のセラミックグリーンシートを作製する。
【0039】
誘電体材料としては、具体的には、BaTiO3−MnO−MgO−Y23等の誘電体粉末と焼結助剤が好適に使用できる。また、この誘電体層のセラミックグリーンシートの厚みは、12μm以下が好ましく、特に、小型、大容量化という理由から2.5〜4.5μmの範囲が望ましい。
【0040】
次に、この誘電体層のセラミックグリーンシートの表面に、スクリーン印刷法などにより内部電極パターンを形成する。内部電極パターンの厚みは、コンデンサの小型、高信頼性化という点から2.4μm以下、特には0.6〜1.2μmの範囲であることが望ましい。
【0041】
そして、内部電極パターンが形成された誘電体層9となるセラミックグリーンシートを複数枚積層圧着し、所定の形状にカットすることにより、電子部品素体成形体を得る。
【0042】
その後、この電子部品素体成形体を大気中250〜300℃または酸素分圧0.1〜1Paの低酸素雰囲気中500〜800℃で脱バイした後、非酸化性雰囲気で1100〜1300℃で2〜3時間焼成し、電子部品素体12を作製する。
【0043】
さらに、酸素分圧が0.1〜10-4Pa程度の低酸素分圧下、900〜1100℃で3〜10時間熱処理を施すことにより、電子部品本体1の外に露出した内部電極層11端部に酸化物層13を形成する。
【0044】
次に、イオンビームエッチング法やレーザー加工法などを用いて、内部電極層11が交互に露出するように酸化物層13に貫通孔15を形成する。
【0045】
最後に、得られた電子部品本体1の端面3、5に外部電極ペーストを塗布し、貫通孔15内に外部電極ペーストを充填し、焼き付けて内部電極層11と電気的に接続された外部電極7を形成し、積層型電子部品を作製する。
【0046】
以上のように構成された積層型電子部品では、電子部品本体1と、一対の外部電極3との間に酸化物層13を形成するとともに、該酸化物層13に内部電極層11と外部電極7とを電気的に接続するための貫通孔15を設けたことにより、内部電極層11を誘電体層9のほぼ全面に形成でき、且つ、内部電極層11の他端と外部電極7との間の絶縁距離を最小にすることができ、これにより内部電極層11の有効面積を大きくすることができることから、積層型電子部品の静電容量を大きくすることができるとともに、該静電容量のばらつきを小さくできる。
【0047】
また、誘電体層9の間に形成される内部電極層11の面積は、誘電体層9とほぼ同じであるため、積層型電子部品の場所による厚み差が生じることが無いために厚み差に起因する内部応力からデラミネーションが発生することを防止できる。
【0048】
【実施例】
まず、BaTiO3、MgCO3、MnCO3およびY23粉末と、粒界相成分として、CaO、SiO2等と、有機成分として、ブチラール樹脂、およびトルエンからなるセラミックスラリーを作製し、これをドクターブレード法によりPETフィルム上に塗布することによって、誘電体層9となるグリーンシートを作製した。
【0049】
その後、グリーンシートをPETフィルムから剥離して、厚み9μmのセラミックグリーンシートを形成し、これを10枚積層して端面セラミックグリーンシート層を形成した。そして、これらの端面セラミックグリーンシート層を乾燥させた。この端面セラミックグリーンシート層を台板上に配置し、プレス機により圧着して台板上にはりつけた。
【0050】
一方、PETフィルム上に、上記と同一のセラミックスラリーをドクターブレード法により塗布し、乾燥後、厚み4μmのセラミックグリーンシートを作製した。
【0051】
次に、平均粒径0.2μmのNi粉末、エチルセルロース、有機ビヒクルを3本ロールで混練して内部電極ペーストを作製した。
【0052】
この後、得られたセラミックグリーンシートの一方主面に、スクリーン印刷装置を用いて、上記した内部電極ペーストを印刷し、乾燥後、剥離した。
【0053】
この後、端面セラミックグリーンシート層の上に、内部電極が形成されたグリーンシートを400枚積層し、この後、さらに、端面セラミックグリーンシート層を積層し、積層成形体を作製した。
【0054】
次に、積層成形体を金型上に載置し、積層方向からプレス機の加圧板により圧力を段階的に増加して圧着し、この後、この積層成形体を所定のチップ形状にカットし、全内部電極パターンの端部が端面に導出した電子部品素体成形体を作製した。
【0055】
次に、大気中300℃または0.1Paの酸素/窒素雰囲気中500℃に加熱し、脱バイを行った。さらに、10-7Paの酸素/窒素雰囲気中、1300℃で2時間焼成し、さらに、10-2Paの酸素/窒素雰囲気中にて1000℃で熱処理を行い、酸化物層13を形成した電子部品本体1を得た。このときの酸化物層13の厚さは0.05〜70μmであった。
【0056】
エンドマージン部を印刷パターンによって形成し、サイドマージン部を熱処理によって形成した比較例の試料も用意した。
【0057】
また、マスキングを用いたスパッタ法を用いて、内部電極層11のみに一層おきに絶縁処理を施した比較例の試料も用意した。
【0058】
その後、表1に示す貫通孔形成法を用いて、電子部品本体1の内部電極層11が交互に露出するように酸化物層13に貫通孔15を形成した。イオンビームエッチングはビーム径を内部電極層11の端部の厚みに設定し、貫通孔15の加工領域が1層の内部電極層11の全幅にわたって加工した。
【0059】
その後、電子部品本体1の端面に形成された内部電極層11と、酸化物層13およびその貫通孔15にCuペーストを塗布、充填し、900℃で焼き付け、さらにNi/Snメッキを施し、内部電極層11と接続する外部電極7を形成し、図1の積層型電子部品を作製した。尚、試料No.8については、図3の積層型電子部品を作製した。
【0060】
このようにして得られた積層セラミックコンデンサの内部電極層11間に介在する誘電体層9の厚みは3μmであり、誘電体層9の有効積層数は400層とした。
【0061】
次に、作製した各100個のサンプルについて、下記の測定を行った。結果を表1に示す。静電容量計を用いて周波数1kHz、交流電圧1Vでの静電容量を測定し、ショート率も合わせて評価した。
【0062】
また、外部電極上に銅線を接続し、それを両側から引っ張ることにより、外部電極接続部の強度を測定した。
【0063】
【表1】
Figure 0004412837
【0064】
表1の結果から明らかなように、電子部品本体1の端面に、貫通孔15を有する酸化物層13を形成した本発明の試料No.1〜9は、静電容量が9μF以上、外部電極7の引張強度が5.2kgf以上と高く、且つ、ショートが殆ど無く、積層コンデンサの特性を改善できた。特に、酸化物層13の厚みを0.1〜20μmの範囲に形成し、貫通孔15を1個形成した試料No.2〜6では、静電容量が9.3μF以上、引張り強度が5.3kgf以上で、ショート不良が認められず、良好な特性の積層セラミックコンデンサを得ることができた。
【0065】
また、酸化物層厚みを20μmとし、貫通孔15を2個形成した試料No.8においても、静電容量が9.5μFと高く、特に、引張り強度が5.7kgfと最高値を示した。
【0066】
一方、図5(a)、(b)、(c)に示す従来の工法で作製した試料No.10、11、12では、静電容量、および引張り強度が低くなり、特に、試料No.11はショート率が著しく高くなった。
【0067】
【発明の効果】
本発明の積層型電子部品は、電子部品本体と、一対の外部電極との間に内部電極材料の酸化物層を配設するとともに、該酸化物層に内部電極層と外部電極とを電気的に接続するための貫通孔を設けているため、内部電極層と外部電極との間を絶縁するための距離を最小にでき、内部電極層の有効面積を大きくすることができ、静電容量を大きくすることができる。
【0068】
また、誘電体層の間に形成される内部電極層の面積は、誘電体層とほぼ同じ面積であるため、電子部品本体の場所による厚み差が生じることが無いために厚み差に起因する内部応力からデラミネーションが発生することを防止できる。
【0069】
さらに、酸化物層が電子部品本体の端面の全面に被覆されているために、酸化物層と、誘電体層あるいは内部電極層の端部との接着強度を高めることができる。
【図面の簡単な説明】
【図1】本発明の積層型電子部品の概略断面図である。
【図2】(a)は電子部品素体の全周面に内部電極層が露出した状態を示す斜視図、(b)は電子部品素体に酸化物層ならびに貫通孔を形成した電子部品本体を示す斜視図、(c)は内部電極層の端部を拡大した概略断面図である。
【図3】酸化物層に一つの内部電極層が露出する貫通孔を2個形成した本発明の他の積層型電子部品を示す斜視図である。
【図4】(a)は同一端面に2個の外部電極を設けた本発明のさらに他の積層型電子部品を示す斜視図、(b)は図4(a)の酸化物層における貫通孔の形成位置を示す斜視図である。
【図5】(a)は印刷パターンを制御し、マージン部を形成して作製した従来の積層型電子部品の概略断面図、(b)は印刷パターンによってエンドマージン部を形成して作製した従来の積層型電子部品の概略断面図、(c)は電子部品本体の端面にマスキングを行い、スパッタ法により交互に絶縁処理を施して作製した従来の積層型電子部品の概略断面図である。
【符号の説明】
1、37、43 電子部品本体
7、45a、45b 外部電極
9 誘電体層
11、31、47a、47b 内部電極層
12 電子部品素体
13、33、41 酸化物層
15、35a、35b、49a、49b 貫通孔

Claims (5)

  1. 誘電体層と内部電極層とが交互に積層された電子部品本体の端面に、前記内部電極層が交互に接続される一対の外部電極を形成してなる積層型電子部品において、前記内部電極層の端部を酸化せしめて酸化物層を形成するとともに、前記外部電極側に位置する前記酸化物層に、前記内部電極層と前記外部電極とを電気的に接続するための貫通孔を設けたことを特徴とする積層型電子部品。
  2. 酸化物層の厚さが50μm以下であることを特徴とする請求項1記載の積層型電子部品。
  3. 酸化物層には、同一の内部電極層が露出する貫通孔が複数形成されていることを特徴とする請求項1または2記載の積層型電子部品。
  4. 電子部品本体の同一端面に一対の外部電極を設けてなることを特徴とする請求項1乃至3のうちいずれかに記載の積層型電子部品。
  5. 誘電体グリーンシートと内部電極パターンとを交互に積層し、内部電極パターンの端部が端面に導出する電子部品本体成形体を作製する工程と、前記電子部品本体成形体を焼成し、電子部品素体を作製する工程と、該電子部品素体を熱処理によって内部電極層の端部を酸化せしめて酸化物層を形成し、誘電体層と少なくとも端部に酸化物層が形成されている内部電極層とが交互に積層されてなる電子部品本体を作製する工程と、前記酸化物層に前記内部電極層の端部が交互に露出するように貫通孔を形成する工程と、前記電子部品本体の端面に外部電極ペーストを塗布するとともに、前記貫通孔内に外部電極ペーストを充填して焼き付け、前記内部電極層が交互に接続している一対の外部電極を作製する工程とを具備することを特徴とする積層型電子部品の製法。
JP2000297230A 2000-09-28 2000-09-28 積層型電子部品およびその製法 Expired - Fee Related JP4412837B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000297230A JP4412837B2 (ja) 2000-09-28 2000-09-28 積層型電子部品およびその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000297230A JP4412837B2 (ja) 2000-09-28 2000-09-28 積層型電子部品およびその製法

Publications (2)

Publication Number Publication Date
JP2002110451A JP2002110451A (ja) 2002-04-12
JP4412837B2 true JP4412837B2 (ja) 2010-02-10

Family

ID=18779373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000297230A Expired - Fee Related JP4412837B2 (ja) 2000-09-28 2000-09-28 積層型電子部品およびその製法

Country Status (1)

Country Link
JP (1) JP4412837B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4182016B2 (ja) 2004-03-11 2008-11-19 日本電気株式会社 伝送線路型素子及びその作製方法
JP2009224503A (ja) * 2008-03-14 2009-10-01 Tdk Corp 積層コンデンサ
US9892854B2 (en) 2015-03-12 2018-02-13 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
JP6679964B2 (ja) * 2015-03-12 2020-04-15 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120913B2 (ja) * 1990-01-22 1995-12-20 株式会社村田製作所 チップ状電子部品の製造方法
JP3330836B2 (ja) * 1997-01-22 2002-09-30 太陽誘電株式会社 積層電子部品の製造方法
JP3488811B2 (ja) * 1997-07-31 2004-01-19 京セラ株式会社 積層セラミックコンデンサ
JPH11340089A (ja) * 1998-05-21 1999-12-10 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP3477089B2 (ja) * 1998-10-30 2003-12-10 京セラ株式会社 積層セラミックコンデンサおよびその製造方法

Also Published As

Publication number Publication date
JP2002110451A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
JP5206440B2 (ja) セラミック電子部品
CN107610933A (zh) 多层陶瓷电容器和安装有该多层陶瓷电容器的板
JP4428852B2 (ja) 積層型電子部品およびその製法
JP4573956B2 (ja) 積層型電子部品およびその製法
JP6008138B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
TW201837935A (zh) 積層陶瓷電容器
CN112242252A (zh) 层叠陶瓷电容器
JP7460043B2 (ja) 積層セラミック電子部品及びその製造方法
JP2003022929A (ja) 積層セラミックコンデンサ
JP2020027927A (ja) 積層セラミックキャパシタ及びその製造方法
JP4688326B2 (ja) セラミック積層体およびその製法
CN214336569U (zh) 电容器组件
JP4412837B2 (ja) 積層型電子部品およびその製法
KR20190006883A (ko) 적층 세라믹 커패시터 및 그의 제조 방법
JP2000340448A (ja) 積層セラミックコンデンサ
JP4427960B2 (ja) 薄膜積層電子部品の製造方法
JP2001102243A (ja) 貫通型コンデンサ
JP2000106320A (ja) 積層セラミックコンデンサ
JP3882718B2 (ja) 薄膜積層電子部品の製造方法
JP2002231570A (ja) 積層型電子部品およびその製法
JP2003045740A (ja) 積層型電子部品
JP2002329638A (ja) 積層型電子部品およびその製法
JPH09129477A (ja) 積層コンデンサ
JPH09266131A (ja) 積層電子部品
KR102018311B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees