KR102018311B1 - 적층 세라믹 커패시터 및 그 실장 기판 - Google Patents

적층 세라믹 커패시터 및 그 실장 기판 Download PDF

Info

Publication number
KR102018311B1
KR102018311B1 KR1020180002987A KR20180002987A KR102018311B1 KR 102018311 B1 KR102018311 B1 KR 102018311B1 KR 1020180002987 A KR1020180002987 A KR 1020180002987A KR 20180002987 A KR20180002987 A KR 20180002987A KR 102018311 B1 KR102018311 B1 KR 102018311B1
Authority
KR
South Korea
Prior art keywords
ceramic body
length
internal electrodes
capacitor
ceramic
Prior art date
Application number
KR1020180002987A
Other languages
English (en)
Other versions
KR20180008821A (ko
Inventor
이교광
안영규
이병화
박상수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020180002987A priority Critical patent/KR102018311B1/ko
Publication of KR20180008821A publication Critical patent/KR20180008821A/ko
Application granted granted Critical
Publication of KR102018311B1 publication Critical patent/KR102018311B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Abstract

본 발명은 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체; 상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 상기 제1 측면 또는 제2 측면으로 교대로 노출되는 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층; 상기 액티브층의 상부 및 하부에 형성된 상부 및 하부 커버층; 및 상기 세라믹 본체의 제1 측면에 형성되고, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극과 제2 측면에 형성되고, 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극;을 포함하고, 상기 세라믹 본체의 길이를 L, 상기 제1 및 제2 외부전극의 상기 세라믹 본체의 길이 방향 길이를 L1이라 하면, 0.2 ≤ L1/L ≤ 0.96을 만족하는 적층 세라믹 커패시터를 제공한다.

Description

적층 세라믹 커패시터 및 그 실장 기판{Multi-layered ceramic capacitor and board for mounting the same}
본 발명은 적층 세라믹 커패시터 및 그 실장 기판에 관한 것이다.
최근 전자 제품의 소형화, 고용량화됨에 따라 전자 제품에 사용되는 전자 부품도 소형화, 고용량화가 요구되고 있다. 이에 따라 적층형 세라믹 전자 부품에 대한 수요가 증대되고 있다.
적층 세라믹 커패시터의 경우 등가 직렬 인덕턴스(Equivalent Series Inductance, 이하 “ESL”)가 커지면 전자 제품의 성능이 저하될 수 있으며, 전자 부품이 소형화, 고용량화 될수록 ESL의 증가가 전자 부품의 성능 저하에 미치는 영향은 상대적으로 커진다.
소위 “LICC(Low Inductance Chip Capacitor)”는 외부 단자 간의 거리를 감소시켜 전류 흐름의 경로를 감소시키고 이로 인하여 커패시터의 인덕턴스를 줄이기 위한 것이다.
한편, 상기 적층 세라믹 커패시터는 복수의 유전체층과, 상기 유전체층 사이에 서로 다른 극성의 내부 전극이 번갈아 적층된 구조를 가질 수 있다.
이러한 유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에서 압전 현상이 발생하여 진동이 나타날 수 있다.
이러한 진동은 적층 세라믹 커패시터의 솔더를 통해 상기 적층 세라믹 커패시터가 실장된 인쇄회로기판으로 전달되어 상기 인쇄회로기판 전체가 음향 방사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.
상기 진동음은 사람에게 불쾌감을 주는 20 내지 20000 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
상기 어쿠스틱 노이즈를 감소하기 위한 적층 세라믹 커패시터에 대한 연구는 여전히 요구되는 실정이다.
한국공개특허 제2008-0110180호
본 발명은 적층 세라믹 커패시터 및 그 실장 기판에 관한 것이다.
본 발명의 일 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체; 상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 상기 제1 측면 또는 제2 측면으로 교대로 노출되는 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층; 상기 액티브층의 상부 및 하부에 형성된 상부 및 하부 커버층; 및 상기 세라믹 본체의 제1 측면에 형성되고, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극과 제2 측면에 형성되고, 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극;을 포함하고, 상기 세라믹 본체의 길이를 L, 상기 제1 및 제2 외부전극의 상기 세라믹 본체의 길이 방향 길이를 L1이라 하면, 0.2 ≤ L1/L ≤ 0.96을 만족하는 적층 세라믹 커패시터를 제공한다.
상기 하부 커버층의 두께를 tc, 상기 세라믹 본체의 길이를 L 및 상기 제1 및 제2 내부전극의 길이를 L2라 하면, 0.074 ≤ L2/(tc×(L-L2))≤ 2.410을 만족할 수 있다.
상기 하부 커버층의 두께를 tc, 상기 세라믹 본체의 길이를 L 및 상기 제1 및 제2 내부전극의 길이를 L2라 하면, 0.46 ≤ (L-L2)/tc ≤ 14.49를 만족할 수 있다.
상기 제1 및 제2 내부 전극은 이웃하는 내부 전극과 중첩되어 용량 형성에 기여하는 용량부 및 상기 용량부의 일부가 연장되어 상기 세라믹 본체의 외부로 인출되는 인출부를 포함할 수 있다.
상기 인출부의 면적을 S1 및 상기 제1 및 제2 내부 전극의 길이 방향 일측 단부에서 타측 단부까지에 대응하는 세라믹 본체의 폭 방향 마진부의 면적을 S2라 하면, 0.12 ≤ S1/S2 ≤ 0.74를 만족할 수 있다.
상기 제1 및 제2 내부 전극은 상기 세라믹 본체의 제1 및 제2 단면으로부터 일정거리 이격하여 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 세라믹 본체의 제1 및 제2 주면에 연장하여 형성될 수 있다.
본 발명의 다른 실시형태는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체; 상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 상기 제1 측면 또는 제2 측면으로 교대로 노출되는 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층; 상기 액티브층의 상부 및 하부에 형성된 상부 및 하부 커버층; 및 상기 세라믹 본체의 제1 측면에 형성되고, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극과 제2 측면에 형성되고, 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극;을 포함하고, 상기 하부 커버층의 두께를 tc, 상기 세라믹 본체의 길이를 L 및 상기 제1 및 제2 내부전극의 길이를 L2라 하면, 0.074 ≤ L2/(tc×(L-L2))≤ 2.410을 만족하는 적층 세라믹 커패시터를 제공한다.
상기 하부 커버층의 두께를 tc, 상기 세라믹 본체의 길이를 L 및 상기 제1 및 제2 내부전극의 길이를 L2라 하면, 0.46 ≤ (L-L2)/tc ≤ 14.49를 만족할 수 있다.
상기 제1 및 제2 내부 전극은 이웃하는 내부 전극과 중첩되어 용량 형성에 기여하는 용량부 및 상기 용량부의 일부가 연장되어 상기 세라믹 본체의 외부로 인출되는 인출부를 포함할 수 있다.
상기 인출부의 면적을 S1 및 상기 제1 및 제2 내부 전극의 길이 방향 일측 단부에서 타측 단부까지에 대응하는 세라믹 본체의 폭 방향 마진부의 면적을 S2라 하면, 0.12 ≤ S1/S2 ≤ 0.74를 만족할 수 있다.
상기 제1 및 제2 내부 전극은 상기 세라믹 본체의 제1 및 제2 단면으로부터 일정거리 이격하여 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 세라믹 본체의 제1 및 제2 주면에 연장하여 형성될 수 있다.
본 발명의 다른 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터;를 포함하며, 상기 적층 세라믹 커패시터는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체와 상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 상기 제1 측면 또는 제2 측면으로 교대로 노출되는 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층, 상기 액티브층의 상부 및 하부에 형성된 상부 및 하부 커버층 및 상기 세라믹 본체의 제1 측면에 형성되고, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극과 제2 측면에 형성되고, 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극을 포함하고, 상기 세라믹 본체의 길이를 L, 상기 제1 및 제2 외부전극의 상기 세라믹 본체의 길이 방향 길이를 L1이라 하면, 0.2 ≤ L1/L ≤ 0.96을 만족하는 적층 세라믹 커패시터의 실장 기판을 제공한다.
상기 하부 커버층의 두께를 tc, 상기 세라믹 본체의 길이를 L 및 상기 제1 및 제2 내부전극의 길이를 L2라 하면, 0.074 ≤ L2/(tc×(L-L2))≤ 2.410을 만족할 수 있다.
상기 하부 커버층의 두께를 tc, 상기 세라믹 본체의 길이를 L 및 상기 제1 및 제2 내부전극의 길이를 L2라 하면, 0.46 ≤ (L-L2)/tc ≤ 14.49를 만족할 수 있다.
상기 제1 및 제2 내부 전극은 이웃하는 내부 전극과 중첩되어 용량 형성에 기여하는 용량부 및 상기 용량부의 일부가 연장되어 상기 세라믹 본체의 외부로 인출되는 인출부를 포함할 수 있다.
상기 인출부의 면적을 S1 및 상기 제1 및 제2 내부 전극의 길이 방향 일측 단부에서 타측 단부까지에 대응하는 세라믹 본체의 폭 방향 마진부의 면적을 S2라 하면, 0.12 ≤ S1/S2 ≤ 0.74를 만족할 수 있다.
상기 제1 및 제2 내부 전극은 상기 세라믹 본체의 제1 및 제2 단면으로부터 일정거리 이격하여 형성될 수 있다.
상기 제1 및 제2 외부전극은 상기 세라믹 본체의 제1 및 제2 주면에 연장하여 형성될 수 있다.
본 발명에 따르면 외부전극 사이의 길이가 짧아서 적층 세라믹 커패시터에서 발생된 진동의 기판 전달이 저하되어, 어쿠스틱 노이즈(acoustic noise)를 감소시킬 수 있다.
또한, 본 발명에 따른 적층 세라믹 커패시터를 기판에 실장시 실장 면적을 줄일 수 있는 효과가 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 본체를 나타낸 모식도이다.
도 3은 도 2의 분해 사시도이다.
도 4는 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 내부전극의 평면도이다.
도 5는 도 1의 A-A'을 따른 단면도이다.
도 6은 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙이도록 한다.
적층 세라믹 커패시터
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 사시도이다.
도 2는 본 발명의 일 실시 형태에 따른 세라믹 본체를 나타낸 모식도이다.
도 3은 도 2의 분해 사시도이다.
도 4는 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 내부전극의 평면도이다.
도 5는 도 1의 A-A'을 따른 단면도이다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 유전체층(111)을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체(110); 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되며, 상기 제1 측면 또는 제2 측면으로 교대로 노출되는 복수의 제1 및 제2 내부 전극(121, 122)을 포함하여 용량이 형성되는 액티브층(A); 상기 액티브층(A)의 상부 및 하부에 형성된 상부 및 하부 커버층(112, 113); 및 상기 세라믹 본체(110)의 제1 측면에 형성되고, 상기 제1 내부전극(121)과 전기적으로 연결되는 제1 외부전극(131)과 제2 측면에 형성되고, 상기 제2 내부전극(122)과 전기적으로 연결되는 제2 외부전극(132);을 포함하고, 상기 세라믹 본체(110)의 길이를 L, 상기 제1 및 제2 외부전극(131, 132)의 상기 세라믹 본체(110)의 길이 방향 길이를 L1이라 하면, 0.2 ≤ L1/L ≤ 0.96을 만족할 수 있다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
도 2를 참조하면, 본 발명의 일 실시형태에서, 세라믹 본체(110)는 서로 대향하는 제1주면(1) 및 제2주면(2)과 상기 제1주면 및 제2 주면을 연결하는 제1 측면(5), 제2 측면(6), 제1 단면(3) 및 제2 단면(4)을 가질 수 있다. 상기 세라믹 본체(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.
도 3을 참조하면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.
상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
상기 유전체층(111) 형성에 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으나, 예를 들어, 400 nm 이하로 조절될 수 있다.
상기 제1 및 제2 내부전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
상기 제1 내부전극 및 제2 내부전극(121, 122)은 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되며, 상기 제1 측면(5) 또는 제2 측면(6)으로 교대로 노출될 수 있다.
상기 제1 내부전극 및 제2 내부전극(121, 122)이 상기 제1 측면(5) 또는 제2 측면(6)으로 교대로 노출됨으로써, 후술하는 바와 같이 RGC (Reverse Geometry Capacitor) 또는 LICC (Low Inductance Chip Capacitor)를 구현할 수 있다.
상기 제1 및 제2 내부 전극(121, 122)은 이웃하는 내부 전극과 중첩되어 용량 형성에 기여하는 용량부 및 상기 용량부의 일부가 연장되어 상기 세라믹 본체의 외부로 인출되는 인출부를 포함할 수 있다.
상기 인출부는 특별히 제한되는 것은 아니나, 예를 들어 상기 용량부를 구성하는 내부전극의 상기 세라믹 본체(110)의 길이 방향 길이에 비하여 더 짧은 길이를 가질 수 있다.
일반적인 적층 세라믹 전자 부품은 세라믹 본체의 길이 방향으로 서로 마주 보는 단면에 외부 전극이 배치되어 있을 수 있다.
이 경우 외부 전극에 교류 인가시 전류의 경로가 길기 때문에 전류 루프가 더 크게 형성될 수 있으며, 유도 자기장의 크기가 커져 인덕턴스가 증가할 수 있다.
상기의 문제를 해결하기 위하여, 본 발명의 일 실시형태에 따르면 전류의 경로를 감소시키기 위하여 세라믹 본체(110)의 폭 방향으로 서로 마주 보는 측면(5, 6)에 제1 및 제2 외부 전극(131, 132)이 배치될 수 있다.
이 경우, 제1 및 제2 외부 전극(131, 132) 간의 길이가 작기 때문에 전류 경로가 작아지고, 이로 인하여 전류 루프가 감소하여 인덕턴스를 감소시킬 수 있다.
상술한 바와 같이 상기 제1 및 제2 외부전극(131, 132)이 상기 세라믹 본체(110)의 폭 방향으로 서로 마주 보는 측면(5, 6)에 형성될 수 있으며, 정전 용량 형성을 위하여 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 상기 제1 및 제2 내부전극(121, 122)과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
상기 세라믹 본체(110)의 폭(W)은 상기 제1 외부전극(131)이 형성된 상기 제1 측면(5)과 상기 제2 외부전극(132)이 형성된 상기 제2 측면(6) 사이의 거리이고, 상기 세라믹 본체(110)의 길이(L)는 상기 제1 단면(3)과 상기 제2 단면(4) 사이의 거리일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 외부전극(131, 132)이 각각 형성된 제1 및 제2 측면(5, 6) 사이의 폭(W)은 제1 단면(3)과 상기 제2 단면(4) 사이의 길이(L)보다 짧거나 동일할 수 있다.
이로 인하여 제1 및 제2 외부전극(131, 132) 간의 거리가 작아지기 때문에 전류 경로가 작아지고, 이로써 전류 루프가 감소하여 인덕턴스를 감소시킬 수 있다.
이처럼 제1 및 제2 외부전극(131, 132)을 세라믹 본체(110)의 제1 및 제2 측면(5, 6)에 형성하여, 상기 세라믹 본체(110)의 폭(W)이 상기 세라믹 본체(10)의 길이(L)보다 짧거나 동일한 적층 세라믹 전자 부품을 RGC (Reverse Geometry Capacitor) 또는 LICC (Low Inductance Chip Capacitor)라 할 수 있다.
도 4를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서 상기 인출부의 면적을 S1 및 상기 제1 및 제2 내부 전극(121, 122)의 길이 방향 일측 단부에서 타측 단부까지에 대응하는 세라믹 본체의 폭 방향 마진부의 면적을 S2라 하면, 0.12 ≤ S1/S2 ≤ 0.74를 만족할 수 있다.
상기 인출부의 면적(S1)과 상기 제1 및 제2 내부 전극(121, 122)의 일측 단부에서 인접한 상기 인출부의 단부까지의 영역에 해당하는 세라믹 본체(110)의 폭 방향 마진부의 면적(S2)이 0.12 ≤ S1/S2 ≤ 0.74를 만족하도록 조절함으로써, 어쿠스틱 노이즈를 저감할 수 있으며, 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.
상기 인출부의 면적(S1)과 상기 제1 및 제2 내부 전극(121, 122)의 길이 방향 일측 단부에서 타측 단부까지에 대응하는 세라믹 본체(110)의 폭 방향 마진부의 면적(S2)의 비(S1/S2)가 0.12 미만의 경우에는 적층 세라믹 커패시터의 내부에서 딜라미네이션(Delamination) 불량이 발생할 수 있다.
상기 인출부의 면적(S1)과 상기 제1 및 제2 내부 전극(121, 122)의 길이 방향 일측 단부에서 타측 단부까지에 대응하는 세라믹 본체(110)의 폭 방향 마진부의 면적(S2)의 비(S1/S2)가 0.74를 초과하는 경우에는 어쿠스틱 노이즈가 증가할 수 있다.
도 5를 참조하면, 상기 세라믹 본체(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브층(A)과, 상하 마진부로서 액티브층(A)의 상하부에 각각 형성된 상부 및 하부 커버층(112, 113)으로 구성될 수 있다.
상기 액티브층(A)은 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
한편, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서 상기 세라믹 본체(110)의 길이를 L, 상기 제1 및 제2 외부전극(131, 132)의 상기 세라믹 본체(110)의 길이 방향 길이를 L1이라 하면, 0.2 ≤ L1/L ≤ 0.96을 만족할 수 있다.
상기 세라믹 본체(110)의 길이(L)와 상기 제1 및 제2 외부전극(131, 132)의 상기 세라믹 본체(110)의 길이 방향 길이(L1)의 비(L1/L)가 0.2 ≤ L1/L ≤ 0.96의 범위를 만족하도록 조절함으로써, 어쿠스틱 노이즈를 저감할 수 있으며, 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.
상기 세라믹 본체(110)의 길이(L)와 상기 제1 및 제2 외부전극(131, 132)의 상기 세라믹 본체(110)의 길이 방향 길이(L1)의 비(L1/L)가 0.2 미만의 경우에는 기판상의 실장 면적이 줄어들게 됨으로써, 고착 강도 불량을 유발할 수 있으며, 칩을 이동하는 경우에 픽업(Pick Up) 불량이 발생할 수 있다.
상기 세라믹 본체(110)의 길이(L)와 상기 제1 및 제2 외부전극(131, 132)의 상기 세라믹 본체(110)의 길이 방향 길이(L1)의 비(L1/L)가 0.96을 초과하는 경우에는 어쿠스틱 노이즈가 증가하여 문제가 될 수 있다.
한편, 상기 하부 커버층(113)의 두께를 tc, 상기 세라믹 본체(110)의 길이를 L 및 상기 제1 및 제2 내부전극(121, 122)의 길이를 L2라 하면, 0.074 ≤ L2/(tc×(L-L2))≤ 2.410을 만족할 수 있다.
상기 하부 커버층(113)의 두께(tc)와 상기 세라믹 본체(110)의 길이(L) 및 상기 제1 및 제2 내부전극(121, 122)의 길이(L2)가 0.074 ≤ L2/(tc×(L-L2))≤ 2.410의 범위를 만족하도록 조절함으로써, 어쿠스틱 노이즈를 저감할 수 있으며, 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.
상기 하부 커버층(113)의 두께(tc)와 상기 세라믹 본체(110)의 길이(L) 및 상기 제1 및 제2 내부전극(121, 122)의 길이(L2) 사이의 관계식(L2/(tc×(L-L2)))이 0.074 미만일 경우에는 어쿠스틱 노이즈가 증가할 수 있다.
상기 하부 커버층(113)의 두께(tc)와 상기 세라믹 본체(110)의 길이(L) 및 상기 제1 및 제2 내부전극(121, 122)의 길이(L2) 사이의 관계식(L2/(tc×(L-L2)))이 2.410을 초과하는 경우에는 내습 불량이 발생하여 적층 세라믹 커패시터의 신뢰성이 저하될 수 있다.
한편, 본 발명의 일 실시형태에 따르면 상기 하부 커버층(113)의 두께를 tc, 상기 세라믹 본체(110)의 길이를 L 및 상기 제1 및 제2 내부전극(121, 122)의 길이를 L2라 하면, 0.46 ≤ (L-L2)/tc ≤ 14.49를 만족할 수 있다.
상기 하부 커버층(113)의 두께(tc)와 상기 세라믹 본체(110)의 길이(L) 및 상기 제1 및 제2 내부전극(121, 122)의 길이(L2)가 0.46 ≤ (L-L2)/tc ≤ 14.49의 범위를 만족하도록 조절함으로써, 어쿠스틱 노이즈를 저감할 수 있으며, 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.
상기 하부 커버층(113)의 두께(tc)와 상기 세라믹 본체(110)의 길이(L) 및 상기 제1 및 제2 내부전극(121, 122)의 길이(L2) 사이의 관계식((L-L2)/tc)이 0.46 미만일 경우에는 어쿠스틱 노이즈가 증가할 수 있다.
상기 하부 커버층(113)의 두께(tc)와 상기 세라믹 본체(110)의 길이(L) 및 상기 제1 및 제2 내부전극(121, 122)의 길이(L2) 사이의 관계식((L-L2)/tc)이 14.49를 초과하는 경우에는 내습 불량이 발생하여 적층 세라믹 커패시터의 신뢰성이 저하될 수 있다.
또한, 상기 세라믹 본체(110)의 길이를 L 및 폭을 W라 하면, 0.5L ≤ W ≤ L을 만족할 수 있으나 이에 제한되는 것은 아니다.
상기와 같이 0.5L ≤ W ≤ L를 만족하도록 상기 세라믹 본체의 길이 및 폭을 조절함으로써, 적층 세라믹 커패시터의 인덕턴스를 감소시킬 수 있다.
따라서, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 저 인덕턴스를 구현할 수 있어, 전기적 성능이 향상될 수 있다.
한편, 본 발명의 일 실시형태에 따르면 상기 하부 커버층(113)의 두께는 6.4μm 내지 149.4μm일 수 있다.
상기 하부 커버층(113)의 두께를 6.4μm 내지 149.4μm로 조절함으로써, 어쿠스틱 노이즈를 저감할 수 있으며, 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.
상기 하부 커버층(113)의 두께가 6.4μm 미만일 경우에는 커버층의 두께가 너무 얇아 내습 불량이 발생할 수 있다.
상기 하부 커버층(113)의 두께가 149.4μm를 초과하는 경우에는 하부 커버층의 변위에 의해 어쿠스틱 노이즈가 급격하게 증가할 수 있다.
상기 상부 커버층(112)의 두께는 특별히 제한되지 않으며, 상기 하부 커버층(113)과 동일하거나 유사한 두께를 가질 수 있고, 내습 불량을 막을 수 있는 범위 내에서 제한 없이 적용될 수 있다.
상기 제1 및 제2 내부 전극(121, 122)은 상기 세라믹 본체(110)의 제1 및 제2 단면(3, 4)으로부터 일정거리 이격하여 형성될 수 있으나, 이에 제한되는 것은 아니다.
한편, 상기 제1 및 제2 외부전극(131, 132)은 상기 세라믹 본체(110)의 제1 및 제2 주면(1, 2)에 연장하여 형성될 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 다른 실시형태는 유전체층(111)을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체(110); 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되며, 상기 제1 측면 또는 제2 측면으로 교대로 노출되는 복수의 제1 및 제2 내부 전극(121, 122)을 포함하여 용량이 형성되는 액티브층(A); 상기 액티브층(A)의 상부 및 하부에 형성된 상부 및 하부 커버층(112, 113); 및 상기 세라믹 본체(110)의 제1 측면에 형성되고, 상기 제1 내부전극(121)과 전기적으로 연결되는 제1 외부전극(131)과 제2 측면에 형성되고, 상기 제2 내부전극(122)과 전기적으로 연결되는 제2 외부전극(132);을 포함하고, 상기 하부 커버층(113)의 두께를 tc, 상기 세라믹 본체(110)의 길이를 L 및 상기 제1 및 제2 내부전극(121, 122)의 길이를 L2라 하면, 0.074 ≤ L2/(tc×(L-L2))≤ 2.410을 만족하는 적층 세라믹 커패시터를 제공한다.
상기 하부 커버층(113)의 두께를 tc, 상기 세라믹 본체(110)의 길이를 L 및 상기 제1 및 제2 내부전극(121, 122)의 길이를 L2라 하면, 0.46 ≤ (L-L2)/tc ≤ 14.49를 만족할 수 있다.
상기 제1 및 제2 내부 전극(121, 122)은 이웃하는 내부 전극과 중첩되어 용량 형성에 기여하는 용량부 및 상기 용량부의 일부가 연장되어 상기 세라믹 본체의 외부로 인출되는 인출부를 포함할 수 있다.
상기 인출부의 면적을 S1 및 상기 제1 및 제2 내부 전극(121, 122)의 길이 방향 일측 단부에서 타측 단부까지에 대응하는 세라믹 본체(110)의 폭 방향 마진부의 면적을 S2라 하면, 0.12 ≤ S1/S2 ≤ 0.74를 만족할 수 있다.
상기 제1 및 제2 내부 전극(121, 122)은 상기 세라믹 본체(110)의 제1 및 제2 단면으로부터 일정거리 이격하여 형성될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 상기 세라믹 본체(110)의 제1 및 제2 주면에 연장하여 형성될 수 있다.
그 외 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 특징은 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 특징과 동일하므로, 여기서는 생략하도록 한다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 제조방법에 대하여 설명하나, 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 제조 방법은 우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체 층을 형성할 수 있다.
상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 μm의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련하였다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 200 내지 400층 적층하여 액티브층을 형성하고, 상기 액티브층의 상면 또는 하면에 세라믹 그린시트를 적층하여 커버층을 형성함으로써, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 갖는 세라믹 본체를 만들었다.
다음으로, 상기 세라믹 본체의 제1 및 제2 측면에 제1 외부전극 및 제2 외부전극을 형성할 수 있다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.
실험예
본 발명의 실시 예와 비교 예에 따른 적층 세라믹 커패시터는 하기와 같이 제작되었다.
티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film) 상에 도포 및 건조하여 1.8 ㎛의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련한다.
다음으로, 상기 세라믹 그린 시트 상에 스크린을 이용하여 니켈 내부 전극용 도전성 페이스트를 도포하여 내부 전극을 형성한다.
상기 세라믹 그린 시트를 약 200 층으로 적층하되, 내부 전극이 형성되지 않은 세라믹 그린 시트를 내부 전극이 형성된 세라믹 그린 시트의 하부에서 상부보다 더 많이 적층을 하였다. 이 적층체를 85 ℃에서 1000 kgf/cm2 압력 조건으로 등압 압축성형(isostatic pressing) 하였다.
압착이 완료된 세라믹 적층체를 개별 칩의 형태로 절단하였고, 절단된 칩은 대기 분위기에서 230 ℃, 60 시간 유지하여 탈바인더를 진행하였다.
이후, 1200 ℃에서 내부 전극이 산화되지 않도록 Ni/NiO 평형 산소 분압 보다 낮은 10-11 내지 10-10 atm의 산소분압하 환원분위기에서 소성하였다. 소성 후 적층 칩 커패시터의 칩 사이즈는 길이×폭(L×W)은 약 1.0 mm ×0.5 mm(L×W, 1005 사이즈)이었다. 여기서, 제작 공차는 길이×폭(L×W)으로 ±0.1 mm 내의 범위로 정하였고, 이를 만족하면서 실험하여 내부 딜라미네이션(Delamination) 여부, 픽업(Pick Up) 불량 여부, 어쿠스틱 노이즈, 내습부하 테스트 및 고착 강도 테스트를 실시하였다.
상기 픽업(Pick Up) 불량 여부 테스트는 칩을 기판에 실장하기 위하여 칩을 이동시키는 과정에서 발생할 수 있는 불량 여부를 테스트하는 시험이다.
각 시험은 샘플 시료 100개에 대하여 수행되었으며, 내습 부하 테스트는 400개의 시료에 대하여 수행되었다.
아래 표 1에서는 인출부의 면적(S1)과 제1 및 제2 내부 전극(121, 122)의 길이 방향 일측 단부에서 타측 단부까지에 대응하는 세라믹 본체(110)의 폭 방향 마진부의 면적(S2)의 비(S1/S2) 및 세라믹 본체(110)의 길이(L)와 제1 및 제2 외부전극(131, 132)의 상기 세라믹 본체(110)의 길이 방향 길이(L1)의 비(L1/L)에 따른 내부 딜라미네이션(Delamination) 여부, 어쿠스틱 노이즈 측정값, 픽업(Pick Up) 불량 여부 및 고착 강도 불량 여부를 나타내었다.
Figure 112018002782541-pat00001
×: 불량율 50% 이상
△: 불량율 1%~50%
○: 불량율 0.01%~1%
◎: 불량율 0.01% 미만
* : 비교예
상기 표 1을 참조하면, 인출부의 면적(S1)과 제1 및 제2 내부 전극(121, 122)의 길이 방향 일측 단부에서 타측 단부까지에 대응하는 세라믹 본체(110)의 폭 방향 마진부의 면적(S2)의 비(S1/S2)가 0.12 ≤ S1/S2 ≤ 0.74 만족하는 경우에 어쿠스틱 노이즈가 저감되고, 내부 딜라미네이션(Delamination), 고착 강도 및 픽업 불량 문제가 없음을 알 수 있다.
또한, 세라믹 본체(110)의 길이(L)와 제1 및 제2 외부전극(131, 132)의 상기 세라믹 본체(110)의 길이 방향 길이(L1)의 비(L1/L)가 0.2 ≤ L1/L ≤ 0.96을 만족하는 경우에도 어쿠스틱 노이즈가 저감되고, 내부 딜라미네이션(Delamination), 고착 강도 및 픽업 불량 문제가 없음을 알 수 있다.
반면, 상기 본 발명의 수치 범위를 벗어나는 비교예인 시료 1, 2, 3 및 4의 경우에는 내부 딜라미네이션(Delamination), 고착 강도 및 픽업 불량 문제가 있음을 알 수 있다.
또한, 상기 본 발명의 수치 범위를 벗어나는 비교예인 시료 22, 23 및 24의 경우에는 어쿠스틱 노이즈가 증가함을 알 수 있다.
아래 표 2에서는 하부 커버층(113)의 두께(tc)와 세라믹 본체(110)의 길이(L) 및 제1 및 제2 내부전극(121, 122)의 길이(L2)에 따른 어쿠스틱 노이즈의 측정값 및 내습 불량 발생 여부를 나타내었다.
Figure 112018002782541-pat00002
×: 불량율 50% 이상
△: 불량율 1%~50%
○: 불량율 0.01%~1%
◎: 불량율 0.01% 미만
* : 비교예
상기 표 2를 참조하면, 하부 커버층(113)의 두께(tc)와 세라믹 본체(110)의 길이(L) 및 제1 및 제2 내부전극(121, 122)의 길이(L2)에 따른 각각의 비율이 0.074 ≤ L2/(tc×(L-L2))≤ 2.410 및 0.46 ≤ (L-L2)/tc ≤ 14.49을 만족하는 경우에 어쿠스틱 노이즈가 저감되며, 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있음을 알 수 있다.
반면, 상기 본 발명의 수치 범위를 벗어나는 비교예인 시료 1, 8 내지 10, 17 내지 19 및 26, 27의 경우에는 어쿠스틱 노이즈가 증가하거나 내습 불량 문제가 있음을 알 수 있다.
적층 세라믹 커패시터의 실장 기판
도 6은 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 6을 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)의 실장 기판(200)은 적층 세라믹 커패시터(100)가 수평하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.
이때, 적층 세라믹 커패시터(100)는 하부 커버층(113)이 하측에 배치되며 제1 및 제2 외부 전극(131, 132)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
위와 같이 적층 세라믹 커패시터(100)가 인쇄회로기판(210)에 실장된 상태에서 전압을 인가하면 어쿠스틱 노이즈가 발생할 수 있다.
이때, 제1 및 제2 전극 패드(221, 222)의 크기는 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)과 제1 및 제2 전극 패드(221, 222)를 연결하는 솔더링(230)의 양을 결정하는 지표가 될 수 있으며, 이러한 솔더링(230)의 양에 따라 어쿠스틱 노이즈의 크기가 조절될 수 있다.
적층 세라믹 커패시터(100)가 인쇄회로기판(210)에 실장된 상태에서 적층 세라믹 커패시터(100)의 양 측면에 형성된 제1 및 제2 외부 전극(131, 132)에 극성이 다른 전압이 인가되면, 유전체층(111)의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 본체(110)는 두께 방향으로 팽창과 수축을 하게 되고, 제1 및 제2 외부 전극(131, 132)의 양 측면부는 포아송 효과(Poisson effect)에 의해 세라믹 본체(110)의 두께 방향의 팽창과 수축과는 반대로 수축과 팽창을 하게 된다.
상기 수축과 팽창은 구체적으로, 적층 세라믹 커패시터의 두께 방향으로 약 20 nm의 변위로 발생하며, 길이 방향으로 약 4 nm 및 폭 방향으로 약 2 nm의 변위로 발생하게 된다.
여기서, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 제1 및 제2 외부전극이 적층 세라믹 커패시터의 폭 방향인 세라믹 본체의 양 측면에 형성되기 때문에, 수축 및 팽창의 변위가 최소가 되어, 어쿠스틱 노이즈를 저감할 수 있게 된다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 ; 적층 세라믹 커패시터 110 ; 세라믹 본체
111 ; 유전체층 112 ; 상부 커버층
113 ; 하부 커버층
121, 122 ; 제1 및 제2 내부 전극
131, 132 ; 제1 및 제2 외부 전극 200 ; 실장 기판
210 ; 인쇄회로기판 221, 222 ; 제1 및 제2 전극 패드
230 ; 솔더링

Claims (17)

  1. 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체;
    상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 상기 제1 측면 또는 제2 측면으로 교대로 노출되는 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층;
    상기 액티브층의 상부 및 하부에 형성된 상부 및 하부 커버층; 및
    상기 세라믹 본체의 제1 측면에 형성되고, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극과 제2 측면에 형성되고, 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극;을 포함하고,
    상기 세라믹 본체의 길이를 L, 상기 제1 및 제2 외부전극의 상기 세라믹 본체의 길이 방향 길이를 L1이라 하면, 0.2 ≤ L1/L ≤ 0.96을 만족하며, 상기 제1 및 제2 내부 전극은 이웃하는 내부 전극과 중첩되어 용량 형성에 기여하는 용량부 및 상기 용량부의 일부가 연장되어 상기 세라믹 본체의 외부로 인출되는 인출부를 포함하며, 상기 인출부의 면적을 S1 및 상기 제1 및 제2 내부 전극의 길이 방향 일측 단부에서 타측 단부까지에 대응하는 세라믹 본체의 폭 방향 마진부의 면적을 S2라 하면, 0.12 ≤ S1/S2 ≤ 0.74를 만족하고, 상기 인출부의 상기 세라믹 본체의 길이 방향 길이는 상기 용량부를 구성하는 제1 및 제2 내부 전극의 상기 세라믹 본체의 길이 방향 길이보다 더 짧은 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 하부 커버층의 두께를 tc, 상기 세라믹 본체의 길이를 L 및 상기 제1 및 제2 내부전극의 길이를 L2라 하면, 0.074 ≤ L2/(tc×(L-L2))≤ 2.410을 만족하는 적층 세라믹 커패시터.
  3. 제1항에 있어서,
    상기 하부 커버층의 두께를 tc, 상기 세라믹 본체의 길이를 L 및 상기 제1 및 제2 내부전극의 길이를 L2라 하면, 0.46 ≤ (L-L2)/tc ≤ 14.49를 만족하는 적층 세라믹 커패시터.
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 및 제2 내부 전극은 상기 세라믹 본체의 제1 및 제2 단면으로부터 일정거리 이격하여 형성된 적층 세라믹 커패시터.
  6. 제1항에 있어서,
    상기 제1 및 제2 외부전극은 상기 세라믹 본체의 제1 및 제2 주면에 연장하여 형성되는 적층 세라믹 커패시터.
  7. 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체;
    상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 상기 제1 측면 또는 제2 측면으로 교대로 노출되는 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층;
    상기 액티브층의 상부 및 하부에 형성된 상부 및 하부 커버층; 및
    상기 세라믹 본체의 제1 측면에 형성되고, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극과 제2 측면에 형성되고, 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극;을 포함하고,
    상기 하부 커버층의 두께를 tc, 상기 세라믹 본체의 길이를 L 및 상기 제1 및 제2 내부전극의 길이를 L2라 하면, 0.074 ≤ L2/(tc×(L-L2))≤ 2.410을 만족하며, 상기 제1 및 제2 내부 전극은 이웃하는 내부 전극과 중첩되어 용량 형성에 기여하는 용량부 및 상기 용량부의 일부가 연장되어 상기 세라믹 본체의 외부로 인출되는 인출부를 포함하며, 상기 인출부의 면적을 S1 및 상기 제1 및 제2 내부 전극의 길이 방향 일측 단부에서 타측 단부까지에 대응하는 세라믹 본체의 폭 방향 마진부의 면적을 S2라 하면, 0.12 ≤ S1/S2 ≤ 0.74를 만족하고, 상기 인출부의 상기 세라믹 본체의 길이 방향 길이는 상기 용량부를 구성하는 제1 및 제2 내부 전극의 상기 세라믹 본체의 길이 방향 길이보다 더 짧은 적층 세라믹 커패시터.
  8. 제7항에 있어서,
    상기 하부 커버층의 두께를 tc, 상기 세라믹 본체의 길이를 L 및 상기 제1 및 제2 내부전극의 길이를 L2라 하면, 0.46 ≤ (L-L2)/tc ≤ 14.49를 만족하는 적층 세라믹 커패시터.
  9. 삭제
  10. 제7항에 있어서,
    상기 제1 및 제2 내부 전극은 상기 세라믹 본체의 제1 및 제2 단면으로부터 일정거리 이격하여 형성된 적층 세라믹 커패시터.
  11. 제7항에 있어서,
    상기 제1 및 제2 외부전극은 상기 세라믹 본체의 제1 및 제2 주면에 연장하여 형성되는 적층 세라믹 커패시터.
  12. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터;를 포함하며, 상기 적층 세라믹 커패시터는 유전체층을 포함하며, 서로 마주보는 제1, 제2 주면, 서로 마주보는 제1, 제2 측면 및 서로 마주보는 제1, 제2 단면을 가지는 세라믹 본체와 상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 상기 제1 측면 또는 제2 측면으로 교대로 노출되는 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성되는 액티브층, 상기 액티브층의 상부 및 하부에 형성된 상부 및 하부 커버층 및 상기 세라믹 본체의 제1 측면에 형성되고, 상기 제1 내부전극과 전기적으로 연결되는 제1 외부전극과 제2 측면에 형성되고, 상기 제2 내부전극과 전기적으로 연결되는 제2 외부전극을 포함하고, 상기 세라믹 본체의 길이를 L, 상기 제1 및 제2 외부전극의 상기 세라믹 본체의 길이 방향 길이를 L1이라 하면, 0.2 ≤ L1/L ≤ 0.96을 만족하며, 상기 제1 및 제2 내부 전극은 이웃하는 내부 전극과 중첩되어 용량 형성에 기여하는 용량부 및 상기 용량부의 일부가 연장되어 상기 세라믹 본체의 외부로 인출되는 인출부를 포함하며, 상기 인출부의 면적을 S1 및 상기 제1 및 제2 내부 전극의 길이 방향 일측 단부에서 타측 단부까지에 대응하는 세라믹 본체의 폭 방향 마진부의 면적을 S2라 하면, 0.12 ≤ S1/S2 ≤ 0.74를 만족하고, 상기 인출부의 상기 세라믹 본체의 길이 방향 길이는 상기 용량부를 구성하는 제1 및 제2 내부 전극의 상기 세라믹 본체의 길이 방향 길이보다 더 짧은 적층 세라믹 커패시터의 실장 기판.
  13. 제12항에 있어서,
    상기 하부 커버층의 두께를 tc, 상기 세라믹 본체의 길이를 L 및 상기 제1 및 제2 내부전극의 길이를 L2라 하면, 0.074 ≤ L2/(tc×(L-L2))≤ 2.410을 만족하는 적층 세라믹 커패시터의 실장 기판.
  14. 제12항에 있어서,
    상기 하부 커버층의 두께를 tc, 상기 세라믹 본체의 길이를 L 및 상기 제1 및 제2 내부전극의 길이를 L2라 하면, 0.46 ≤ (L-L2)/tc ≤ 14.49를 만족하는 적층 세라믹 커패시터의 실장 기판.
  15. 삭제
  16. 제12항에 있어서,
    상기 제1 및 제2 내부 전극은 상기 세라믹 본체의 제1 및 제2 단면으로부터 일정거리 이격하여 형성된 적층 세라믹 커패시터의 실장 기판.
  17. 제12항에 있어서,
    상기 제1 및 제2 외부전극은 상기 세라믹 본체의 제1 및 제2 주면에 연장하여 형성되는 적층 세라믹 커패시터의 실장 기판.

















KR1020180002987A 2018-01-09 2018-01-09 적층 세라믹 커패시터 및 그 실장 기판 KR102018311B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180002987A KR102018311B1 (ko) 2018-01-09 2018-01-09 적층 세라믹 커패시터 및 그 실장 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180002987A KR102018311B1 (ko) 2018-01-09 2018-01-09 적층 세라믹 커패시터 및 그 실장 기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130068497A Division KR101823174B1 (ko) 2013-06-14 2013-06-14 적층 세라믹 커패시터 및 그 실장 기판

Publications (2)

Publication Number Publication Date
KR20180008821A KR20180008821A (ko) 2018-01-24
KR102018311B1 true KR102018311B1 (ko) 2019-09-04

Family

ID=61029185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180002987A KR102018311B1 (ko) 2018-01-09 2018-01-09 적층 세라믹 커패시터 및 그 실장 기판

Country Status (1)

Country Link
KR (1) KR102018311B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459402A (zh) * 2019-08-28 2019-11-15 广东风华高新科技股份有限公司 一种多层陶瓷电容器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194312A (ja) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4656064B2 (ja) * 2007-02-02 2011-03-23 Ｔｄｋ株式会社 積層コンデンサ
KR100887108B1 (ko) 2007-06-14 2009-03-04 삼성전기주식회사 저ｅｓｌ을 갖는 제어된 ｅｓｒ 적층형 칩 커패시터의구현방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194312A (ja) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ

Also Published As

Publication number Publication date
KR20180008821A (ko) 2018-01-24

Similar Documents

Publication Publication Date Title
KR101862422B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US10176924B2 (en) Multilayer ceramic capacitor and board for mounting of the same
KR101933412B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101823174B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP6673573B2 (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体
KR102076145B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR102018307B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101452054B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101823246B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP6180898B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
EP2827351A1 (en) Laminated chip electronic component and board for mounting the laminated component
JP5694409B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
KR102018310B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101462759B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102018311B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101565643B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR102076146B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant