JP2001127247A5

JP2001127247A5 -

Info

Publication number: JP2001127247A5
Application number: JP1999305262A
Authority: JP
Filing date: 1999-10-27
Publication date: 2006-11-30
Anticipated expiration: 2019-10-27

Description

【特許請求の範囲】
【請求項１】主面を有する下地層と、
前記下地層の前記主面上に形成されたキャパシタと
を備え、
前記キャパシタは、前記主面の第１方向に延在する複数の金属配線が絶縁膜によって互いに電気的に分離されつつ、前記第１方向に垂直な前記主面の第２方向に所定間隔で並ぶラインアンドスペース構造を有し、
前記ラインアンドスペース構造は、一方電極として機能する第１の配線と、他方電極として機能する第２の配線とを含み、
前記第１の配線と前記第２の配線とは交互に繰り返して配置されており、
前記キャパシタは、前記ラインアンドスペース構造に対して前記主面に垂直な第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、前記主面に平行な平面電極を有する半導体装置。
【請求項２】前記キャパシタは、前記ラインアンドスペース構造を３個以上有しており、
３個以上の前記ラインアンドスペース構造は、異なる前記ラインアンドスペース構造に属する前記第１の配線と前記第２の配線とが、前記主面に垂直な第３方向にも交互に並ぶように、層間絶縁膜を介して層状に配置されている、請求項１に記載の半導体装置。
【請求項３】前記キャパシタは、前記ラインアンドスペース構造に対して前記第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、前記主面に平行な平面電極をさらに有する、請求項２に記載の半導体装置。
【請求項４】前記キャパシタは、前記ラインアンドスペース構造を複数有しており、
複数の前記ラインアンドスペース構造は、異なる前記ラインアンドスペース構造に属する前記第１の配線同士及び前記第２の配線同士が前記主面に垂直な第３方向にそれぞれ並ぶように、層間絶縁膜を介して層状に配置されており、
前記第３方向に並ぶ前記第１の配線同士及び前記第２の配線同士は、前記層間絶縁膜内に形成され、内部が導体で充填されたスルーホールを介してそれぞれ互いに電気的に接続されていることを特徴とする、請求項１に記載の半導体装置。
【請求項５】前記キャパシタは、前記ラインアンドスペース構造に対して前記第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、前記主面に平行な平面電極をさらに有する、請求項４に記載の半導体装置。
【請求項６】前記キャパシタは、前記平面電極を複数有しており、
複数の前記平面電極は、前記ラインアンドスペース構造に対して前記第３方向に並んで、前記ラインアンドスペース構造の両側に配置されている、請求項１，３，５のいずれか一つに記載の半導体装置。
【請求項７】前記キャパシタは、前記所定の層間絶縁膜内に形成され、前記第１の配線と前記平面電極とを電気的に接続する、内部が導体で充填されたスルーホールをさらに有する、請求項１，３，５，６のいずれか一つに記載の半導体装置。
【請求項８】前記キャパシタは、
前記所定の層間絶縁膜内に形成され、前記第１の配線と前記平面電極とを電気的に接続する、内部が導体で充填された第１のスルーホールと、
前記ラインアンドスペース構造に対して前記平面電極と同じ側で前記第３方向に並んで、かつ前記平面電極よりも外側に、他の層間絶縁膜を介して配置された他の平面電極と、
前記他の層間絶縁膜内に形成され、前記第２の配線と前記他の平面電極とを電気的に接続する、内部が導体で充填された第２のスルーホールと
をさらに有する、請求項５に記載の半導体装置。
【請求項９】前記キャパシタは、
前記ラインアンドスペース構造上に形成された層間絶縁膜と、
前記層間絶縁膜と前記ラインアンドスペース構造とが接触する部分に形成され、シリコン酸化膜よりも誘電率の高い高誘電体膜と
をさらに有する、請求項１に記載の半導体装置。
【請求項１０】前記絶縁膜は、シリコン酸化膜よりも誘電率の高い高誘電体膜である、請求項１に記載の半導体装置。
【請求項１１】前記半導体装置は、所要の配線が形成された配線部と、前記キャパシタが形成されたキャパシタ部とを有し、
前記高誘電体膜は前記キャパシタ部にのみ設けられていることを特徴とする、請求項９又は１０に記載の半導体装置。
【請求項１２】前記半導体装置は、所要の配線が形成された配線部と、前記キャパシタが形成されたキャパシタ部とを有し、
前記配線部における前記絶縁膜は、低誘電率化のための不純物が導入されたシリコン酸化膜である、請求項９又は１０に記載の半導体装置。
【請求項１３】前記ラインアンドスペース構造のライン幅及びスペース幅は、ともに０．２μｍ以下であることを特徴とする、請求項１〜１２のいずれか一つに記載の半導体装置。

また、上記ラインアンドスペース構造は、一方電極として機能する第１の配線と、他方電極として機能する第２の配線とを含み、第１の配線と第２の配線とは交互に繰り返して配置されている。

また、上記キャパシタは、ラインアンドスペース構造に対して主面に垂直な第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、主面に平行な平面電極を有する。

また、この発明のうち請求項２に記載の半導体装置は、請求項１に記載の半導体装置であって、キャパシタは、ラインアンドスペース構造を３個以上有しており、３個以上のラインアンドスペース構造は、異なるラインアンドスペース構造に属する第１の配線と第２の配線とが、主面に垂直な第３方向にも交互に並ぶように、層間絶縁膜を介して層状に配置されていることを特徴とするものである。

また、この発明のうち請求項３に記載の半導体装置は、請求項２に記載の半導体装置であって、キャパシタは、ラインアンドスペース構造に対して第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、主面に平行な平面電極をさらに有することを特徴とするものである。

また、この発明のうち請求項４に記載の半導体装置は、請求項１に記載の半導体装置であって、キャパシタは、ラインアンドスペース構造を複数有しており、複数のラインアンドスペース構造は、異なるラインアンドスペース構造に属する第１の配線同士及び第２の配線同士が主面に垂直な第３方向にそれぞれ並ぶように、層間絶縁膜を介して層状に配置されており、第３方向に並ぶ第１の配線同士及び第２の配線同士は、層間絶縁膜内に形成され、内部が導体で充填されたスルーホールを介してそれぞれ互いに電気的に接続されていることを特徴とするものである。

また、この発明のうち請求項５に記載の半導体装置は、請求項４に記載の半導体装置であって、キャパシタは、ラインアンドスペース構造に対して第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、主面に平行な平面電極をさらに有することを特徴とするものである。

また、この発明のうち請求項６に記載の半導体装置は、請求項１，３，５のいずれか一つに記載の半導体装置であって、キャパシタは、平面電極を複数有しており、複数の平面電極は、ラインアンドスペース構造に対して第３方向に並んで、ラインアンドスペース構造の両側に配置されていることを特徴とするものである。

また、この発明のうち請求項７に記載の半導体装置は、請求項１，３，５，６のいずれか一つに記載の半導体装置であって、キャパシタは、所定の層間絶縁膜内に形成され、第１の配線と平面電極とを電気的に接続する、内部が導体で充填されたスルーホールをさらに有することを特徴とするものである。

また、この発明のうち請求項８に記載の半導体装置は、請求項５に記載の半導体装置であって、キャパシタは、所定の層間絶縁膜内に形成され、第１の配線と平面電極とを電気的に接続する、内部が導体で充填された第１のスルーホールと、ラインアンドスペース構造に対して平面電極と同じ側で第３方向に並んで、かつ平面電極よりも外側に、他の層間絶縁膜を介して配置された他の平面電極と、他の層間絶縁膜内に形成され、第２の配線と他の平面電極とを電気的に接続する、内部が導体で充填された第２のスルーホールとをさらに有することを特徴とするものである。

また、この発明のうち請求項９に記載の半導体装置は、請求項１に記載の半導体装置であって、キャパシタは、ラインアンドスペース構造上に形成された層間絶縁膜と、層間絶縁膜とラインアンドスペース構造とが接触する部分に形成され、シリコン酸化膜よりも誘電率の高い高誘電体膜とをさらに有することを特徴とするものである。

また、この発明のうち請求項１０に記載の半導体装置は、請求項１に記載の半導体装置であって、絶縁膜は、シリコン酸化膜よりも誘電率の高い高誘電体膜であることを特徴とするものである。

また、この発明のうち請求項１１に記載の半導体装置は、請求項９又は１０に記載の半導体装置であって、半導体装置は、所要の配線が形成された配線部と、キャパシタが形成されたキャパシタ部とを有し、高誘電体膜はキャパシタ部にのみ設けられていることを特徴とするものである。

また、この発明のうち請求項１２に記載の半導体装置は、請求項９又は１０に記載の半導体装置であって、半導体装置は、所要の配線が形成された配線部と、キャパシタが形成されたキャパシタ部とを有し、配線部における絶縁膜は、低誘電率化のための不純物が導入されたシリコン酸化膜であることを特徴とするものである。

また、この発明のうち請求項１３に記載の半導体装置は、請求項１〜１２のいずれか一つに記載の半導体装置であって、ラインアンドスペース構造のライン幅及びスペース幅は、ともに０．２μｍ以下であることを特徴とするものである。

また、第１及び第２の配線を交互に繰り返して配置することにより、大容量のキャパシタを簡単に得ることができる。

また、第１又は第２の配線と平面電極との間にも容量が構成されるため、さらなる大容量化を図ることができる。

また、この発明のうち請求項２に係るものによれば、第１及び第２の配線は、第２及び第３方向に隣接する４本の第２及び第１の配線との間で容量を構成するため、さらなる大容量化を図ることができる。

また、この発明のうち請求項３に係るものによれば、第１又は第２の配線と平面電極との間にも容量が構成されるため、さらなる大容量化を図ることができる。

また、この発明のうち請求項４に係るものによれば、層間絶縁膜を挟んで互いに隣接するスルーホール同士の間にも容量が構成されるため、さらなる大容量化を図ることができる。

また、この発明のうち請求項５に係るものによれば、第１又は第２の配線と平面電極との間にも容量が構成されるため、さらなる大容量化を図ることができる。

また、この発明のうち請求項６に係るものによれば、複数の平面電極をラインアンドスペース構造の両側に配置することにより、請求項１，３，５に係る発明により得られる効果を一層高めることができる。

また、この発明のうち請求項７に係るものによれば、第２の配線は、第１の配線と、平面電極と、第１の配線と平面電極とを電気的に接続するスルーホールとによって取り囲まれるため、第２の配線と他の信号線等との間の干渉を効率的に低減することができる。

また、この発明のうち請求項８に係るものによれば、第１の配線と、平面電極と、第１のスルーホールと、第１の配線同士を電気的に接続するスルーホールとは、第２の配線と、他の平面電極と、第２のスルーホールと、第２の配線同士を電気的に接続するスルーホールとによって取り囲まれるため、第１の配線と他の信号線との間の干渉を効率的に低減することができる。

また、この発明のうち請求項９に係るものによれば、シリコン酸化膜のみによって絶縁膜を構成する場合と比較すると、大容量化を図ることができる。

また、この発明のうち請求項１０に係るものによれば、シリコン酸化膜によって絶縁膜を構成する場合と比較すると、大容量化を図ることができる。

また、この発明のうち請求項１１に係るものによれば、キャパシタ部においてはキャパシタの大容量化を図ることができるとともに、配線部においては寄生容量を低減して高速動作を実現することができる。

また、この発明のうち請求項１２に係るものによれば、配線部において寄生容量が低減され、動作の高速化を図ることができる。

また、この発明のうち請求項１３に係るものによれば、平面電極によってキャパシタを構成する場合と比較すると、単位面積あたりでほぼ１桁程度の大容量化を図ることができる。