JP4446525B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4446525B2 JP4446525B2 JP30526299A JP30526299A JP4446525B2 JP 4446525 B2 JP4446525 B2 JP 4446525B2 JP 30526299 A JP30526299 A JP 30526299A JP 30526299 A JP30526299 A JP 30526299A JP 4446525 B2 JP4446525 B2 JP 4446525B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- wiring
- line
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 90
- 239000003990 capacitor Substances 0.000 claims description 193
- 239000011229 interlayer Substances 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000010410 layer Substances 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 33
- 230000003071 parasitic effect Effects 0.000 description 17
- 239000000758 substrate Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置、特に、キャパシタを備える半導体装置の構造に関するものである。
【０００２】
【従来の技術】
図３９は、ＬＳＩに用いられる従来のキャパシタの構造を示す断面図である。半導体基板１０１上に絶縁膜１２０が形成されており、絶縁膜１０３と、該絶縁膜１０３を挟んで対を成すポリシリコン膜１０２，１０４とから成るキャパシタが、絶縁膜１２０上に形成されている。キャパシタ上には層間絶縁膜１０５が形成されており、層間絶縁膜１０５上には金属配線１０６，１０７が選択的に形成されている。金属配線１０６，１０７は、層間絶縁膜１０５内に形成されたスルーホール１０８，１０９を介して、ポリシリコン膜１０２，１０４にそれぞれ電気的に接続されている。
【０００３】
また、図４０は、従来のキャパシタの他の構造を示す断面図である。層間絶縁膜１１２と、該層間絶縁膜１１２を挟んで対向する金属配線１１０，１１１とから成るキャパシタが、絶縁膜１２０上に形成されている。
【０００４】
【発明が解決しようとする課題】
しかし、図３９に示した従来のキャパシタでは、ポリシリコン膜１０２，１０４の寄生抵抗が大きく、その等価回路は図４１に示すものとなる。そして、寄生抵抗Ｒ１０１，Ｒ１０２による電力損失が大きいため、アナログ回路には使用できないという問題があった。
【０００５】
一方、図４０に示したキャパシタによると、金属配線１１０，１１１を使用しているために寄生抵抗が小さく、電力損失の小さなキャパシタを得ることができる。しかしながら、層間絶縁膜１１２の膜厚が厚いため（デザインルールが０．２μｍのデバイスの場合で１μｍ程度）、容量の大きなキャパシタを得るためには大面積が必要になるという問題があった。
【０００６】
本発明はかかる問題を解決するために成されたものであり、電力損失が小さく、しかも大面積を必要としないキャパシタを得ることを目的とするものである。
【０００７】
【課題を解決するための手段】
この発明のうち請求項１に記載の半導体装置は、主面を有する下地層と、下地層の主面上に形成されたキャパシタとを備え、キャパシタは、主面の第１方向に延在する複数の金属配線が絶縁膜によって互いに電気的に分離されつつ、第１方向に垂直な主面の第２方向に所定間隔で並ぶラインアンドスペース構造を有するものである。
【０００８】
また、上記ラインアンドスペース構造は、一方電極として機能する第１の配線と、他方電極として機能する第２の配線とを含み、第１の配線と第２の配線とは交互に繰り返して配置されている。
【０００９】
また、上記キャパシタは、ラインアンドスペース構造に対して主面に垂直な第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、主面に平行な平面電極を有する。さらにキャパシタは、ラインアンドスペース構造を複数有しており、複数のラインアンドスペース構造は、異なるラインアンドスペース構造に属する第１の配線同士及び第２の配線同士が主面に垂直な第３方向にそれぞれ並ぶように、層間絶縁膜を介して層状に配置されており、第３方向に並ぶ第１の配線同士及び第２の配線同士は、層間絶縁膜内に形成され、内部が導体で充填されたスルーホールを介してそれぞれ互いに電気的に接続されている。キャパシタは、ラインアンドスペース構造に対して第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、主面に平行な平面電極をさらに有する。
【００１０】
また、この発明のうち請求項２に記載の半導体装置は、請求項１に記載の半導体装置であって、キャパシタが、ローパスフィルタに用いられていることを特徴とするものである。
【００１１】
また、この発明のうち請求項３に記載の半導体装置は、請求項１に記載の半導体装置であって、キャパシタが、ハイパスフィルタに用いられていることを特徴とするものである。
【００１２】
また、この発明のうち請求項４に記載の半導体装置は、請求項１に記載の半導体装置であって、第２方向に延び、第１の配線それぞれの一端に接続され、一方電極として機能する第３の配線が配置され、第２方向に延び、第２の配線それぞれの一端に接続され、他方電極として機能する第４の配線が配置され、キャパシタは第３の配線と第４の配線とを更に有することを特徴とするものである。
【００１３】
また、この発明のうち請求項５に記載の半導体装置は、請求項１に記載の半導体装置であって、キャパシタが、発振回路に用いられていることを特徴とするものである。
【００１４】
また、この発明のうち請求項６に記載の半導体装置は、請求項１または３に記載の半導体装置であって、キャパシタは、平面電極を複数有しており、複数の平面電極は、ラインアンドスペース構造に対して第３方向に並んで、ラインアンドスペース構造の両側に配置されていることを特徴とするものである。
【００１５】
また、この発明のうち請求項７に記載の半導体装置は、請求項１，３，６のいずれか一つに記載の半導体装置であって、キャパシタは、所定の層間絶縁膜内に形成され、第１の配線と平面電極とを電気的に接続する、内部が導体で充填されたスルーホールをさらに有することを特徴とするものである。
【００１６】
また、この発明のうち請求項８に記載の半導体装置は、請求項１に記載の半導体装置であって、キャパシタは、所定の層間絶縁膜内に形成され、第１の配線と平面電極とを電気的に接続する、内部が導体で充填された第１のスルーホールと、ラインアンドスペース構造に対して平面電極と同じ側で第３方向に並んで、かつ平面電極よりも外側に、他の層間絶縁膜を介して配置された他の平面電極と、他の層間絶縁膜内に形成され、第２の配線と他の平面電極とを電気的に接続する、内部が導体で充填された第２のスルーホールとをさらに有することを特徴とするものである。
【００１７】
また、この発明のうち請求項９に記載の半導体装置は、請求項１に記載の半導体装置であって、ラインアンドスペース構造上に形成された層間絶縁膜と、層間絶縁膜とラインアンドスペース構造とに接触する部分に形成され、シリコン酸化膜よりも誘電率の高い高誘電体膜とをさらに有することを特徴とするものである。
【００１８】
また、この発明のうち請求項１０に記載の半導体装置は、請求項１に記載の半導体装置であって、絶縁膜は、シリコン酸化膜よりも誘電率の高い高誘電体膜であることを特徴とするものである。
【００１９】
また、この発明のうち請求項１１に記載の半導体装置は、請求項９又は１０に記載の半導体装置であって、半導体装置は、所要の配線が形成された配線部と、キャパシタが形成されたキャパシタ部とを有し、高誘電体膜はキャパシタ部にのみ設けられていることを特徴とするものである。
【００２０】
また、この発明のうち請求項１２に記載の半導体装置は、請求項９又は１０に記載の半導体装置であって、半導体装置は、所要の配線が形成された配線部と、キャパシタが形成されたキャパシタ部とを有し、配線部における絶縁膜は、低誘電率化のための不純物が導入されたシリコン酸化膜であることを特徴とするものである。
【００２１】
また、この発明のうち請求項１３に記載の半導体装置は、請求項１に記載の半導体装置であって、ラインアンドスペース構造のライン幅及びスペース幅は、ともに０．２μｍ以下であることを特徴とするものである。
また、この発明のうち請求項１４に記載の半導体装置は、主面を有する下地層と、下地層の主面上に形成されたキャパシタとを備え、キャパシタは、主面と平行な第１方向に延びる複数の金属配線が絶縁膜によって互いに電気的に分離されつつ、第１方向に垂直であり主面と平行な第２方向に所定間隔で並ぶラインアンドスペース構造と、ラインアンドスペース構造に対して主面に垂直な第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、主面に平行な第１平面電極と、キャパシタは、ラインアンドスペース構造に対して第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、主面に平行な第２平面電極とを有するものである。
また、この発明のうち請求項１５に記載の半導体装置は、請求項１４に記載の半導体装置であって、ラインアンドスペース構造は、一方電極として機能する第１の配線と、他方電極として機能する第２の配線とを含み、第１の配線と第２の配線とは交互に繰り返して配置されていることを特徴とするものである。
また、この発明のうち請求項１６に記載の半導体装置は、請求項１５に記載の半導体装置であって、キャパシタは、ラインアンドスペース構造を３個以上有しており、３個以上のラインアンドスペース構造は、異なるラインアンドスペース構造に属する第１の配線と第２の配線とが、主面に垂直な第３方向にも交互に並ぶように、層間絶縁膜を介して層状に配置されているものである。
また、この発明のうち請求項１７に記載の半導体装置は、請求項１５に記載の半導体装置であって、キャパシタは、ラインアンドスペース構造を複数有しており、複数のラインアンドスペース構造は、異なるラインアンドスペース構造に属する第１の配線同士及び第２の配線同士が主面に垂直な第３方向にそれぞれ並ぶように、層間絶縁膜を介して層状に配置されており、第３方向に並ぶ第１の配線同士及び第２の配線同士は、層間絶縁膜内に形成され、内部が導体で充填されたスルーホールを介してそれぞれ互いに電気的に接続されていることを特徴とするものである。
また、この発明のうち請求項１８に記載の半導体装置は、請求項１４に記載の半導体装置であって、複数の第１及び第２平面電極おのおのが、ラインアンドスペース構造に対して第３方向に並んで、ラインアンドスペース構造の両側を挟むよう配置されているものである。
また、この発明のうち請求項１９に記載の半導体装置は、請求項１５に記載の半導体装置であって、キャパシタは、所定の層間絶縁膜内に形成され、第１の配線と第１平面電極とを電気的に接続する、内部が導体で充填されたスルーホールをさらに有するものである。
また、この発明のうち請求項２０に記載の半導体装置は、請求項１４に記載の半導体装置であって、ラインアンドスペース構造上に形成された層間絶縁膜と、層間絶縁膜とラインアンドスペース構造とが接触する部分に形成され、シリコン酸化膜よりも誘電率の高い高誘電体膜とをさらに有するものである。
また、この発明のうち請求項２１に記載の半導体装置は、請求項１４に記載の半導体装置であって、絶縁膜は、シリコン酸化膜よりも誘電率の高い高誘電体膜であるものである。
また、この発明のうち請求項２２に記載の半導体装置は、請求項２０又は２１に記載の半導体装置であって、半導体装置は、所要の配線が形成された配線部と、キャパシタが形成されたキャパシタ部とを有し、高誘電体膜はキャパシタ部にのみ設けられていることを特徴とするものである。
また、この発明のうち請求項２３に記載の半導体装置は、請求項２０又は２１に記載の半導体装置であって、半導体装置は、所要の配線が形成された配線部と、キャパシタが形成されたキャパシタ部とを有し、配線部における絶縁膜は、低誘電率化のための不純物が導入されたシリコン酸化膜であるものである。
また、この発明のうち請求項２４に記載の半導体装置は、請求項１４〜２３のいずれか一つに記載の半導体装置であって、ラインアンドスペース構造のライン幅及びスペース幅は、ともに０．２μｍ以下であることを特徴とするものである。
【００２２】
【発明の実施の形態】
半導体装置においては、所定方向に延在する配線が一定間隔で複数並んで形成されたラインアンドスペース構造がしばしば採用される。半導体製造技術の進歩に伴って、配線の幅（ライン幅）及び隣接する配線同士の間隔（スペース幅）は小さくなってきたが、配線の厚みはさほど薄くなっていない。そのため、隣接する配線同士の間に生じる容量は比較的大きいのであるが、これまであまり積極的に利用されていなかった。
【００２３】
本発明は、ラインアンドスペース構造の配線に金属配線を採用し、隣接する金属配線同士の間に生じる容量を利用することで、寄生抵抗が小さく、かつ小面積のキャパシタを得るものである。以下、本発明の実施の形態について具体的に説明する。
【００２４】
実施の形態１．
図１は、本発明の実施の形態１に係るキャパシタの構造を示す斜視図である。半導体装置は、図２の上面図に示すように、所要の配線が形成された配線部１１と、キャパシタが形成されたキャパシタ部１２とを有しており、図１に示すキャパシタは、半導体装置のキャパシタ部１２に形成されている。
【００２５】
図１を参照して、図中のｘ方向に延在し、ＡｌやＣｕ等の金属から成る配線３が、図中のｙ方向に所定間隔で複数並んで、ラインアンドスペース構造４を構成している。ラインアンドスペース構造４は、シリコン基板１上に形成されている。また、シリコン基板１上には、シリコン酸化膜等から成る絶縁膜２が形成されており、隣接する配線３同士は、絶縁膜２によって互いに電気的に分離されている。
【００２６】
図３は、図１に示した構造から互いに隣接する一対の配線３のみを抜き出して、ｘ方向から眺めた模式図である。配線３の幅Ｌ及び配線３同士の間隔Ｓは、ラインアンドスペース構造を形成する際の半導体製造技術（特に露光技術）の性能によって支配され、例えば０．２μｍである。また、配線３の厚みＴは約０．５μｍである。図３において、一方の配線３に高電位Ｖ１を印加し、他方の配線３に低電位Ｖ２を印加することにより、両配線間に容量５を構成することができる。
【００２７】
以下、ラインアンドスペース構造を用いてキャパシタを構成する場合と、一対の平面電極によってキャパシタを構成する場合とで、容量の大小を比較する。図４は、ラインアンドスペース構造を模式的に示す斜視図であり、図５は、一対の平面電極を模式的に示す斜視図である。図４，５において、単位正方形（Ａ×Ａ）あたりの容量を求める。
【００２８】
まず、ラインアンドスペース構造を用いた場合の容量Ｃ1は、
【００２９】
【数１】
【００３０】
となる。ここで、絶縁膜が酸化膜である場合はＫ0＝３．９、ε0＝８．８６×１０-14Ｆ／ｃｍである。
【００３１】
一方、一対の平面電極を用いた場合の容量Ｃ2は、
【００３２】
【数２】
【００３３】
となり、図４，５においてＤ＝５Ｌ＝５Ｓと仮定すると、容量Ｃ2は、
【００３４】
【数３】
【００３５】
となる。
【００３６】
これらの式において、Ｔ＝０．５μｍ、Ａ＝１００μｍとし、デザインルール（Ｌ及びＳに等しい）を０．１〜１μｍの範囲で変動させて各デザインルールに対する容量Ｃ1，Ｃ2をプロットしたものが図６である。デザインルールが１μｍの場合は容量Ｃ1，Ｃ2はほぼ等しいが、０．２μｍ以下になると、容量Ｃ1は容量Ｃ2に対してほぼ１桁大きくなることが分かる。即ち、ラインアンドスペース構造を用いてキャパシタを構成すると、デザインルールが小さくなればなるほど、平面電極によってキャパシタを構成する場合よりも大容量を得ることができる。
【００３７】
図７は、図１に示した構造から連続する４本の配線３を抜き出して、ｘ方向から眺めた模式図である。図７に示すように、キャパシタの一方電極として機能し、高電位Ｖ１を印加する配線３ａと、他方電極として機能し、低電位Ｖ２を印加する配線３ｂとを交互に繰り返して配置することにより、大容量のキャパシタを簡単に得ることができる。
【００３８】
このように本実施の形態１に係るキャパシタによれば、ラインアンドスペース構造の配線に低抵抗の金属配線を採用し、隣接する金属配線同士の間に生じる容量を利用してキャパシタを構成したため、寄生抵抗や電力損失が小さく、かつ小面積・大容量のキャパシタを得ることができる。
【００３９】
また、ラインアンドスペース構造は露光技術やエッチング技術等の周知の半導体製造技術によって容易に形成することができるため、キャパシタを形成するための特別な工程を新たに追加する必要がなく、コストの上昇を招くこともない。
【００４０】
実施の形態２．
図８は、本発明の実施の形態２に係るキャパシタの構成を示す模式図である。本実施の形態２に係るキャパシタは、上記実施の形態１に係るキャパシタを基礎として、図７に示したラインアンドスペース構造４と同一構成のラインアンドスペース構造４ａ〜４ｃを、異なるラインアンドスペース構造に属する配線３ａと配線３ｂとが図中のｚ方向にも交互に並ぶように、絶縁膜２を介して３層に配置したものである。
【００４１】
なお、図８には３層のラインアンドスペース構造４ａ〜４ｃを示したが、４層以上に配置してもよい。
【００４２】
また、最下層のラインアンドスペース構造に属する各配線３は、半導体基板１上に形成されたポリシリコンから成るゲート電極として得てもよい。他の層のラインアンドスペース構造に属する配線３を金属によって構成することにより、低抵抗化を図ることができるからである。但し、この場合は、ゲート電極の表面をシリサイド化するか、あるいはゲート電極上に金属層を重ねて形成するとよい。これにより、ゲート電極自体の低抵抗化を図ることができる。以上のことは、後述する実施の形態３〜６についても同様である。
【００４３】
このように本実施の形態２に係るキャパシタによれば、各配線３ａ，３ｂは、上下左右に隣接する４本の配線３ｂ，３ａとの間で容量を構成するため、さらなる大容量化を図ることができる。例えば上記実施の形態１に係るキャパシタと比較すると、ほぼ２倍の容量を得ることができる。
【００４４】
また、中段のラインアンドスペース構造４ｂに属する配線３は、上下左右を他の配線３によって取り囲まれているため、外乱による影響を受けにくく、外乱に強いキャパシタを得ることができる。
【００４５】
実施の形態３．
図９は、本発明の実施の形態３に係るキャパシタの構成を示す模式図である。本実施の形態３に係るキャパシタは、上記実施の形態１に係るキャパシタを基礎として、図７に示したラインアンドスペース構造４と同一構成のラインアンドスペース構造４ａ，４ｂを、異なるラインアンドスペース構造に属する配線３ａ同士及び配線３ｂ同士がｚ方向にそれぞれ並ぶように、絶縁膜２を介して２層に配置したものである。そして、ｚ方向に並ぶ配線３ａ同士及び配線３ｂ同士を、絶縁膜２内に形成され、内部がＷ等の金属で充填されたスルーホール６を介してそれぞれ互いに電気的に接続した。なお、図９には２層のラインアンドスペース構造４ａ，４ｂを示したが、３層以上に配置してもよい。
【００４６】
図１０，１１は、スルーホール６をｚ方向から眺めた模式図である。スルーホール６は、ホール状のスルーホールを複数並べて形成してもよく（図１０）、あるいは、配線３ａ，３ｂと平面的に重なり合うように帯状に形成してもよい（図１１）。
【００４７】
このように本実施の形態３に係るキャパシタによれば、図９に示すように互いに隣接するスルーホール６同士の間にも容量が構成されるため、さらなる大容量化を図ることができる。なお、この効果は、図１１に示したようにスルーホール６を帯状に形成することにより一層大きくなる。
【００４８】
実施の形態４．
図１２は、本発明の実施の形態４に係るキャパシタの構成を示す模式図である。本実施の形態４に係るキャパシタは、図７に示した上記実施の形態１に係るキャパシタを基礎として、低電位Ｖ２が印加され、ｘ方向及びｙ方向によって規定される平面に平行な平面電極７ｂを、ラインアンドスペース構造４に対してｚ方向に並ぶように、絶縁膜２を介して上下に配置したものである。平面電極７ｂは図２に示したキャパシタ部１２のみに形成され、金属あるいはポリシリコンを材質として構成される。
【００４９】
このように本実施の形態４に係るキャパシタによれば、配線３ａと平面電極７ｂとの間にも容量が構成されるため、さらなる大容量化を図ることができる。
【００５０】
また図１３に示すように、平面電極７ｂが形成されていない場合は、配線３ａから出た電気力線は、配線３ｂのみならず半導体基板１や他の信号線８でも終端して電力損失が生じていた。しかし、本実施の形態４に係るキャパシタによれば、図１４に示すように、配線３ａから出た電気力線は全て配線３ｂあるいは平面電極７ｂで終端する。従って、上記電力損失を回避できるため寄生成分のないより理想的なキャパシタを得ることができるとともに、平面電極７ｂによって配線３ａと他の信号線８との間の干渉を低減することもできる。
【００５１】
図１５〜１９は、本発明の実施の形態４に係るキャパシタの他の構造をそれぞれ示す模式図である。図１２には、ラインアンドスペース構造４の上下に、いずれも低電位Ｖ２が印加される平面電極７ｂが配置されたキャパシタを示したが、上下一方あるいは双方の平面電極として、高電位Ｖ１が印加される平面電極７ａを配置してもよい（図１５）。
【００５２】
また、図１２には、ラインアンドスペース構造４の上下双方に平面電極が配置されたキャパシタを示したが、上下一方のみに平面電極を配置してもよい。例えば、ラインアンドスペース構造４と半導体基板１との間にのみ、あるいはラインアンドスペース構造４と他の信号線８との間にのみ平面電極７ｂを配置する（図１６，１７）。
【００５３】
また、図１２には、図７に示した上記実施の形態１に係るキャパシタを基礎として構成されたキャパシタを示したが、図８に示した上記実施の形態２に係るキャパシタを基礎として、あるいは図９に示した上記実施の形態３に係るキャパシタを基礎として、本実施の形態４に係るキャパシタを構成してもよい（図１８，１９）。
【００５４】
実施の形態５．
図２０は、本発明の実施の形態５に係るキャパシタの構成を示す模式図である。本実施の形態５に係るキャパシタは、図１２に示した上記実施の形態４に係るキャパシタを基礎として、同電位Ｖ２が印加される配線３ｂと平面電極７ｂとを、絶縁膜２内に形成され、内部がＷ等の金属で充填されたスルーホール９を介して互いに電気的に接続したものである。スルーホール９としては、図１０に示したホール状のスルーホール及び図１１に示した帯状のスルーホールのいずれを採用してもよい。
【００５５】
このように本実施の形態５に係るキャパシタによれば、高電位Ｖ１が印加される配線３ａは、いずれも低電位Ｖ２が印加される配線３ｂ、平面電極７ｂ、及びスルーホール９によって取り囲まれるため、配線３ａと半導体基板１や他の信号線８との間の干渉を効率的に低減することができる。
【００５６】
また、配線３ａとスルーホール９との間にも容量が構成されるため、さらなる大容量化を図ることもできる。
【００５７】
図２１〜２７は、本発明の実施の形態５に係るキャパシタの他の構造をそれぞれ示す模式図である。図２０には、ラインアンドスペース構造４の上下に、いずれも低電位Ｖ２が印加される平面電極７ｂが配置されたキャパシタを示した。しかし、上下一方あるいは双方の平面電極として、高電位Ｖ１が印加される平面電極７ａを配置し、配線３ａと平面電極７ａとをスルーホール９を介して互いに電気的に接続してもよい（図２１）。
【００５８】
また、図２０には、単層のラインアンドスペース構造４を有するキャパシタを示したが、複数のラインアンドスペース構造４ａ，４ｂが層状に配置されているキャパシタにおいて、各ラインアンドスペース構造４ａ，４ｂに関して、図２０に示した構造を適用してもよい（図２２）。
【００５９】
また、図２０には、図１２に示したキャパシタを基礎として構成されたキャパシタを示したが、図１８あるいは図１９に示したキャパシタを基礎として、本実施の形態５に係るキャパシタを構成してもよい（図２３，２４）。
【００６０】
また、図２４には、２層のラインアンドスペース構造４ａ，４ｂを有するキャパシタを基礎として構成された本実施の形態５に係るキャパシタを示したが、３層、４層、及び５層（あるいは６層以上）のラインアンドスペース構造４ａ〜４ｅを有するキャパシタを基礎として、本実施の形態５に係るキャパシタを構成してもよい（図２５〜２７）。
【００６１】
実施の形態６．
図２８は、本発明の実施の形態６に係るキャパシタの構成を示す模式図である。本実施の形態６に係るキャパシタは、図２４に示した上記実施の形態５に係るキャパシタを基礎として、ラインアンドスペース構造４ａ，４ｂの上下双方に平面電極７ｂを配置し、さらに、高電位Ｖ１が印加され、平面電極７ｂに平行な平面電極７ａを、平面電極７ｂに対してラインアンドスペース構造４ａ，４ｂと反対側でｚ方向に並ぶように絶縁膜２を介して上下に配置し、さらに、平面電極７ａと配線３ａとを、絶縁膜２内に形成され、内部がＷ等の金属で充填されたスルーホール１０を介して互いに電気的に接続したものである。スルーホール１０としては、図１０に示したホール状のスルーホール及び図１１に示した帯状のスルーホールのいずれを採用してもよい。
【００６２】
このように本実施の形態６に係るキャパシタによれば、図２８において中央に配置された配線３ａ及びスルーホール６は、いずれも低電位Ｖ２が印加される配線３ｂ、平面電極７ｂ、及びスルーホール６，９によって取り囲まれ、さらに、配線３ｂ、平面電極７ｂ、及びスルーホール６，９は、いずれも高電位Ｖ１が印加される配線３ａ、平面電極７ａ、及びスルーホール６，１０によって取り囲まれる。従って、配線３ａ，３ｂと半導体基板１や他の信号線８との間の干渉を効率的に低減することができる。
【００６３】
なお、図２８に示した構成とは逆に、ラインアンドスペース構造４ａ，４ｂの上下双方に平面電極７ａを配置して、スルーホール９を介して配線３ａに電気的に接続するとともに、平面電極７ａの上下外側に平面電極７ｂを配置して、スルーホール１０を介して配線３ｂに電気的に接続する構成としても、上記と同様の効果を得ることができる。
【００６４】
実施の形態７．
図２９は、本発明の実施の形態７に係るキャパシタの構成を示す断面図である。図２９に示すキャパシタは、配線３ａ，３ｂとシリコン酸化膜２ｂとから成るラインアンドスペース構造４の上下に、シリコン酸化膜よりも誘電率の高いＳｉＮやＢＳＴ等から成る高誘電体膜２ａを、所定の膜厚に平面的に形成したものである。
【００６５】
また、図３０は、本発明の実施の形態７に係るキャパシタの他の構成を示す断面図である。図３０に示すキャパシタは、配線３ａと配線３ｂとの間の絶縁膜２に、上記高誘電体膜２ａを採用したものである。
【００６６】
このように本実施の形態７に係るキャパシタによれば、配線３ａ，３ｂの周囲に高誘電体膜２ａを配置したため、シリコン酸化膜のみによって絶縁膜２を構成する場合と比較すると、大容量化を図ることができる。
【００６７】
なお、図２９における高誘電体膜２ａと図３０における高誘電体膜２ａとを組み合わせて配置することにより、さらなる大容量化を図ることができる。
【００６８】
実施の形態８．
図３１は、半導体装置をｚ方向から眺めた模式図である。上記のように半導体装置は配線部１１とキャパシタ部１２とを有しており、キャパシタ部１２においては、図２９，３０に示したように、配線３ａ，３ｂの周囲に高誘電体膜２ａを配置した構造を採用する。一方、配線部１１においては、図３２に示すように、シリコン酸化膜２ｂのみによって絶縁膜２を構成した構造を採用する。
【００６９】
このように本実施の形態８に係るキャパシタによれば、半導体装置のキャパシタ部１２においてはキャパシタの大容量化を図ることができるとともに、配線部１１においては、寄生容量を低減して高速動作を実現することができる。
【００７０】
また、図３３，３４は、本発明の実施の形態８の第１の変形例に係るキャパシタの構成をそれぞれ示す断面図である。図３３は配線部１１における断面構造を示しており、図３４はキャパシタ部１２における断面構造を示している。ラインアンドスペース構造４の上下には高誘電体膜２ａが形成されており、配線部１１においては高誘電体膜２ａ１を薄く形成し、キャパシタ部１２においては高誘電体膜２ａ２を厚く形成する。このように、配線部１１とキャパシタ部１２とで高誘電体膜２ａの膜厚を異ならせることによっても、上記と同様の効果を得ることができる。
【００７１】
また、図３５は、本発明の実施の形態８の第２の変形例に係るキャパシタの構成を示す断面図であり、特に配線部１１における断面構造を示している。隣接する配線３同士の間のシリコン酸化膜２ｂ内に、低誘電率化を図るためのＦ等の不純物を導入して、シリコン酸化膜２ｂｂとする。一方、キャパシタ部１２における絶縁膜２内には上記不純物は導入しない。このような構成とすることにより、配線部１１において寄生容量がさらに低減され、さらなる動作の高速化を図ることができる。
【００７２】
以下、上記実施の形態１〜８に係るキャパシタの用途について説明する。図３６は、周知の共振回路を示す回路図であり、図３７は、周知のハイパスフィルタ回路を示す回路図であり、図３８は、周知のローパスフィルタ回路を示す回路図である。これらの図において、Ｃ１，Ｃ２は半導体基板等との間に構成される寄生容量であり、ｖは他の信号線による影響を電圧として表したものである。図３６に示した共振回路のＣに、上記実施の形態１〜８に係るキャパシタを使用することにより、電力損失や他の回路からの干渉が小さい、高性能の共振回路を得ることができる。また、Ｃを高精度に設定することができるため、バンドパスフィルタとして用いた場合に、通過周波数帯域を高精度に絞り込むことができる。また、図３７，３８に示したフィルタ回路のＣに、上記実施の形態１〜８に係るキャパシタを使用することにより、カットオフ能力の高いフィルタ回路を得ることができる。
【００７３】
【発明の効果】
この発明のうち請求項１に係るものによれば、ラインアンドスペース構造の配線に低抵抗の金属配線を採用し、隣接する金属配線同士の間に生じる容量を利用してキャパシタを構成したため、寄生抵抗や電力損失が小さく、かつ小面積・大容量のキャパシタを得ることができる。
【００７４】
また、第１及び第２の配線を交互に繰り返して配置することにより、大容量のキャパシタを簡単に得ることができる。
【００７５】
また、第１又は第２の配線と平面電極との間にも容量が構成されるため、さらなる大容量化を図ることができる。さらに層間絶縁膜を挟んで互いに隣接するスルーホール同士の間にも容量が構成され、また第１又は第２の配線と平面電極との間にも容量が構成されるため、さらなる大容量化を図ることができる。
【００７６】
しかも、電力損失を回避できるため寄生成分のないより理想的なキャパシタを得ることができるとともに、平面電極によって第１又は第２の配線と他の信号線等との間の干渉を低減することもできる。
【００７７】
また、この発明のうち請求項２に係るものによれば、カットオフ能力の高いローパスフィルタを得ることができる。
【００７８】
また、この発明のうち請求項３に係るものによれば、カットオフ能力の高いハイパスフィルタを得ることができる。
【００７９】
しかも、電力損失を回避できるため寄生成分のないより理想的なキャパシタを得ることができるとともに、平面電極によって第１又は第２の配線と他の信号線等との間の干渉を低減することもできる。
【００８０】
また、この発明のうち請求項４に係るものによれば、請求項１に係る発明と同様に大容量のキャパシタを得ることができる。
【００８１】
また、この発明のうち請求項５に係るものによれば、電力損失や他の回路からの干渉が小さい、高性能な発振回路を得ることができる。
【００８２】
しかも、電力損失を回避できるため寄生成分のないより理想的なキャパシタを得ることができるとともに、平面電極によって第１又は第２の配線と他の信号線等との間の干渉を低減することもできる。
【００８３】
また、この発明のうち請求項６に係るものによれば、複数の平面電極をラインアンドスペース構造の両側に配置することにより、請求項１，３，５に係る発明により得られる効果を一層高めることができる。
【００８４】
また、この発明のうち請求項７に係るものによれば、第２の配線は、第１の配線と、平面電極と、第１の配線と平面電極とを電気的に接続するスルーホールとによって取り囲まれるため、第２の配線と他の信号線等との間の干渉を効率的に低減することができる。
【００８５】
しかも、第１の配線と平面電極とを電気的に接続するスルーホールと、第２の配線との間にも容量が構成されるため、さらなる大容量化を図ることもできる。
【００８６】
また、この発明のうち請求項８に係るものによれば、第１の配線と、平面電極と、第１のスルーホールと、第１の配線同士を電気的に接続するスルーホールとは、第２の配線と、他の平面電極と、第２のスルーホールと、第２の配線同士を電気的に接続するスルーホールとによって取り囲まれるため、第１の配線と他の信号線との間の干渉を効率的に低減することができる。
【００８７】
また、この発明のうち請求項９に係るものによれば、シリコン酸化膜のみによって絶縁膜を構成する場合と比較すると、大容量化を図ることができる。
【００８８】
また、この発明のうち請求項１０に係るものによれば、シリコン酸化膜によって絶縁膜を構成する場合と比較すると、大容量化を図ることができる。
【００８９】
また、この発明のうち請求項１１に係るものによれば、キャパシタ部においてはキャパシタの大容量化を図ることができるとともに、配線部においては寄生容量を低減して高速動作を実現することができる。
【００９０】
また、この発明のうち請求項１２に係るものによれば、配線部において寄生容量が低減され、動作の高速化を図ることができる。
【００９１】
また、この発明のうち請求項１３に係るものによれば、平面電極によってキャパシタを構成する場合と比較すると、単位面積あたりでほぼ１桁程度の大容量化を図ることができる。
また、この発明のうち請求項１４に係るものによれば、ラインアンドスペース構造の金属配線同士の間の容量および金属配線と平面電極との間の容量を利用してキャパシタを構成したため、寄生抵抗や電力損失が小さく、且つ小面積・大容量のキャパシタを得ることができる。
また、この発明のうち請求項１５に係るものによれば、第１及び第２の配線を交互に繰り返して配置することにより、大容量のキャパシタを簡単に得ることができる。
また、この発明のうち請求項１６に係るものによれば、第１及び第２の配線は、第２及び第３方向に隣接する４本の第２及び第１の配線との間で容量を構成するため、さらなる大容量化を図ることができる。
また、この発明のうち請求項１７に係るものによれば、層間絶縁膜を挟んで互いに隣接するスルーホール同士の間にも容量が構成されるため、さらなる大容量化を図ることができる。
また、この発明のうち請求項１８に係るものによれば、複数の平面電極をラインアンドスペース構造の両側に配置することにより、請求項１４に係る発明により得られる効果を一層高めることができる。
また、この発明のうち請求項１９に係るものによれば、第２の配線は、第１の配線と、第１平面電極と、第１の配線と第１平面電極とを電気的に接続するスルーホールとによって取り囲まれるため、第２の配線と他の信号線等との間の干渉を効率的に低減することができる。
また、この発明のうち請求項２０に係るものによれば、シリコン酸化膜のみによって絶縁膜を構成する場合と比較すると、大容量化を図ることができる。
また、この発明のうち請求項２１に係るものによれば、シリコン酸化膜によって絶縁膜を構成する場合と比較すると、大容量化を図ることができる。
また、この発明のうち請求項２２に係るものによれば、キャパシタ部においてはキャパシタの大容量化を図ることができるとともに、配線部においては寄生容量を低減して高速動作を実現することができる。
また、この発明のうち請求項２３に係るものによれば、配線部において寄生容量が低減され、動作の高速化を図ることができる。
また、この発明のうち請求項２４に係るものによれば、平面電極によってキャパシタを構成する場合と比較すると、単位面積あたりでほぼ１桁程度の大容量化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るキャパシタの構造を示す斜視図である。
【図２】 半導体装置の構成を示す上面図である。
【図３】 図１に示した構造から互いに隣接する一対の配線のみを抜き出して、ｘ方向から眺めた模式図である。
【図４】 ラインアンドスペース構造を模式的に示す斜視図である。
【図５】 一対の平面電極を模式的に示す斜視図である。
【図６】 デザインルールに対する容量Ｃ1，Ｃ2をプロットしたグラフである。
【図７】 図１に示した構造から連続する４本の配線を抜き出して、ｘ方向から眺めた模式図である。
【図８】 本発明の実施の形態２に係るキャパシタの構成を示す模式図である。
【図９】 本発明の実施の形態３に係るキャパシタの構成を示す模式図である。
【図１０】 スルーホールをｚ方向から眺めた模式図である。
【図１１】 スルーホールをｚ方向から眺めた模式図である。
【図１２】 本発明の実施の形態４に係るキャパシタの構成を示す模式図である。
【図１３】 本実施の形態４に係るキャパシタの効果を説明するための模式図である。
【図１４】 本実施の形態４に係るキャパシタの効果を説明するための模式図である。
【図１５】 本発明の実施の形態４に係るキャパシタの他の構造を示す模式図である。
【図１６】 本発明の実施の形態４に係るキャパシタの他の構造を示す模式図である。
【図１７】 本発明の実施の形態４に係るキャパシタの他の構造を示す模式図である。
【図１８】 本発明の実施の形態４に係るキャパシタの他の構造を示す模式図である。
【図１９】 本発明の実施の形態４に係るキャパシタの他の構造を示す模式図である。
【図２０】 本発明の実施の形態５に係るキャパシタの構成を示す模式図である。
【図２１】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２２】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２３】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２４】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２５】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２６】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２７】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２８】 本発明の実施の形態６に係るキャパシタの構成を示す模式図である。
【図２９】 本発明の実施の形態７に係るキャパシタの構成を示す断面図である。
【図３０】 本発明の実施の形態７に係るキャパシタの他の構成を示す断面図である。
【図３１】 配線をｚ方向から眺めた模式図である。
【図３２】 配線部における断面構造を示す断面図である。
【図３３】 本発明の実施の形態８の第１の変形例に係るキャパシタの構成を示す断面図である。
【図３４】 本発明の実施の形態８の第１の変形例に係るキャパシタの構成を示す断面図である。
【図３５】 本発明の実施の形態８の第２の変形例に係るキャパシタの構成を示す断面図である。
【図３６】 周知の共振回路を示す回路図である。
【図３７】 周知のハイパスフィルタ回路を示す回路図である。
【図３８】 周知のローパスフィルタ回路を示す回路図である。
【図３９】 従来のキャパシタの構造を示す断面図である。
【図４０】 従来のキャパシタの他の構造を示す断面図である。
【図４１】 図３９に示したキャパシタの等価回路を示す回路図である。
【符号の説明】
２ 絶縁膜、２ａ，２ａ１，２ａ２ 高誘電体膜、２ｂ，２ｂｂ シリコン酸化膜、３，３ａ，３ｂ 配線、４，４ａ〜４ｃ ラインアンドスペース構造、５容量、６，９，１０ スルーホール、７ａ，７ｂ 平面電極、８ 信号線、１１ 配線部、１２ キャパシタ部。
【発明の属する技術分野】
この発明は、半導体装置、特に、キャパシタを備える半導体装置の構造に関するものである。
【０００２】
【従来の技術】
図３９は、ＬＳＩに用いられる従来のキャパシタの構造を示す断面図である。半導体基板１０１上に絶縁膜１２０が形成されており、絶縁膜１０３と、該絶縁膜１０３を挟んで対を成すポリシリコン膜１０２，１０４とから成るキャパシタが、絶縁膜１２０上に形成されている。キャパシタ上には層間絶縁膜１０５が形成されており、層間絶縁膜１０５上には金属配線１０６，１０７が選択的に形成されている。金属配線１０６，１０７は、層間絶縁膜１０５内に形成されたスルーホール１０８，１０９を介して、ポリシリコン膜１０２，１０４にそれぞれ電気的に接続されている。
【０００３】
また、図４０は、従来のキャパシタの他の構造を示す断面図である。層間絶縁膜１１２と、該層間絶縁膜１１２を挟んで対向する金属配線１１０，１１１とから成るキャパシタが、絶縁膜１２０上に形成されている。
【０００４】
【発明が解決しようとする課題】
しかし、図３９に示した従来のキャパシタでは、ポリシリコン膜１０２，１０４の寄生抵抗が大きく、その等価回路は図４１に示すものとなる。そして、寄生抵抗Ｒ１０１，Ｒ１０２による電力損失が大きいため、アナログ回路には使用できないという問題があった。
【０００５】
一方、図４０に示したキャパシタによると、金属配線１１０，１１１を使用しているために寄生抵抗が小さく、電力損失の小さなキャパシタを得ることができる。しかしながら、層間絶縁膜１１２の膜厚が厚いため（デザインルールが０．２μｍのデバイスの場合で１μｍ程度）、容量の大きなキャパシタを得るためには大面積が必要になるという問題があった。
【０００６】
本発明はかかる問題を解決するために成されたものであり、電力損失が小さく、しかも大面積を必要としないキャパシタを得ることを目的とするものである。
【０００７】
【課題を解決するための手段】
この発明のうち請求項１に記載の半導体装置は、主面を有する下地層と、下地層の主面上に形成されたキャパシタとを備え、キャパシタは、主面の第１方向に延在する複数の金属配線が絶縁膜によって互いに電気的に分離されつつ、第１方向に垂直な主面の第２方向に所定間隔で並ぶラインアンドスペース構造を有するものである。
【０００８】
また、上記ラインアンドスペース構造は、一方電極として機能する第１の配線と、他方電極として機能する第２の配線とを含み、第１の配線と第２の配線とは交互に繰り返して配置されている。
【０００９】
また、上記キャパシタは、ラインアンドスペース構造に対して主面に垂直な第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、主面に平行な平面電極を有する。さらにキャパシタは、ラインアンドスペース構造を複数有しており、複数のラインアンドスペース構造は、異なるラインアンドスペース構造に属する第１の配線同士及び第２の配線同士が主面に垂直な第３方向にそれぞれ並ぶように、層間絶縁膜を介して層状に配置されており、第３方向に並ぶ第１の配線同士及び第２の配線同士は、層間絶縁膜内に形成され、内部が導体で充填されたスルーホールを介してそれぞれ互いに電気的に接続されている。キャパシタは、ラインアンドスペース構造に対して第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、主面に平行な平面電極をさらに有する。
【００１０】
また、この発明のうち請求項２に記載の半導体装置は、請求項１に記載の半導体装置であって、キャパシタが、ローパスフィルタに用いられていることを特徴とするものである。
【００１１】
また、この発明のうち請求項３に記載の半導体装置は、請求項１に記載の半導体装置であって、キャパシタが、ハイパスフィルタに用いられていることを特徴とするものである。
【００１２】
また、この発明のうち請求項４に記載の半導体装置は、請求項１に記載の半導体装置であって、第２方向に延び、第１の配線それぞれの一端に接続され、一方電極として機能する第３の配線が配置され、第２方向に延び、第２の配線それぞれの一端に接続され、他方電極として機能する第４の配線が配置され、キャパシタは第３の配線と第４の配線とを更に有することを特徴とするものである。
【００１３】
また、この発明のうち請求項５に記載の半導体装置は、請求項１に記載の半導体装置であって、キャパシタが、発振回路に用いられていることを特徴とするものである。
【００１４】
また、この発明のうち請求項６に記載の半導体装置は、請求項１または３に記載の半導体装置であって、キャパシタは、平面電極を複数有しており、複数の平面電極は、ラインアンドスペース構造に対して第３方向に並んで、ラインアンドスペース構造の両側に配置されていることを特徴とするものである。
【００１５】
また、この発明のうち請求項７に記載の半導体装置は、請求項１，３，６のいずれか一つに記載の半導体装置であって、キャパシタは、所定の層間絶縁膜内に形成され、第１の配線と平面電極とを電気的に接続する、内部が導体で充填されたスルーホールをさらに有することを特徴とするものである。
【００１６】
また、この発明のうち請求項８に記載の半導体装置は、請求項１に記載の半導体装置であって、キャパシタは、所定の層間絶縁膜内に形成され、第１の配線と平面電極とを電気的に接続する、内部が導体で充填された第１のスルーホールと、ラインアンドスペース構造に対して平面電極と同じ側で第３方向に並んで、かつ平面電極よりも外側に、他の層間絶縁膜を介して配置された他の平面電極と、他の層間絶縁膜内に形成され、第２の配線と他の平面電極とを電気的に接続する、内部が導体で充填された第２のスルーホールとをさらに有することを特徴とするものである。
【００１７】
また、この発明のうち請求項９に記載の半導体装置は、請求項１に記載の半導体装置であって、ラインアンドスペース構造上に形成された層間絶縁膜と、層間絶縁膜とラインアンドスペース構造とに接触する部分に形成され、シリコン酸化膜よりも誘電率の高い高誘電体膜とをさらに有することを特徴とするものである。
【００１８】
また、この発明のうち請求項１０に記載の半導体装置は、請求項１に記載の半導体装置であって、絶縁膜は、シリコン酸化膜よりも誘電率の高い高誘電体膜であることを特徴とするものである。
【００１９】
また、この発明のうち請求項１１に記載の半導体装置は、請求項９又は１０に記載の半導体装置であって、半導体装置は、所要の配線が形成された配線部と、キャパシタが形成されたキャパシタ部とを有し、高誘電体膜はキャパシタ部にのみ設けられていることを特徴とするものである。
【００２０】
また、この発明のうち請求項１２に記載の半導体装置は、請求項９又は１０に記載の半導体装置であって、半導体装置は、所要の配線が形成された配線部と、キャパシタが形成されたキャパシタ部とを有し、配線部における絶縁膜は、低誘電率化のための不純物が導入されたシリコン酸化膜であることを特徴とするものである。
【００２１】
また、この発明のうち請求項１３に記載の半導体装置は、請求項１に記載の半導体装置であって、ラインアンドスペース構造のライン幅及びスペース幅は、ともに０．２μｍ以下であることを特徴とするものである。
また、この発明のうち請求項１４に記載の半導体装置は、主面を有する下地層と、下地層の主面上に形成されたキャパシタとを備え、キャパシタは、主面と平行な第１方向に延びる複数の金属配線が絶縁膜によって互いに電気的に分離されつつ、第１方向に垂直であり主面と平行な第２方向に所定間隔で並ぶラインアンドスペース構造と、ラインアンドスペース構造に対して主面に垂直な第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、主面に平行な第１平面電極と、キャパシタは、ラインアンドスペース構造に対して第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、主面に平行な第２平面電極とを有するものである。
また、この発明のうち請求項１５に記載の半導体装置は、請求項１４に記載の半導体装置であって、ラインアンドスペース構造は、一方電極として機能する第１の配線と、他方電極として機能する第２の配線とを含み、第１の配線と第２の配線とは交互に繰り返して配置されていることを特徴とするものである。
また、この発明のうち請求項１６に記載の半導体装置は、請求項１５に記載の半導体装置であって、キャパシタは、ラインアンドスペース構造を３個以上有しており、３個以上のラインアンドスペース構造は、異なるラインアンドスペース構造に属する第１の配線と第２の配線とが、主面に垂直な第３方向にも交互に並ぶように、層間絶縁膜を介して層状に配置されているものである。
また、この発明のうち請求項１７に記載の半導体装置は、請求項１５に記載の半導体装置であって、キャパシタは、ラインアンドスペース構造を複数有しており、複数のラインアンドスペース構造は、異なるラインアンドスペース構造に属する第１の配線同士及び第２の配線同士が主面に垂直な第３方向にそれぞれ並ぶように、層間絶縁膜を介して層状に配置されており、第３方向に並ぶ第１の配線同士及び第２の配線同士は、層間絶縁膜内に形成され、内部が導体で充填されたスルーホールを介してそれぞれ互いに電気的に接続されていることを特徴とするものである。
また、この発明のうち請求項１８に記載の半導体装置は、請求項１４に記載の半導体装置であって、複数の第１及び第２平面電極おのおのが、ラインアンドスペース構造に対して第３方向に並んで、ラインアンドスペース構造の両側を挟むよう配置されているものである。
また、この発明のうち請求項１９に記載の半導体装置は、請求項１５に記載の半導体装置であって、キャパシタは、所定の層間絶縁膜内に形成され、第１の配線と第１平面電極とを電気的に接続する、内部が導体で充填されたスルーホールをさらに有するものである。
また、この発明のうち請求項２０に記載の半導体装置は、請求項１４に記載の半導体装置であって、ラインアンドスペース構造上に形成された層間絶縁膜と、層間絶縁膜とラインアンドスペース構造とが接触する部分に形成され、シリコン酸化膜よりも誘電率の高い高誘電体膜とをさらに有するものである。
また、この発明のうち請求項２１に記載の半導体装置は、請求項１４に記載の半導体装置であって、絶縁膜は、シリコン酸化膜よりも誘電率の高い高誘電体膜であるものである。
また、この発明のうち請求項２２に記載の半導体装置は、請求項２０又は２１に記載の半導体装置であって、半導体装置は、所要の配線が形成された配線部と、キャパシタが形成されたキャパシタ部とを有し、高誘電体膜はキャパシタ部にのみ設けられていることを特徴とするものである。
また、この発明のうち請求項２３に記載の半導体装置は、請求項２０又は２１に記載の半導体装置であって、半導体装置は、所要の配線が形成された配線部と、キャパシタが形成されたキャパシタ部とを有し、配線部における絶縁膜は、低誘電率化のための不純物が導入されたシリコン酸化膜であるものである。
また、この発明のうち請求項２４に記載の半導体装置は、請求項１４〜２３のいずれか一つに記載の半導体装置であって、ラインアンドスペース構造のライン幅及びスペース幅は、ともに０．２μｍ以下であることを特徴とするものである。
【００２２】
【発明の実施の形態】
半導体装置においては、所定方向に延在する配線が一定間隔で複数並んで形成されたラインアンドスペース構造がしばしば採用される。半導体製造技術の進歩に伴って、配線の幅（ライン幅）及び隣接する配線同士の間隔（スペース幅）は小さくなってきたが、配線の厚みはさほど薄くなっていない。そのため、隣接する配線同士の間に生じる容量は比較的大きいのであるが、これまであまり積極的に利用されていなかった。
【００２３】
本発明は、ラインアンドスペース構造の配線に金属配線を採用し、隣接する金属配線同士の間に生じる容量を利用することで、寄生抵抗が小さく、かつ小面積のキャパシタを得るものである。以下、本発明の実施の形態について具体的に説明する。
【００２４】
実施の形態１．
図１は、本発明の実施の形態１に係るキャパシタの構造を示す斜視図である。半導体装置は、図２の上面図に示すように、所要の配線が形成された配線部１１と、キャパシタが形成されたキャパシタ部１２とを有しており、図１に示すキャパシタは、半導体装置のキャパシタ部１２に形成されている。
【００２５】
図１を参照して、図中のｘ方向に延在し、ＡｌやＣｕ等の金属から成る配線３が、図中のｙ方向に所定間隔で複数並んで、ラインアンドスペース構造４を構成している。ラインアンドスペース構造４は、シリコン基板１上に形成されている。また、シリコン基板１上には、シリコン酸化膜等から成る絶縁膜２が形成されており、隣接する配線３同士は、絶縁膜２によって互いに電気的に分離されている。
【００２６】
図３は、図１に示した構造から互いに隣接する一対の配線３のみを抜き出して、ｘ方向から眺めた模式図である。配線３の幅Ｌ及び配線３同士の間隔Ｓは、ラインアンドスペース構造を形成する際の半導体製造技術（特に露光技術）の性能によって支配され、例えば０．２μｍである。また、配線３の厚みＴは約０．５μｍである。図３において、一方の配線３に高電位Ｖ１を印加し、他方の配線３に低電位Ｖ２を印加することにより、両配線間に容量５を構成することができる。
【００２７】
以下、ラインアンドスペース構造を用いてキャパシタを構成する場合と、一対の平面電極によってキャパシタを構成する場合とで、容量の大小を比較する。図４は、ラインアンドスペース構造を模式的に示す斜視図であり、図５は、一対の平面電極を模式的に示す斜視図である。図４，５において、単位正方形（Ａ×Ａ）あたりの容量を求める。
【００２８】
まず、ラインアンドスペース構造を用いた場合の容量Ｃ1は、
【００２９】
【数１】
となる。ここで、絶縁膜が酸化膜である場合はＫ0＝３．９、ε0＝８．８６×１０-14Ｆ／ｃｍである。
【００３１】
一方、一対の平面電極を用いた場合の容量Ｃ2は、
【００３２】
【数２】
となり、図４，５においてＤ＝５Ｌ＝５Ｓと仮定すると、容量Ｃ2は、
【００３４】
【数３】
となる。
【００３６】
これらの式において、Ｔ＝０．５μｍ、Ａ＝１００μｍとし、デザインルール（Ｌ及びＳに等しい）を０．１〜１μｍの範囲で変動させて各デザインルールに対する容量Ｃ1，Ｃ2をプロットしたものが図６である。デザインルールが１μｍの場合は容量Ｃ1，Ｃ2はほぼ等しいが、０．２μｍ以下になると、容量Ｃ1は容量Ｃ2に対してほぼ１桁大きくなることが分かる。即ち、ラインアンドスペース構造を用いてキャパシタを構成すると、デザインルールが小さくなればなるほど、平面電極によってキャパシタを構成する場合よりも大容量を得ることができる。
【００３７】
図７は、図１に示した構造から連続する４本の配線３を抜き出して、ｘ方向から眺めた模式図である。図７に示すように、キャパシタの一方電極として機能し、高電位Ｖ１を印加する配線３ａと、他方電極として機能し、低電位Ｖ２を印加する配線３ｂとを交互に繰り返して配置することにより、大容量のキャパシタを簡単に得ることができる。
【００３８】
このように本実施の形態１に係るキャパシタによれば、ラインアンドスペース構造の配線に低抵抗の金属配線を採用し、隣接する金属配線同士の間に生じる容量を利用してキャパシタを構成したため、寄生抵抗や電力損失が小さく、かつ小面積・大容量のキャパシタを得ることができる。
【００３９】
また、ラインアンドスペース構造は露光技術やエッチング技術等の周知の半導体製造技術によって容易に形成することができるため、キャパシタを形成するための特別な工程を新たに追加する必要がなく、コストの上昇を招くこともない。
【００４０】
実施の形態２．
図８は、本発明の実施の形態２に係るキャパシタの構成を示す模式図である。本実施の形態２に係るキャパシタは、上記実施の形態１に係るキャパシタを基礎として、図７に示したラインアンドスペース構造４と同一構成のラインアンドスペース構造４ａ〜４ｃを、異なるラインアンドスペース構造に属する配線３ａと配線３ｂとが図中のｚ方向にも交互に並ぶように、絶縁膜２を介して３層に配置したものである。
【００４１】
なお、図８には３層のラインアンドスペース構造４ａ〜４ｃを示したが、４層以上に配置してもよい。
【００４２】
また、最下層のラインアンドスペース構造に属する各配線３は、半導体基板１上に形成されたポリシリコンから成るゲート電極として得てもよい。他の層のラインアンドスペース構造に属する配線３を金属によって構成することにより、低抵抗化を図ることができるからである。但し、この場合は、ゲート電極の表面をシリサイド化するか、あるいはゲート電極上に金属層を重ねて形成するとよい。これにより、ゲート電極自体の低抵抗化を図ることができる。以上のことは、後述する実施の形態３〜６についても同様である。
【００４３】
このように本実施の形態２に係るキャパシタによれば、各配線３ａ，３ｂは、上下左右に隣接する４本の配線３ｂ，３ａとの間で容量を構成するため、さらなる大容量化を図ることができる。例えば上記実施の形態１に係るキャパシタと比較すると、ほぼ２倍の容量を得ることができる。
【００４４】
また、中段のラインアンドスペース構造４ｂに属する配線３は、上下左右を他の配線３によって取り囲まれているため、外乱による影響を受けにくく、外乱に強いキャパシタを得ることができる。
【００４５】
実施の形態３．
図９は、本発明の実施の形態３に係るキャパシタの構成を示す模式図である。本実施の形態３に係るキャパシタは、上記実施の形態１に係るキャパシタを基礎として、図７に示したラインアンドスペース構造４と同一構成のラインアンドスペース構造４ａ，４ｂを、異なるラインアンドスペース構造に属する配線３ａ同士及び配線３ｂ同士がｚ方向にそれぞれ並ぶように、絶縁膜２を介して２層に配置したものである。そして、ｚ方向に並ぶ配線３ａ同士及び配線３ｂ同士を、絶縁膜２内に形成され、内部がＷ等の金属で充填されたスルーホール６を介してそれぞれ互いに電気的に接続した。なお、図９には２層のラインアンドスペース構造４ａ，４ｂを示したが、３層以上に配置してもよい。
【００４６】
図１０，１１は、スルーホール６をｚ方向から眺めた模式図である。スルーホール６は、ホール状のスルーホールを複数並べて形成してもよく（図１０）、あるいは、配線３ａ，３ｂと平面的に重なり合うように帯状に形成してもよい（図１１）。
【００４７】
このように本実施の形態３に係るキャパシタによれば、図９に示すように互いに隣接するスルーホール６同士の間にも容量が構成されるため、さらなる大容量化を図ることができる。なお、この効果は、図１１に示したようにスルーホール６を帯状に形成することにより一層大きくなる。
【００４８】
実施の形態４．
図１２は、本発明の実施の形態４に係るキャパシタの構成を示す模式図である。本実施の形態４に係るキャパシタは、図７に示した上記実施の形態１に係るキャパシタを基礎として、低電位Ｖ２が印加され、ｘ方向及びｙ方向によって規定される平面に平行な平面電極７ｂを、ラインアンドスペース構造４に対してｚ方向に並ぶように、絶縁膜２を介して上下に配置したものである。平面電極７ｂは図２に示したキャパシタ部１２のみに形成され、金属あるいはポリシリコンを材質として構成される。
【００４９】
このように本実施の形態４に係るキャパシタによれば、配線３ａと平面電極７ｂとの間にも容量が構成されるため、さらなる大容量化を図ることができる。
【００５０】
また図１３に示すように、平面電極７ｂが形成されていない場合は、配線３ａから出た電気力線は、配線３ｂのみならず半導体基板１や他の信号線８でも終端して電力損失が生じていた。しかし、本実施の形態４に係るキャパシタによれば、図１４に示すように、配線３ａから出た電気力線は全て配線３ｂあるいは平面電極７ｂで終端する。従って、上記電力損失を回避できるため寄生成分のないより理想的なキャパシタを得ることができるとともに、平面電極７ｂによって配線３ａと他の信号線８との間の干渉を低減することもできる。
【００５１】
図１５〜１９は、本発明の実施の形態４に係るキャパシタの他の構造をそれぞれ示す模式図である。図１２には、ラインアンドスペース構造４の上下に、いずれも低電位Ｖ２が印加される平面電極７ｂが配置されたキャパシタを示したが、上下一方あるいは双方の平面電極として、高電位Ｖ１が印加される平面電極７ａを配置してもよい（図１５）。
【００５２】
また、図１２には、ラインアンドスペース構造４の上下双方に平面電極が配置されたキャパシタを示したが、上下一方のみに平面電極を配置してもよい。例えば、ラインアンドスペース構造４と半導体基板１との間にのみ、あるいはラインアンドスペース構造４と他の信号線８との間にのみ平面電極７ｂを配置する（図１６，１７）。
【００５３】
また、図１２には、図７に示した上記実施の形態１に係るキャパシタを基礎として構成されたキャパシタを示したが、図８に示した上記実施の形態２に係るキャパシタを基礎として、あるいは図９に示した上記実施の形態３に係るキャパシタを基礎として、本実施の形態４に係るキャパシタを構成してもよい（図１８，１９）。
【００５４】
実施の形態５．
図２０は、本発明の実施の形態５に係るキャパシタの構成を示す模式図である。本実施の形態５に係るキャパシタは、図１２に示した上記実施の形態４に係るキャパシタを基礎として、同電位Ｖ２が印加される配線３ｂと平面電極７ｂとを、絶縁膜２内に形成され、内部がＷ等の金属で充填されたスルーホール９を介して互いに電気的に接続したものである。スルーホール９としては、図１０に示したホール状のスルーホール及び図１１に示した帯状のスルーホールのいずれを採用してもよい。
【００５５】
このように本実施の形態５に係るキャパシタによれば、高電位Ｖ１が印加される配線３ａは、いずれも低電位Ｖ２が印加される配線３ｂ、平面電極７ｂ、及びスルーホール９によって取り囲まれるため、配線３ａと半導体基板１や他の信号線８との間の干渉を効率的に低減することができる。
【００５６】
また、配線３ａとスルーホール９との間にも容量が構成されるため、さらなる大容量化を図ることもできる。
【００５７】
図２１〜２７は、本発明の実施の形態５に係るキャパシタの他の構造をそれぞれ示す模式図である。図２０には、ラインアンドスペース構造４の上下に、いずれも低電位Ｖ２が印加される平面電極７ｂが配置されたキャパシタを示した。しかし、上下一方あるいは双方の平面電極として、高電位Ｖ１が印加される平面電極７ａを配置し、配線３ａと平面電極７ａとをスルーホール９を介して互いに電気的に接続してもよい（図２１）。
【００５８】
また、図２０には、単層のラインアンドスペース構造４を有するキャパシタを示したが、複数のラインアンドスペース構造４ａ，４ｂが層状に配置されているキャパシタにおいて、各ラインアンドスペース構造４ａ，４ｂに関して、図２０に示した構造を適用してもよい（図２２）。
【００５９】
また、図２０には、図１２に示したキャパシタを基礎として構成されたキャパシタを示したが、図１８あるいは図１９に示したキャパシタを基礎として、本実施の形態５に係るキャパシタを構成してもよい（図２３，２４）。
【００６０】
また、図２４には、２層のラインアンドスペース構造４ａ，４ｂを有するキャパシタを基礎として構成された本実施の形態５に係るキャパシタを示したが、３層、４層、及び５層（あるいは６層以上）のラインアンドスペース構造４ａ〜４ｅを有するキャパシタを基礎として、本実施の形態５に係るキャパシタを構成してもよい（図２５〜２７）。
【００６１】
実施の形態６．
図２８は、本発明の実施の形態６に係るキャパシタの構成を示す模式図である。本実施の形態６に係るキャパシタは、図２４に示した上記実施の形態５に係るキャパシタを基礎として、ラインアンドスペース構造４ａ，４ｂの上下双方に平面電極７ｂを配置し、さらに、高電位Ｖ１が印加され、平面電極７ｂに平行な平面電極７ａを、平面電極７ｂに対してラインアンドスペース構造４ａ，４ｂと反対側でｚ方向に並ぶように絶縁膜２を介して上下に配置し、さらに、平面電極７ａと配線３ａとを、絶縁膜２内に形成され、内部がＷ等の金属で充填されたスルーホール１０を介して互いに電気的に接続したものである。スルーホール１０としては、図１０に示したホール状のスルーホール及び図１１に示した帯状のスルーホールのいずれを採用してもよい。
【００６２】
このように本実施の形態６に係るキャパシタによれば、図２８において中央に配置された配線３ａ及びスルーホール６は、いずれも低電位Ｖ２が印加される配線３ｂ、平面電極７ｂ、及びスルーホール６，９によって取り囲まれ、さらに、配線３ｂ、平面電極７ｂ、及びスルーホール６，９は、いずれも高電位Ｖ１が印加される配線３ａ、平面電極７ａ、及びスルーホール６，１０によって取り囲まれる。従って、配線３ａ，３ｂと半導体基板１や他の信号線８との間の干渉を効率的に低減することができる。
【００６３】
なお、図２８に示した構成とは逆に、ラインアンドスペース構造４ａ，４ｂの上下双方に平面電極７ａを配置して、スルーホール９を介して配線３ａに電気的に接続するとともに、平面電極７ａの上下外側に平面電極７ｂを配置して、スルーホール１０を介して配線３ｂに電気的に接続する構成としても、上記と同様の効果を得ることができる。
【００６４】
実施の形態７．
図２９は、本発明の実施の形態７に係るキャパシタの構成を示す断面図である。図２９に示すキャパシタは、配線３ａ，３ｂとシリコン酸化膜２ｂとから成るラインアンドスペース構造４の上下に、シリコン酸化膜よりも誘電率の高いＳｉＮやＢＳＴ等から成る高誘電体膜２ａを、所定の膜厚に平面的に形成したものである。
【００６５】
また、図３０は、本発明の実施の形態７に係るキャパシタの他の構成を示す断面図である。図３０に示すキャパシタは、配線３ａと配線３ｂとの間の絶縁膜２に、上記高誘電体膜２ａを採用したものである。
【００６６】
このように本実施の形態７に係るキャパシタによれば、配線３ａ，３ｂの周囲に高誘電体膜２ａを配置したため、シリコン酸化膜のみによって絶縁膜２を構成する場合と比較すると、大容量化を図ることができる。
【００６７】
なお、図２９における高誘電体膜２ａと図３０における高誘電体膜２ａとを組み合わせて配置することにより、さらなる大容量化を図ることができる。
【００６８】
実施の形態８．
図３１は、半導体装置をｚ方向から眺めた模式図である。上記のように半導体装置は配線部１１とキャパシタ部１２とを有しており、キャパシタ部１２においては、図２９，３０に示したように、配線３ａ，３ｂの周囲に高誘電体膜２ａを配置した構造を採用する。一方、配線部１１においては、図３２に示すように、シリコン酸化膜２ｂのみによって絶縁膜２を構成した構造を採用する。
【００６９】
このように本実施の形態８に係るキャパシタによれば、半導体装置のキャパシタ部１２においてはキャパシタの大容量化を図ることができるとともに、配線部１１においては、寄生容量を低減して高速動作を実現することができる。
【００７０】
また、図３３，３４は、本発明の実施の形態８の第１の変形例に係るキャパシタの構成をそれぞれ示す断面図である。図３３は配線部１１における断面構造を示しており、図３４はキャパシタ部１２における断面構造を示している。ラインアンドスペース構造４の上下には高誘電体膜２ａが形成されており、配線部１１においては高誘電体膜２ａ１を薄く形成し、キャパシタ部１２においては高誘電体膜２ａ２を厚く形成する。このように、配線部１１とキャパシタ部１２とで高誘電体膜２ａの膜厚を異ならせることによっても、上記と同様の効果を得ることができる。
【００７１】
また、図３５は、本発明の実施の形態８の第２の変形例に係るキャパシタの構成を示す断面図であり、特に配線部１１における断面構造を示している。隣接する配線３同士の間のシリコン酸化膜２ｂ内に、低誘電率化を図るためのＦ等の不純物を導入して、シリコン酸化膜２ｂｂとする。一方、キャパシタ部１２における絶縁膜２内には上記不純物は導入しない。このような構成とすることにより、配線部１１において寄生容量がさらに低減され、さらなる動作の高速化を図ることができる。
【００７２】
以下、上記実施の形態１〜８に係るキャパシタの用途について説明する。図３６は、周知の共振回路を示す回路図であり、図３７は、周知のハイパスフィルタ回路を示す回路図であり、図３８は、周知のローパスフィルタ回路を示す回路図である。これらの図において、Ｃ１，Ｃ２は半導体基板等との間に構成される寄生容量であり、ｖは他の信号線による影響を電圧として表したものである。図３６に示した共振回路のＣに、上記実施の形態１〜８に係るキャパシタを使用することにより、電力損失や他の回路からの干渉が小さい、高性能の共振回路を得ることができる。また、Ｃを高精度に設定することができるため、バンドパスフィルタとして用いた場合に、通過周波数帯域を高精度に絞り込むことができる。また、図３７，３８に示したフィルタ回路のＣに、上記実施の形態１〜８に係るキャパシタを使用することにより、カットオフ能力の高いフィルタ回路を得ることができる。
【００７３】
【発明の効果】
この発明のうち請求項１に係るものによれば、ラインアンドスペース構造の配線に低抵抗の金属配線を採用し、隣接する金属配線同士の間に生じる容量を利用してキャパシタを構成したため、寄生抵抗や電力損失が小さく、かつ小面積・大容量のキャパシタを得ることができる。
【００７４】
また、第１及び第２の配線を交互に繰り返して配置することにより、大容量のキャパシタを簡単に得ることができる。
【００７５】
また、第１又は第２の配線と平面電極との間にも容量が構成されるため、さらなる大容量化を図ることができる。さらに層間絶縁膜を挟んで互いに隣接するスルーホール同士の間にも容量が構成され、また第１又は第２の配線と平面電極との間にも容量が構成されるため、さらなる大容量化を図ることができる。
【００７６】
しかも、電力損失を回避できるため寄生成分のないより理想的なキャパシタを得ることができるとともに、平面電極によって第１又は第２の配線と他の信号線等との間の干渉を低減することもできる。
【００７７】
また、この発明のうち請求項２に係るものによれば、カットオフ能力の高いローパスフィルタを得ることができる。
【００７８】
また、この発明のうち請求項３に係るものによれば、カットオフ能力の高いハイパスフィルタを得ることができる。
【００７９】
しかも、電力損失を回避できるため寄生成分のないより理想的なキャパシタを得ることができるとともに、平面電極によって第１又は第２の配線と他の信号線等との間の干渉を低減することもできる。
【００８０】
また、この発明のうち請求項４に係るものによれば、請求項１に係る発明と同様に大容量のキャパシタを得ることができる。
【００８１】
また、この発明のうち請求項５に係るものによれば、電力損失や他の回路からの干渉が小さい、高性能な発振回路を得ることができる。
【００８２】
しかも、電力損失を回避できるため寄生成分のないより理想的なキャパシタを得ることができるとともに、平面電極によって第１又は第２の配線と他の信号線等との間の干渉を低減することもできる。
【００８３】
また、この発明のうち請求項６に係るものによれば、複数の平面電極をラインアンドスペース構造の両側に配置することにより、請求項１，３，５に係る発明により得られる効果を一層高めることができる。
【００８４】
また、この発明のうち請求項７に係るものによれば、第２の配線は、第１の配線と、平面電極と、第１の配線と平面電極とを電気的に接続するスルーホールとによって取り囲まれるため、第２の配線と他の信号線等との間の干渉を効率的に低減することができる。
【００８５】
しかも、第１の配線と平面電極とを電気的に接続するスルーホールと、第２の配線との間にも容量が構成されるため、さらなる大容量化を図ることもできる。
【００８６】
また、この発明のうち請求項８に係るものによれば、第１の配線と、平面電極と、第１のスルーホールと、第１の配線同士を電気的に接続するスルーホールとは、第２の配線と、他の平面電極と、第２のスルーホールと、第２の配線同士を電気的に接続するスルーホールとによって取り囲まれるため、第１の配線と他の信号線との間の干渉を効率的に低減することができる。
【００８７】
また、この発明のうち請求項９に係るものによれば、シリコン酸化膜のみによって絶縁膜を構成する場合と比較すると、大容量化を図ることができる。
【００８８】
また、この発明のうち請求項１０に係るものによれば、シリコン酸化膜によって絶縁膜を構成する場合と比較すると、大容量化を図ることができる。
【００８９】
また、この発明のうち請求項１１に係るものによれば、キャパシタ部においてはキャパシタの大容量化を図ることができるとともに、配線部においては寄生容量を低減して高速動作を実現することができる。
【００９０】
また、この発明のうち請求項１２に係るものによれば、配線部において寄生容量が低減され、動作の高速化を図ることができる。
【００９１】
また、この発明のうち請求項１３に係るものによれば、平面電極によってキャパシタを構成する場合と比較すると、単位面積あたりでほぼ１桁程度の大容量化を図ることができる。
また、この発明のうち請求項１４に係るものによれば、ラインアンドスペース構造の金属配線同士の間の容量および金属配線と平面電極との間の容量を利用してキャパシタを構成したため、寄生抵抗や電力損失が小さく、且つ小面積・大容量のキャパシタを得ることができる。
また、この発明のうち請求項１５に係るものによれば、第１及び第２の配線を交互に繰り返して配置することにより、大容量のキャパシタを簡単に得ることができる。
また、この発明のうち請求項１６に係るものによれば、第１及び第２の配線は、第２及び第３方向に隣接する４本の第２及び第１の配線との間で容量を構成するため、さらなる大容量化を図ることができる。
また、この発明のうち請求項１７に係るものによれば、層間絶縁膜を挟んで互いに隣接するスルーホール同士の間にも容量が構成されるため、さらなる大容量化を図ることができる。
また、この発明のうち請求項１８に係るものによれば、複数の平面電極をラインアンドスペース構造の両側に配置することにより、請求項１４に係る発明により得られる効果を一層高めることができる。
また、この発明のうち請求項１９に係るものによれば、第２の配線は、第１の配線と、第１平面電極と、第１の配線と第１平面電極とを電気的に接続するスルーホールとによって取り囲まれるため、第２の配線と他の信号線等との間の干渉を効率的に低減することができる。
また、この発明のうち請求項２０に係るものによれば、シリコン酸化膜のみによって絶縁膜を構成する場合と比較すると、大容量化を図ることができる。
また、この発明のうち請求項２１に係るものによれば、シリコン酸化膜によって絶縁膜を構成する場合と比較すると、大容量化を図ることができる。
また、この発明のうち請求項２２に係るものによれば、キャパシタ部においてはキャパシタの大容量化を図ることができるとともに、配線部においては寄生容量を低減して高速動作を実現することができる。
また、この発明のうち請求項２３に係るものによれば、配線部において寄生容量が低減され、動作の高速化を図ることができる。
また、この発明のうち請求項２４に係るものによれば、平面電極によってキャパシタを構成する場合と比較すると、単位面積あたりでほぼ１桁程度の大容量化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係るキャパシタの構造を示す斜視図である。
【図２】 半導体装置の構成を示す上面図である。
【図３】 図１に示した構造から互いに隣接する一対の配線のみを抜き出して、ｘ方向から眺めた模式図である。
【図４】 ラインアンドスペース構造を模式的に示す斜視図である。
【図５】 一対の平面電極を模式的に示す斜視図である。
【図６】 デザインルールに対する容量Ｃ1，Ｃ2をプロットしたグラフである。
【図７】 図１に示した構造から連続する４本の配線を抜き出して、ｘ方向から眺めた模式図である。
【図８】 本発明の実施の形態２に係るキャパシタの構成を示す模式図である。
【図９】 本発明の実施の形態３に係るキャパシタの構成を示す模式図である。
【図１０】 スルーホールをｚ方向から眺めた模式図である。
【図１１】 スルーホールをｚ方向から眺めた模式図である。
【図１２】 本発明の実施の形態４に係るキャパシタの構成を示す模式図である。
【図１３】 本実施の形態４に係るキャパシタの効果を説明するための模式図である。
【図１４】 本実施の形態４に係るキャパシタの効果を説明するための模式図である。
【図１５】 本発明の実施の形態４に係るキャパシタの他の構造を示す模式図である。
【図１６】 本発明の実施の形態４に係るキャパシタの他の構造を示す模式図である。
【図１７】 本発明の実施の形態４に係るキャパシタの他の構造を示す模式図である。
【図１８】 本発明の実施の形態４に係るキャパシタの他の構造を示す模式図である。
【図１９】 本発明の実施の形態４に係るキャパシタの他の構造を示す模式図である。
【図２０】 本発明の実施の形態５に係るキャパシタの構成を示す模式図である。
【図２１】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２２】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２３】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２４】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２５】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２６】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２７】 本発明の実施の形態５に係るキャパシタの他の構造を示す模式図である。
【図２８】 本発明の実施の形態６に係るキャパシタの構成を示す模式図である。
【図２９】 本発明の実施の形態７に係るキャパシタの構成を示す断面図である。
【図３０】 本発明の実施の形態７に係るキャパシタの他の構成を示す断面図である。
【図３１】 配線をｚ方向から眺めた模式図である。
【図３２】 配線部における断面構造を示す断面図である。
【図３３】 本発明の実施の形態８の第１の変形例に係るキャパシタの構成を示す断面図である。
【図３４】 本発明の実施の形態８の第１の変形例に係るキャパシタの構成を示す断面図である。
【図３５】 本発明の実施の形態８の第２の変形例に係るキャパシタの構成を示す断面図である。
【図３６】 周知の共振回路を示す回路図である。
【図３７】 周知のハイパスフィルタ回路を示す回路図である。
【図３８】 周知のローパスフィルタ回路を示す回路図である。
【図３９】 従来のキャパシタの構造を示す断面図である。
【図４０】 従来のキャパシタの他の構造を示す断面図である。
【図４１】 図３９に示したキャパシタの等価回路を示す回路図である。
【符号の説明】
２ 絶縁膜、２ａ，２ａ１，２ａ２ 高誘電体膜、２ｂ，２ｂｂ シリコン酸化膜、３，３ａ，３ｂ 配線、４，４ａ〜４ｃ ラインアンドスペース構造、５容量、６，９，１０ スルーホール、７ａ，７ｂ 平面電極、８ 信号線、１１ 配線部、１２ キャパシタ部。
Claims (24)
- 第１方向と前記第１方向に垂直な第２方向に広がる主面を有する下地層と、
前記下地層の前記主面上に形成されたキャパシタと
を備え、
前記キャパシタは、前記第１方向に延びる複数の金属配線が絶縁膜によって互いに電気的に分離されつつ、前記第２方向に所定間隔で並ぶラインアンドスペース構造を有し、
前記ラインアンドスペース構造は、一方電極として機能する第１の配線と、他方電極として機能する第２の配線とを含み、
前記第１の配線と前記第２の配線とは交互に繰り返して配置されており、
前記キャパシタは、前記ラインアンドスペース構造に対して前記主面に垂直な第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、前記主面に平行な平面電極を有し、
前記キャパシタは、前記ラインアンドスペース構造を複数有しており、
複数の前記ラインアンドスペース構造は、異なる前記ラインアンドスペース構造に属する前記第１の配線同士及び前記第２の配線同士が前記主面に垂直な第３方向にそれぞれ並ぶように、層間絶縁膜を介して層状に配置されており、
前記第３方向に並ぶ前記第１の配線同士及び前記第２の配線同士は、前記層間絶縁膜内に形成され、内部が導体で充填されたスルーホールを介してそれぞれ互いに電気的に接続され、
前記キャパシタは、前記ラインアンドスペース構造に対して前記第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、前記主面に平行な平面電極をさらに有する、半導体装置。 - 前記キャパシタが、ローパスフィルタに用いられている、請求項１に記載の半導体装置。
- 前記キャパシタが、ハイパスフィルタに用いられている、請求項１に記載の半導体装置。
- 前記キャパシタは、
前記第２方向に延び、前記第１の配線それぞれの一端に接続され、前記一方電極として機能する第３の配線と、
前記第２方向に延び、前記第２の配線それぞれの一端に接続され、前記他方電極として機能する第４の配線とを更に有する、請求項１に記載の半導体装置。 - 前記キャパシタが、発振回路に用いられている、請求項１に記載の半導体装置。
- 前記キャパシタは、前記平面電極を複数有しており、
複数の前記平面電極は、前記ラインアンドスペース構造に対して前記第３方向に並んで、前記ラインアンドスペース構造の両側に配置されている、請求項１又は３に記載の半導体装置。 - 前記キャパシタは、前記所定の層間絶縁膜内に形成され、前記第１の配線と前記平面電極とを電気的に接続する、内部が導体で充填されたスルーホールをさらに有する、請求項１，３，６のいずれか一つに記載の半導体装置。
- 前記キャパシタは、
前記所定の層間絶縁膜内に形成され、前記第１の配線と前記平面電極とを電気的に接続する、内部が導体で充填された第１のスルーホールと、
前記ラインアンドスペース構造に対して前記平面電極と同じ側で前記第３方向に並んで、かつ前記平面電極よりも外側に、他の層間絶縁膜を介して配置された他の平面電極と、
前記他の層間絶縁膜内に形成され、前記第２の配線と前記他の平面電極とを電気的に接続する、内部が導体で充填された第２のスルーホールと
をさらに有する、請求項１に記載の半導体装置。 - 前記ラインアンドスペース構造上に形成された層間絶縁膜と、
前記層間絶縁膜と前記ラインアンドスペース構造とに接触する部分に形成され、シリコン酸化膜よりも誘電率の高い高誘電体膜と
をさらに有する、請求項１に記載の半導体装置。 - 前記絶縁膜は、シリコン酸化膜よりも誘電率の高い高誘電体膜である、請求項１に記載の半導体装置。
- 前記半導体装置は、所要の配線が形成された配線部と、前記キャパシタが形成されたキャパシタ部とを有し、
前記高誘電体膜は前記キャパシタ部にのみ設けられていることを特徴とする、請求項９又は１０に記載の半導体装置。 - 前記半導体装置は、所要の配線が形成された配線部と、前記キャパシタが形成されたキャパシタ部とを有し、
前記配線部における前記絶縁膜は、低誘電率化のための不純物が導入されたシリコン酸化膜である、請求項９又は１０に記載の半導体装置。 - 前記ラインアンドスペース構造のライン幅及びスペース幅は、ともに０．２μｍ以下であることを特徴とする、請求項１記載の半導体装置。
- 主面を有する下地層と、
前記下地層の前記主面上に形成されたキャパシタとを備え、
前記キャパシタは、
前記主面と平行な第１方向に延びる複数の金属配線が絶縁膜によって互いに電気的に分離されつつ、前記第１方向に垂直であり前記主面と平行な第２方向に所定間隔で並ぶラインアンドスペース構造と、
前記ラインアンドスペース構造に対して前記主面に垂直な第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、前記主面に平行な第１平面電極と、
前記キャパシタは、前記ラインアンドスペース構造に対して前記第３方向に並んで、かつ所定の層間絶縁膜を介して配置された、前記主面に平行な第２平面電極とを有する、半導体装置。 - 前記ラインアンドスペース構造は、一方電極として機能する第１の配線と、他方電極として機能する第２の配線とを含み、
前記第１の配線と前記第２の配線とは交互に繰り返して配置されている、請求項１４に記載の半導体装置。 - 前記キャパシタは、前記ラインアンドスペース構造を３個以上有しており、
３個以上の前記ラインアンドスペース構造は、異なる前記ラインアンドスペース構造に属する前記第１の配線と前記第２の配線とが、前記主面に垂直な第３方向にも交互に並ぶように、層間絶縁膜を介して層状に配置されている、請求項１５に記載の半導体装置。 - 前記キャパシタは、前記ラインアンドスペース構造を複数有しており、
複数の前記ラインアンドスペース構造は、異なる前記ラインアンドスペース構造に属する前記第１の配線同士及び前記第２の配線同士が前記主面に垂直な第３方向にそれぞれ並ぶように、層間絶縁膜を介して層状に配置されており、
前記第３方向に並ぶ前記第１の配線同士及び前記第２の配線同士は、前記層間絶縁膜内に形成され、内部が導体で充填されたスルーホールを介してそれぞれ互いに電気的に接続されている、請求項１５に記載の半導体装置。 - 複数の前記第１及び第２平面電極おのおのが、前記ラインアンドスペース構造に対して前記第３方向に並んで、前記ラインアンドスペース構造の両側を挟むよう配置されている、請求項１４に記載の半導体装置。
- 前記キャパシタは、前記所定の層間絶縁膜内に形成され、前記第１の配線と前記第１平面電極とを電気的に接続する、内部が導体で充填されたスルーホールをさらに有する、請求項１５に記載の半導体装置。
- 前記ラインアンドスペース構造上に形成された層間絶縁膜と、
前記層間絶縁膜と前記ラインアンドスペース構造とが接触する部分に形成され、シリコン酸化膜よりも誘電率の高い高誘電体膜と
をさらに有する、請求項１４に記載の半導体装置。 - 前記絶縁膜は、シリコン酸化膜よりも誘電率の高い高誘電体膜である、請求項１４に記載の半導体装置。
- 前記半導体装置は、所要の配線が形成された配線部と、前記キャパシタが形成されたキャパシタ部とを有し、
前記高誘電体膜は前記キャパシタ部にのみ設けられていることを特徴とする、請求項２０又は２１に記載の半導体装置。 - 前記半導体装置は、所要の配線が形成された配線部と、前記キャパシタが形成されたキャパシタ部とを有し、
前記配線部における前記絶縁膜は、低誘電率化のための不純物が導入されたシリコン酸化膜である、請求項２０又は２１に記載の半導体装置。 - 前記ラインアンドスペース構造のライン幅及びスペース幅は、ともに０．２μｍ以下であることを特徴とする、請求項１４〜２３のいずれか一つに記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30526299A JP4446525B2 (ja) | 1999-10-27 | 1999-10-27 | 半導体装置 |
| US09/543,544 US6465832B1 (en) | 1999-10-27 | 2000-04-05 | Semiconductor device |
| KR1020000054154A KR100344373B1 (ko) | 1999-10-27 | 2000-09-15 | 반도체 장치 |
| TW089119040A TW461075B (en) | 1999-10-27 | 2000-09-16 | Semiconductor device |
| DE10046910A DE10046910A1 (de) | 1999-10-27 | 2000-09-21 | Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30526299A JP4446525B2 (ja) | 1999-10-27 | 1999-10-27 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009287566A Division JP2010093288A (ja) | 2009-12-18 | 2009-12-18 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001127247A JP2001127247A (ja) | 2001-05-11 |
| JP2001127247A5 JP2001127247A5 (ja) | 2006-11-30 |
| JP4446525B2 true JP4446525B2 (ja) | 2010-04-07 |
Family
ID=17942993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30526299A Expired - Lifetime JP4446525B2 (ja) | 1999-10-27 | 1999-10-27 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6465832B1 (ja) |
| JP (1) | JP4446525B2 (ja) |
| KR (1) | KR100344373B1 (ja) |
| DE (1) | DE10046910A1 (ja) |
| TW (1) | TW461075B (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10206918A1 (de) * | 2002-02-19 | 2003-08-28 | Infineon Technologies Ag | Kondensatorelement und Verfahren zum Erzeugen eines Kondensatorelements |
| DE10217565A1 (de) * | 2002-04-19 | 2003-11-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur |
| DE10217567A1 (de) * | 2002-04-19 | 2003-11-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter Kapazitätsstruktur und Verfahren zu dessen Herstellung |
| US6999298B2 (en) * | 2003-09-18 | 2006-02-14 | American Semiconductor, Inc. | MIM multilayer capacitor |
| US20070217122A1 (en) * | 2003-12-23 | 2007-09-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Capacitor |
| JP2006261455A (ja) * | 2005-03-17 | 2006-09-28 | Fujitsu Ltd | 半導体装置およびｍｉｍキャパシタ |
| US7645675B2 (en) * | 2006-01-13 | 2010-01-12 | International Business Machines Corporation | Integrated parallel plate capacitors |
| JP5101079B2 (ja) * | 2006-10-19 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9177908B2 (en) * | 2007-04-30 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company, Limited | Stacked semiconductor capacitor structure |
| US8716778B2 (en) | 2008-11-17 | 2014-05-06 | Altera Corporation | Metal-insulator-metal capacitors |
| US8362589B2 (en) | 2008-11-21 | 2013-01-29 | Xilinx, Inc. | Integrated capacitor with cabled plates |
| US7956438B2 (en) | 2008-11-21 | 2011-06-07 | Xilinx, Inc. | Integrated capacitor with interlinked lateral fins |
| US7994609B2 (en) | 2008-11-21 | 2011-08-09 | Xilinx, Inc. | Shielding for integrated capacitors |
| US7944732B2 (en) | 2008-11-21 | 2011-05-17 | Xilinx, Inc. | Integrated capacitor with alternating layered segments |
| US8207592B2 (en) | 2008-11-21 | 2012-06-26 | Xilinx, Inc. | Integrated capacitor with array of crosses |
| WO2010059335A1 (en) * | 2008-11-21 | 2010-05-27 | Xilinx, Inc. | Shielding for integrated capacitors |
| US7994610B1 (en) | 2008-11-21 | 2011-08-09 | Xilinx, Inc. | Integrated capacitor with tartan cross section |
| JP2010093288A (ja) * | 2009-12-18 | 2010-04-22 | Renesas Technology Corp | 半導体装置 |
| IT1403475B1 (it) * | 2010-12-20 | 2013-10-17 | St Microelectronics Srl | Struttura di connessione per un circuito integrato con funzione capacitiva |
| US8653844B2 (en) | 2011-03-07 | 2014-02-18 | Xilinx, Inc. | Calibrating device performance within an integrated circuit |
| US8941974B2 (en) | 2011-09-09 | 2015-01-27 | Xilinx, Inc. | Interdigitated capacitor having digits of varying width |
| US9153642B2 (en) * | 2013-03-05 | 2015-10-06 | Qualcomm Incorporated | Metal-oxide-metal (MOM) capacitor with enhanced capacitance |
| US9093378B2 (en) | 2013-03-15 | 2015-07-28 | Samsung Electronics Co., Ltd. | Method for forming patterns of semiconductor device using SADP process |
| US9270247B2 (en) | 2013-11-27 | 2016-02-23 | Xilinx, Inc. | High quality factor inductive and capacitive circuit structure |
| US9524964B2 (en) | 2014-08-14 | 2016-12-20 | Xilinx, Inc. | Capacitor structure in an integrated circuit |
| US10014692B2 (en) * | 2014-12-18 | 2018-07-03 | Intel Corporation | Apparatuses, methods, and systems with cross-coupling noise reduction |
| WO2020210932A1 (zh) * | 2019-04-15 | 2020-10-22 | 华为技术有限公司 | 电容器和半导体芯片 |
| CN114175292A (zh) | 2019-06-28 | 2022-03-11 | 可尔Hw半导体公司 | 电容器结构和芯片天线 |
| JPWO2022176188A1 (ja) * | 2021-02-22 | 2022-08-25 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4419310A (en) * | 1981-05-06 | 1983-12-06 | Sprague Electric Company | SrTiO3 barrier layer capacitor |
| JP3322936B2 (ja) * | 1992-03-19 | 2002-09-09 | 株式会社東芝 | 半導体記憶装置 |
| JPH07130876A (ja) | 1993-11-05 | 1995-05-19 | Sony Corp | スタティック記憶セル |
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| JPH08298320A (ja) * | 1995-04-26 | 1996-11-12 | Nippondenso Co Ltd | 半導体装置 |
| US6028324A (en) * | 1997-03-07 | 2000-02-22 | Taiwan Semiconductor Manufacturing Company | Test structures for monitoring gate oxide defect densities and the plasma antenna effect |
| KR100245562B1 (ko) * | 1997-10-14 | 2000-03-02 | 윤종용 | 고속으로 동작하는 반도체 장치에서 신호 간섭을방지하기 위한배선 구조 |
| US6088258A (en) * | 1998-05-28 | 2000-07-11 | International Business Machines Corporation | Structures for reduced topography capacitors |
| US6144053A (en) * | 1999-01-20 | 2000-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a capacitor with a high dielectric constant film |
| US6297524B1 (en) * | 2000-04-04 | 2001-10-02 | Philips Electronics North America Corporation | Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS |
-
1999
- 1999-10-27 JP JP30526299A patent/JP4446525B2/ja not_active Expired - Lifetime
-
2000
- 2000-04-05 US US09/543,544 patent/US6465832B1/en not_active Expired - Lifetime
- 2000-09-15 KR KR1020000054154A patent/KR100344373B1/ko not_active IP Right Cessation
- 2000-09-16 TW TW089119040A patent/TW461075B/zh not_active IP Right Cessation
- 2000-09-21 DE DE10046910A patent/DE10046910A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| KR100344373B1 (ko) | 2002-07-24 |
| TW461075B (en) | 2001-10-21 |
| US6465832B1 (en) | 2002-10-15 |
| DE10046910A1 (de) | 2001-05-10 |
| JP2001127247A (ja) | 2001-05-11 |
| KR20010039886A (ko) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4446525B2 (ja) | 半導体装置 | |
| JP2001127247A5 (ja) | ||
| US7838919B2 (en) | Capacitor structure | |
| KR101172783B1 (ko) | 용량 소자 및 반도체 장치 | |
| JP2004502315A (ja) | セラミック多層キャパシタアレイ | |
| JP2001326305A (ja) | 半導体装置用インターポーザー、その製造方法および半導体装置 | |
| TWI697921B (zh) | 電容器 | |
| JP2001189420A (ja) | 半導体装置 | |
| JP3407020B2 (ja) | 半導体装置 | |
| JPS63266809A (ja) | 集積薄膜コンデンサ | |
| JPH04245665A (ja) | 半導体集積回路構造 | |
| JP2003258107A5 (ja) | ||
| JP2004095754A (ja) | キャパシタ | |
| JP2010093288A (ja) | 半導体装置 | |
| JP3987703B2 (ja) | 容量素子及びその製造方法 | |
| JP2014053637A (ja) | 半導体装置 | |
| JPH03138973A (ja) | 半導体集積回路 | |
| JPH0247862A (ja) | 半導体集積回路装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JP2004119461A (ja) | 半導体装置及びその製造方法 | |
| JPS58225662A (ja) | 半導体装置 | |
| JPH0473960A (ja) | 半導体集積回路 | |
| KR101037321B1 (ko) | 반도체 소자의 캐패시터 구조 | |
| JPH07202123A (ja) | 半導体結合コンデンサ | |
| KR100571401B1 (ko) | 반도체 소자의 커패시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061017 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4446525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |