CN1231766A - 带多层电容器的半导体存储器装置 - Google Patents
带多层电容器的半导体存储器装置 Download PDFInfo
- Publication number
- CN1231766A CN1231766A CN97198331A CN97198331A CN1231766A CN 1231766 A CN1231766 A CN 1231766A CN 97198331 A CN97198331 A CN 97198331A CN 97198331 A CN97198331 A CN 97198331A CN 1231766 A CN1231766 A CN 1231766A
- Authority
- CN
- China
- Prior art keywords
- electrode
- storage arrangement
- bar
- nitride
- interarea
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 66
- 239000003990 capacitor Substances 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000000034 method Methods 0.000 claims description 54
- 150000004767 nitrides Chemical class 0.000 claims description 51
- 239000000463 material Substances 0.000 claims description 13
- 239000007772 electrode material Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- 230000000717 retained effect Effects 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 210000003141 lower extremity Anatomy 0.000 claims 1
- 210000004027 cell Anatomy 0.000 abstract 2
- 210000000352 storage cell Anatomy 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 230000010354 integration Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
由同类的各存储器单元组成的存储器装置(1)拥有布置在各选择晶体管之上的各存储电容器,这些存储电容器的各第一电极(14)是条形构成的,并且是垂直地布置在一个第一主面(2)上的。例如通过变化各第一电极(14)的各高度或者在布置各单元面(5)时,通过重叠相邻各单元面(5)的各第一电极(14)可以变化各第一电极(14)的这些表面和由此可以变化这些电容器面积。
Description
本发明涉及一种具有下列各特征的同类存储器单元组成的存储器装置：
-各单个存储器单元的各存储电容器是在各选择晶体管之上布置在存储器装置的一个第一主面上的，在此此主面具有大量毗邻而处的单元面，
-各单个存储器单元的各存储电容器是与第一主面中的各接点连接的，在此每个单元面具有一个接点，
-每个存储电容器的一个与接点连接的第一电极是条形构成的，
-一种第二电极，
-每个存储电容器的各第一电极和各第二电极是由一种电介层隔开的，
以及一种用于存储器装置制造的方法。
这种存储器例如是从Mueller著的“半导体电子学的元件”，Springer出版社，第4版，1991,256页及其后中已知的。在此描述了一种带有存储电容器的存储器单元，存储电容器的一个电极是几乎构成为平面板的，并且是平行于存储器装置的一个主面布置的。为了随着增长的集成密度和与此相连的存储器装置的缩小，使存储电容器的众所周知取决于电容器面积的电容量尽可能不变得更小，在上述文献中建议将存储电容器构成为钵状地布置在存储器装置的一个主面中的沟槽电容器。存储电容器的后述的实现可能性相对于开头所述的实现可能性具有明显较大的实现花费。
在US5,290,726中展示了一种在增长的集成密度时用于保持一定的电容器面积的一种其它可能性。这里叙述了将存储电容器实现为布置在存储器单元的选择晶体管之上的翅片多层电容器。在此实现形式下该存储电容器的一个第一电极具有显示多个毗邻相处和叠置指形条的截面，以便相对于该第一电极的平板形构成提高该电极表面积和由此提高电容器面积。存储电容器的这种实现是以在选择晶体管之上的某个最小面积为前提条件的，在此最小面积内可以实现该电容器。困难的是随着增长的集成密度来提供此用于实现电容器所需要的最小面积。此外所叙述的电容器结构在制造方法方面是很昂贵的。
本发明的目的是如此继续改进开始时所提及的存储器装置，使得尽管增长的集成密度可以以简单的方式提供足够大的电容器面积或者足够大的电容量。另外本发明的目的在于说明一种用于制造一种这类的存储器装置的方法。
对于开始所提及的存储器装置通过下列各附加的特征达到了这个目的：
-每个存储电容器的各第一电极的各侧面是至少近似地正交于第一主面布置的。
以简单的方式和方法能够在所叙述的存储器装置上与由集成密度决定的单元面积无关地选择第一电极的表面和因而选择电容器面积。在所叙述的存储器装置上在第一主面中第一电极的给定长度下例如由在垂直于第一主面的方向上延长或者缩短第一电极，可以变化第一电极的表面。此外能够在巧妙地布置各接点时或者通过第一电极的形状来变化第一主面中的第一电极长度，并且由此变化该第一电极的表面。
本发明的各进一步发展是各从属权利要求的对象。
在以下的叙述中假设了各单元面为矩形的。在此指出的是，第一主面划分成各单元面没有功能上的意义。在该单元面之下基本上存在一个选择晶体管，该选择晶体管可以经过该单元面中的接点进行接点接通。基于每个单元面含有一个与第一电极连接的接点的这个事实，可以将该第一电极分配给每个单元面，此电极是与单元面的接点连接的。
按本发明的存储器装置的一种实施形式安排了存储电容器的第一电极经过各自所从属的单元面向外延伸，在此各单元面产生于将第一主面的各部分面向位于其下的各晶体管的分配。必须保证的是各第一电极仅接触一个单元面的接点，并且在各第一电极之间的间距是足够大的。
本发明的一种实施形式规定，比接点的最小宽度薄得多地选择各第一电极的厚度。在这种发展上可以大大地避免，尤其当第一电极的厚度是象接点各尺寸那样相似地确定尺寸的时候才出现的调节问题。
众所周知的一个电容器的电容量是与采用的电介层的介电常数和电容器面积之积直接成正比的，在此电容器面积在各平板电容器上是由电容器板的长与高的乘积给定的。从此关系直接看出，当继续假设存在于板上的电介层的厚度保持不变的时候，在已给定电容器板的长度情况下电容器板的高度可以随着增长的介电常数而减少，却不影响电容器的电容量。
在当前情况下条状构成的第一电极的高度决定性地确定该存储器装置的总高度，如果此外人们考虑到，制造过程期间的各种不平面度和各种不准确性随着第一电极的增长着的高度而更强地起作用的话，则呈现出在制造各种存储电容器时采用具有大介电常数的各种电介层的各种优点，并且由此打开了实施带有较小高度的各第一电极的可能性。因此本发明的一种实施形式安排了选择具有大于10的，尤其是大于100的介电常数的各电介层用于制造各存储电容器。
具有这样高的各种介电常数的各电介层例如是象BST(Ba,Sr)TiO3,PZT(pb,Zr)TiO3,ST SrTiO3,SBTN SrBi2(Ta1-xNbx)2O9那样的各氧化电介层。这些化学式(Ba,Sr)TiO3,和(Pb,Zr)TiO3代表SaxSr1-xTiO3或PbxZr1-xTiO3。
通过每个存储器单元高的电容器面积也能良好地采用迄今已采用过的象ONO(=SiO2/Si3N4/SiO2)那样的各标准电介层。
本发明的一种实施形式安排了将这些条形第一电极构成为各平面的板，这简化了制造过程期间的各第一电极的制造。
如果各单元面象本发明的一种实施形式中所建议的那样是成列地布置的话，在此一列的各单元面是相互间齐平地布置的，可以如此地相互移动相邻各列，以致于各相邻列的这些单元面针对各列移动方向的垂直线是不对中地布置的。在各第一电极正交于各列移动方向布置时在各单元面的所述布置上各第一电极重叠在各相邻单元面之上是可能的，而这些各自的第一电极互相不接触。可将多个相邻的互相移动了的列汇合成一个组，在此一个组的各列是如此地互相移动的，以致于位于一个组的不同列之内的各单元面针对各列移动方向的垂直线是不对中地布置的。如果将各第一电极例如正交于各列的移动方向布置的话，则有可能，存储电容器的第一电极越出各自的单元面延伸到一个组的每个列的各一个选择晶体管的单元面上。当例如由n个列组成的一个组的各列尤其象按本发明存储器装置的一种其它的实施形式所规定的那样，相互间各自移动单元面宽度的n分之一时，这些在这样一个存储器装置上近似地互相平行分布的第一电极拥有近似相等的间距。
由于不能任意薄地构成这些板状的第一电极，可以位于一个单元面上的各第一电极的数目是有限的。本发明的一种实施形式规定，各自所属的第一电极以及正好一个相邻单元面的第一电极位于一个单元面上，这种应用是上述对于n=2的应用的一种特殊情况。
各第一电极的构成不局限于平面的板。一种其它的实施形式因此规定采用其各侧面是正交于第一主面构成的弯曲的或折弯的各板作为各第一电极。与构成为平面板相反，可以在此在很大程度上不取决于各自邻单元面的各接点位置地构成这些第一电极。可是也必须在此保障各相邻单元面的这些第一电极不相互导电地接触，并且这些第一电极仅各自导电地接触一个触点。
按本发明存储器装置的一种其它实施形式规定，由多个至少近似地等距的板组成各存储电容器的这些第一电极，以便进一步提高电容器面积和由此提高所形成的存储电容器的电容量。各板中的每一个在此必须是通过此接点与所属的选择晶体管连接的。例如通过选择性地刻蚀多个毗邻相处的，交替不同强度地掺杂的半导体层可以出现这样一种板布置。例如可以采用硅或也可采用砷化镓作为半导体材料。
用于按上述各实施之一的用于制造存储器装置的方法是权利要求17、18、19或20的内容。
下面借助于附图结合实施例详述本发明。
图1以俯视图展示按本发明的存储器装置的一个第一实施例的剖面，
图2以俯视图展示按本发明的存储器装置的一个第二实施例的剖面，
图3以截面图和俯视图展示在制造的不同方法步骤期间的存储器装置的示图，
图4展示在一个变型的制造方法的几个方法步骤期间的存储器装置的示图，并且
图5展示在制造的几个方法步骤期间的，按一种其它实施例的存储器装置的示图。
只要另外未加说明，在以下各图中各相同的相关号标记带有相同意义的各相同件。
在图1中表示了按本发明存储器装置1的一个第一实施例。如所示的那样，一个第一主面2是划分为大量毗邻相处的单元面5的。每个单元面5具有一个接点4，此接点使得在一个第一电极14和一个布置在第一主面2之下的晶体管之间的连接成为可能。这些第一电极14是构成为其各侧面17正交于第一主面2布置的各薄的条的。在所示的实施例中这些第一电极14延伸到保持着接点的各单元面5上方，这些单元面是与此接点连接的，而且也延伸到一个相邻的单元面5上方，在此这些第一电极14是构成为弯曲板的，以便防止与相邻单元面5的接点4的接触。
图2中以俯视图表示了按本发明存储器装置1的一个第二实施例。在所示的实施例中这些接点4是如此地布置在第一主面2中的，以致于对这些单元面5产生一个在各列3中相互对中的布置。在所示的实例中每两个直接毗邻相处的列3形成一个组7。两个毗邻相处列3的这些单元面5是在所示实例中各自互相移动了各单元面5的宽度的一半。各存储电容器的通过接点4与一个各自位于第一主面2之下的选择晶体管连接的第一电极14是布置在各自的单元面5上的以及布置在一个相邻的单元面上的。在此接点4之外这些第一电极14是由第一主面2中的一种绝缘材料6从位于其下的各选择晶体管分开的。在图1中所示的实施例上这些接点4位于属于一个组7的两个列3的一个共同边缘9附近。由此可将这些第一电极14靠近第一电极14的位于第一主面中边缘的中心与接点4连接。
图3中表示了在制造方法的不同方法步骤期间按本发明的一种存储器装置的一种实施形式。在一个第一方法步骤中敷设一个氮化物层8’到存储器装置1的第一主面2上。图3a中以截面图表示了按该方法步骤的存储器装置的一个部分，在此沿着图3e中所示的边缘AA’出现此截面。在如图3b中所示那样的下一个方法步骤中使之形成各氮化物条8地结构化此氮化物层8’，在此在每一个接点4上必须存在各形成氮化物条8中的一个侧面12。在下一个方法步骤中如图3c中所示那样敷设一个电极材料制的层14”到如此结构化的布置上。由电极材料制的层例如可以由象铂，钨或多晶硅那样的金属制成或由象氧化钌或氧化铱那样的氧化物制成或由一种导电的氮化物制成。在从各氮化物条8的近似地平行于第一主面2而处的一个表面10上以及从各氮化物条8之间的第一主面2上除去电极材料14”之后，在此电极材料14”保留在各氮化物条8的各侧面12上，产生了图3d中所示的结构。在下一个方法步骤中将在各氮化物条8的各侧面12上形成的电极材料制的各条14’划分成段。这些段形成各存储电容器的一个第一电极14。图3e展示在进行刚才所述的方法步骤之后的对一个存储器装置的一个俯视图。在下一个方法步骤中从存储器装置1的第一主面2除去这些氮化物条8。如图3f中所示那样各第一电极14因此暴露地位于第一主面2上。下一个方法步骤规定析出一个电介层16到各第一电极14上和到未由各第一电极14覆盖的各区中的第一主面2上。图3中以截面图表示了按该方法步骤形成的存储器装置的一个部分。在此所示的实施例中未再表示为形成各存储电容器所需的随后的对应电极的析出和所形成存储器装置的接点接通。
如从图3d和图3g中可看出那样，如果要防止敷设在各第一电极14各侧面17上的由电介质16制的各层互相接触的话两个相邻板型第一电极14的厚度和敷设在两个第一电极14之间的电介层16的厚度一起必须小于两个氮化物条8之间的距离。出于例如由制造过程期间的光刻分辨率的各种界限所决定的各种工艺原因，不能将此氮化物层8’结构化成任意薄的各氮化物条8，以致于除了两个接点4的间距之外也由各氮化物条8的宽度决定两个第一电极14的间距。
用于制造按本发明存储器装置的一种改进的方法因此规定，通过析出一种氮化物到位于第一主面中的半导体材料制的各条11上来制造这些氮物条8。可以对这些条11采用一种任意的材料代替半导体材料，这种材料是对氮化物可选择性刻蚀的并且是第一主面2中的绝缘材料6。因此可通过下列用图4详述的各方法步骤代替用于制造各氮化物条8的上述各方法步骤。
如图4a中所示，在将半导体材料制的层敷设到存储器装置1的第一主面2上之后必须将此半导体层合适地结构化成各条11。现在敷设一个氮化物层到存储器装置1的如此结构化的表面上，在下一个方法步骤中从各条11的平行于第一主面2而处的表面15上以及从各条11之间的第一主面2上除去此氮化物层，在此此氮化物层保留在各条11的各侧面13上，以致于如图4b中所示那样产生了各氮化物条8。由于各氮化物条8的一个侧面12必须是布置在一个选择晶体管的每个接点4之上的，以便能将通过以后各方法步骤在各氮化物条8的各侧面12上形成的各第一电极与相属的选择晶体管连接，显然必须取决于各氮化物条8的宽度进行各条11的上述结构化。在例如可由各向同性的刻蚀进行除去各条11之后产生图4c中所示的布置。这些氮化物条8现在暴露地位于第一主面2上，并且可以开始析出电极材料的析出。各其它的方法步骤相似于已述地进行。
在一个析出过程中的各第一电极14的所述制造时能实现，将各第一电极构成为薄板，这些板的厚度比各接点4的宽度小得多。各接点4的各尺寸例如受到制造过程的可实现的光刻分辨率的约束，而可以在一个析出过程中在光刻分辨率界限之下进行各第一电极的结构化。
通过从多个等距的板18建立第一电极14可以实现存储器单元的存储电容器电容量的放大。
在图5中示范地描述用于制造带有由多个等距板18组成的第一电极的存储器装置的各单个方法步骤。依次交替地析出由两种不同的可选择性地刻蚀的材料制成的各层18”、20”，例如由弱与强掺杂的半导体材料制的各层到已敷设各氮化物条8的存储器装置的第一主面2上，这些层共同相当于已述的由电极材料14”制的层，并且因此如图5a中所示那样将这些层共同标记为由电极材料14”制的层。在下一个方法步骤中从各氮化物条的至少近似地平行于第一主面2的表面10上以及从各氮化物条8之间的第一主面2上除去这些层18”、20”，在此如图5b所示那样，这些层18”、20”保留在各氮化物条8的各侧面12上。在图5中未表示的下一个方法步骤中将在各氮化物条8的这些侧面上生成的，共同形成这些电极条14’的各条18’、20’划分成段，在此这些段的长度相当于以后各第一电极14的长度。如同样可从图5b中看出的那样，只有由作为第一个析出的层18”中产生的条18’与第一主面2处于直接接触之中。将条18’是构成为至少近似直角形的，其它各条18’,20’是布置在该条18’的平行于第一主面2分布的部分之上的。
如图5c中所示那样在下一个方法步骤中优先析出一个氮化物层22在如此形成的结构上。在下一个方法步骤中从各氮化物条8的表面10上和从由各条18’,20’的分段形成的各板18,20的一个上边缘15上，例如通过CMP方法(CMP=化学机械抛光)或者通过RIE方法(RIE=反应离子刻蚀)除去此氮化物层22。此氮化物层22在随后的刻蚀过程期间保护各板20的靠近第一主面2处暴露着的各部分，在此刻蚀过程中通过选择性的刻蚀除去例如由弱掺杂半导体材料制的各板20的这些部分，这些部分位于各板18的至少近似垂直于第一主面2分布的各部分之间。图5e以截面图展示在所述刻蚀过程之后的布置。由弱掺杂半导体材料制的各板20的在刻蚀过程之后留下的部分24形成各板18之间的导电连接，并且以此负责不直接与接点4接触的各板18通向接点4的连接。在除去各氮化物条8之后产生图5f中所示的布置，在此第一电极14由两个或多个由例如强掺杂半导体材料制的等距板18组成，这些板是各自与接点4连接的。
也可采用两种在上述方法中可以叠起地析出的其它材料组成的各种联合代替由用于制造形成第一电极14的各等距板的，弱掺杂半导体材料和强掺杂半导体材料组成的联合，在此必须具备用于选择性地除去各材料之一的可能性和两种材料必须是导电的。例如由氧化物和金属组成的或由氮化物和金属组成的各种联合是可能的。
Claims (20)
1．由同类的具有一个选择晶体管和一个存储电容器的各存储单元组成的存储器装置，具有以下各特征：
1.1各单个存储器单元的各存储电容器是在各选择晶体管之上布置在存储器装置(1)的绝缘材料(6)的一个第一主面(2)上的；
1.2每个存储电容器的一个第一电极(14)是构成条形的，并且与各一个位于第一主面(2)中的接点(4)连接的；
1.3第一电极(14)是由一个电介层(16)与一个第二电极分开的；
1.4每个存储电容器的第一电极(14)的各侧面(17)是至少近似正交于第一主面(2)布置的。
其特征在于，该其它的特征：
1.5各第一电极(14)的厚度是比各接点(4)的宽度小。
2．按权利要求1的存储器装置，其特征在于，第一电极(14)超越各自所属的单元面(5)延伸。
3．按权利要求1或2的存储器装置，其特征在于，各条形第一电极(14)的厚度小于或等于各接点(4)的最小宽度。
4．按先前各权利要求之一的存储器装置，其特征在于，电介层(16)拥有大于10的介电常数。
5．按先前各权利要求之一的存储器装置，其特征在于，各条形的第一电极(14)是构成为平面的板的。
6．按权利要求5的存储器装置，其特征在于，这些单元面(5)是成列地布置的，一个列(3)的各单元面(5)是相互间平齐地布置的。
7．按权利要求6的存储器装置，其特征在于，两个或多个相邻的列(3)形成一个组(7)，一个组(7)的各列(3)是如此互相移动的，以致于位于一个组(7)的不同列(3)之内的各单元面(5)是针对各列移动方向的垂直线不对中地布置的。
8．按权利要求7的存储器装置，其特征在于，各第一电极(14)是正交于各列(3)的移动方向布置的。
9．按权利要求7或8的存储器装置，其特征在于，一个存储电容器的第一电极(14)超越所属的单元面(5)延伸到各自组(7)的每个列(3)各一个单元面(5)之上。
10．按权利要求7至9之一的存储器装置，其特征在于，一个组(7)由n个列(3)组成，这些列是互相移动一个单元面(5)的宽度的n分之一。
11．按权利要求10的存储器装置，其特征在于，n=2。
12．按权利要求1至4之一的存储器装置，其特征在于，各第一电极(14)是构成为弯曲的或折角的板的。
13．按先前各权利要求之一的存储器装置，其特征在于，各存储电容器的这些第一电极(14)由多个至少近似地等距的与接点(4)连接的各板(18)组成。
14．按权利要求13的存储器装置，其特征在于，这些板(18)由一种强掺杂半导体材料组成。
15．按权利要求14的存储器装置，其特征在于，此半导体材料是硅。
16．按权利要求15的存储器装置，其特征在于，此半导体材料是砷化镓。
17．用于制造按先前各权利要求之一的存储器装置的方法，其特征在于以下各方法步骤：
a)在存储器装置(1)的一种绝缘材料(6)的第一主面(2)上
析出一个氮化物层(8’)，通向位于其下各选择晶体管的各接
点(4)位于此存储器装置中，
b)将氮化物层(8’)如此地结构化为氮化物条(8)，一个氮化物
条(8)的一个侧面(12)是布置在每个接点(4)之上的，
c)析出电极材料(14”)，
d)在各氮化物条(8)的平行于第一主面(2)而处的表面(10)
上以及在介于各氮化物条(8)之间的各区中的第一主面(2)
上刻蚀电极材料(14”)，在此此电极材料(14”)保留在各氮
化物条(8)的各侧面(12)上，
e)将在各氮化物条(8)的各侧面(12)上形成的各电极条(14’)
划分成第一电极(14)的长度的各段，
f)刻蚀各氮化物条(8)，
g)析出电介层(6)，
h)析出第二电极。
18．用于制造按权利要求1至16之一的存储器装置的方法，其特征在于，通过下列各方法步骤代替这些方法步骤a)和b)：
-析出一种半导体材料到第一主面(2)上，此半导体材料的厚度相当于存储电容器的第一电极(14)的以后的高度，
-将半导体材料如此地结构化成各平行的条，在析出氮化物层之后，在半导体材料制的各条(11)之上，每个接点(4)是布置在各氮化物条(8)的准确一个边缘之下的，这些氮化物条(8)是形成在由半导体材料制的各条(11)的各侧面上的，
-在半导体材料的各条(11)的平行于第一主面(2)而处的表面上以及在介于半导体材料制的各条(11)之间的各区中的第一主面(2)上刻蚀氮化物层，在此此氮化物保留在半导体材料制的各条(11)的各侧面上。
-刻蚀半导体材料制的各条(11)。
19．用于制造按权利要求13至16之一的存储器装置(1)的按权利要求17或18的方法，其特征在于，如下地代替方法步骤c)：
-析出两种不同的可选择性地刻蚀的材料的多个层(18”；20”)
以及将下列各方法步骤插入方法步骤e)和f)之间；
-析出氮化物(22)，以便保护第一电极(14)的下边缘，
-从第一电极(14)的平行于第一主面(2)布置的表面上除去氮化物，
-选择性地刻蚀各析出材料(20”)之一。
20．按权利要求19的方法，其特征在于，这些层(18”,20”)由弱掺杂的和强掺杂的半导体材料制成，并且在选择性刻蚀之后留下的层由强掺杂半导体材料制成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19639899.1 | 1996-09-27 | ||
| DE19639899A DE19639899B4 (de) | 1996-09-27 | 1996-09-27 | Verfahren zur Herstellung einer Speicheranordnung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1231766A true CN1231766A (zh) | 1999-10-13 |
Family
ID=7807173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97198331A Pending CN1231766A (zh) | 1996-09-27 | 1997-09-05 | 带多层电容器的半导体存储器装置 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0946984A1 (zh) |
| JP (1) | JP2001511306A (zh) |
| KR (1) | KR20000048659A (zh) |
| CN (1) | CN1231766A (zh) |
| DE (1) | DE19639899B4 (zh) |
| TW (1) | TW373321B (zh) |
| WO (1) | WO1998013877A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101208775B (zh) * | 2005-06-27 | 2010-05-19 | 美光科技公司 | 形成堆叠电容器动态随机存取存储器单元的方法 |
| CN101305449B (zh) * | 2005-09-12 | 2011-04-13 | 高通股份有限公司 | 电容器结构及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755591B2 (ja) * | 1988-03-25 | 1998-05-20 | 株式会社東芝 | 半導体記憶装置 |
| EP0449422B1 (en) * | 1990-02-26 | 1997-06-18 | Nec Corporation | Semiconductor memory device |
| US5241201A (en) * | 1990-04-02 | 1993-08-31 | Matsushita Electric Industrial Co., Ltd. | Dram with concentric adjacent capacitors |
| JPH04181769A (ja) * | 1990-11-15 | 1992-06-29 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| EP0508760A1 (en) * | 1991-04-08 | 1992-10-14 | STMicroelectronics, Inc. | Dynamic random access memory cell |
| US5084405A (en) * | 1991-06-07 | 1992-01-28 | Micron Technology, Inc. | Process to fabricate a double ring stacked cell structure |
| JP3250257B2 (ja) * | 1992-06-09 | 2002-01-28 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| KR0137229B1 (ko) * | 1993-02-01 | 1998-04-29 | 모리시다 요이찌 | 반도체 기억장치 및 그 제조방법 |
| JPH07193137A (ja) * | 1993-12-27 | 1995-07-28 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| KR0180779B1 (ko) * | 1995-02-27 | 1999-03-20 | 김주용 | 반도체소자의 캐패시터 제조방법 |
-
1996
- 1996-09-27 DE DE19639899A patent/DE19639899B4/de not_active Expired - Fee Related
-
1997
- 1997-09-05 KR KR1019990702603A patent/KR20000048659A/ko not_active Application Discontinuation
- 1997-09-05 JP JP51513198A patent/JP2001511306A/ja not_active Ceased
- 1997-09-05 EP EP97942795A patent/EP0946984A1/de not_active Withdrawn
- 1997-09-05 CN CN97198331A patent/CN1231766A/zh active Pending
- 1997-09-05 WO PCT/DE1997/001964 patent/WO1998013877A1/de not_active Application Discontinuation
- 1997-09-09 TW TW086113012A patent/TW373321B/zh active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101208775B (zh) * | 2005-06-27 | 2010-05-19 | 美光科技公司 | 形成堆叠电容器动态随机存取存储器单元的方法 |
| CN101826561B (zh) * | 2005-06-27 | 2013-02-27 | 美光科技公司 | 形成堆叠电容器动态随机存取存储器单元的方法 |
| CN101305449B (zh) * | 2005-09-12 | 2011-04-13 | 高通股份有限公司 | 电容器结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1998013877A1 (de) | 1998-04-02 |
| TW373321B (en) | 1999-11-01 |
| EP0946984A1 (de) | 1999-10-06 |
| DE19639899A1 (de) | 1998-04-02 |
| JP2001511306A (ja) | 2001-08-07 |
| KR20000048659A (ko) | 2000-07-25 |
| DE19639899B4 (de) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102020116751B4 (de) | Dreidimensionale halbleiterspeichervorrichtung | |
| US4977102A (en) | Method of producing layer structure of a memory cell for a dynamic random access memory device | |
| US20210225872A1 (en) | Three-dimensional nand memory device and method of forming the same | |
| EP0304896B1 (en) | Non-volatile semiconductor memory device and method of the manufacture thereof | |
| US5235199A (en) | Semiconductor memory with pad electrode and bit line under stacked capacitor | |
| CN1206721C (zh) | 动态随机存取存储器 | |
| US4851365A (en) | Process for the production of a memory cell | |
| US5270240A (en) | Four poly EPROM process and structure comprising a conductive source line structure and self-aligned polycrystalline silicon digit lines | |
| KR100454754B1 (ko) | 서브리소그래픽에칭마스크의제조방법 | |
| DE19843979C1 (de) | Speicherzellenanordnung mit ferroelektrischem oder dynamischen Speicherzellen und entsprechendes Herstellungsverfahren | |
| CN1446378A (zh) | 存储单元,存储单元装置和制造方法 | |
| DE102021110431A1 (de) | Dreidimensionale Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung | |
| CN1087501C (zh) | 制作非易失性存储器的方法 | |
| DE102020125066A1 (de) | Halbleitervorrichtungen mit einem Luftabstandshalter | |
| CN1102506A (zh) | 高集成度半导体布线结构及其制造方法 | |
| CN1497735A (zh) | 铁电存储晶体管及其形成方法 | |
| KR930006729B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN1149662C (zh) | 用于制作无阻挡层的半导体存储器装置的方法 | |
| CN1171287C (zh) | 在半导体衬底上开孔、制作深沟槽和开接触孔的方法 | |
| CN1577865A (zh) | 电荷捕捉记忆单元 | |
| US20040084713A1 (en) | Structure with composite floating gate by poly spacer in flash | |
| CN1231766A (zh) | 带多层电容器的半导体存储器装置 | |
| CN1248316C (zh) | 非易失性半导体存储单元及其半导体电路配置的制造方法 | |
| CN1103122C (zh) | 非易失存储器件及其制造方法 | |
| CN1149663C (zh) | 制造无势垒半导体存储器装置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |