CN100578785C - 具有多接头式电容器的集成电路 - Google Patents
具有多接头式电容器的集成电路 Download PDFInfo
- Publication number
- CN100578785C CN100578785C CN200610009400A CN200610009400A CN100578785C CN 100578785 C CN100578785 C CN 100578785C CN 200610009400 A CN200610009400 A CN 200610009400A CN 200610009400 A CN200610009400 A CN 200610009400A CN 100578785 C CN100578785 C CN 100578785C
- Authority
- CN
- China
- Prior art keywords
- capacitor plate
- capacitor
- joint
- integrated circuit
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
一种具有多接头式电容器的集成电路,包括第一电容器平板、第二电容器平板其平行于该第一电容器平板、以及第三电容器平板其平行于该第一及第二电容器平板。该第一、第二、与第三电容器平板彼此间以介电材料所分离,以致该第一电容器平板、该第二电容器平板、及该第三电容器平板中任意两个电容器平板之间均形成电容器,且该第一、第二、与第三电容器平板分别能成为电容器的第一、第二、与第三接头,且该第一电容器平板的一第一外部终端、该第二电容器平板的一第二外部终端、该第三电容器平板的一第三外部终端分别位于该多接头式电容器的不同的外部角落。
Description
技术领域
本发明一般而言涉及半导体集成电路设计,且特别关于具有多接头式电容器的集成电路设计。
背景技术
集成电路会利用各种有源元件(例如:二极管晶体管及场效晶体管)及无源元件(例如:电阻、电容器、电感)。其中,针对包含多相信号(multi-phasesignals)的电路,其需要一更复杂的电容器网络(capacitor network)以达成目标的功能;针对差动输入或输出信号(differential inputs or outputs)而需要配对网络(matching networks)的电路,其亦需要一更复杂的电容器网络以达成目标的功能。现有电路设计上,会依照规格要求,以连接许多二接头式电容器的方式而设计此类电容器网络。例如,以串联或并联的方式而连接许多二接头式电容器以提供具有特定电性能的多接头式电容器。
现有的电容器基本上会占据半导体基板空间,且此空间不会被在集成电路芯片上的其它电容器所使用。但此会造成半导体基板空间的不敷使用。而当对先进技术的需求继续成长的同时,将较多的电子元件包入半导体基板的较小面积的需求亦增加。因此,集成电路设计领域中的寄望即是较有效利用空间的电容器,而此电容器能满足对于多接头式电容器网络的不同设计要求。
发明内容
本发明公开一具有以半导体结构成形的多接头式电容器的集成电路。在本发明的一个实施例中,该多接头式电容器包括第一电容器平板、第二电容器平板其平行于该第一电容器平板、以及第三电容器平板其平行于该第一及第二电容器平板。该第一、第二、与第三电容器平板彼此间以介电材料所分离,以致该第一电容器平板、该第二电容器平板、及该第三电容器平板中任意两个电容器平板之间均形成电容器,且该第一、第二、与第三电容器平板分别能成为电容器的第一、第二、与第三接头,且该第一电容器平板的一第一外部终端、该第二电容器平板的一第二外部终端、该第三电容器平板的一第三外部终端分别位于该多接头式电容器的不同的外部角落。
本发明的架构及操作方法会同额外的目的及好处将可由后续的特定实施例的说明并在配合附带的图示下阅读后可得以理解。
附图说明
图1A图例式地阐释一个具有差动输出信号的传统电路;
图1B图例式地阐释另一个具有差动输出信号的传统电路;
图2阐释一半导体结构的横截面,而一水平的电容器及一垂直的电容器置于其中;
图3阐释一多接头式电容器的横截面,而其是根据本发明的一个实施例;
图4阐释一多接头式电容器的横截面,而其是根据本发明的一个实施例;
图5阐释一个四接头式电容器的俯视图,而其是根据本发明的一个实施例;
图6图例式地阐释四接头式电容器的等效电路,而其是根据本发明的一个实施例;
图7图例式地阐释四接头式电容器的简化式等效电路,而其是根据本发明的一个实施例;
图8A及8B图例式地阐释电容器的等效电路,而该电容器的接头数量为减少的,且其是根据本发明的一个实施例;
图9阐释一个简化后二接头式电容器的俯视图,而其是根据本发明的一个实施例;
图10阐释简化后二接头式电容器的横截面,而其是根据本发明的一个实施例;
图11阐释简化后三接头式电容器的俯视图,而其是根据本发明的一个实施例;
图12A及12B图例式地阐释简化后三接头式电容器的等效电路,而其是根据本发明的一个实施例;
图13阐释一个三接头式电容器的俯视图,而其是根据本发明的一个实施例;
图14图例式地阐释三接头式电容器的等效电路,而其是根据本发明的一个实施例;
图15阐释一个五接头式电容器的俯视图,而其是根据本发明的一个实施例;
图16图例式地阐释五接头式电容器的等效电路,而其是根据本发明的一个实施例;
图17A及17B图例式地阐释五接头式电容器的等效电路,而该电容器的接头数量为减少的,且其是根据本发明的一个实施例;
图18A及18B图例式地阐释五接头式电容器的等效电路,而该电容器的接头数量减少为二,且其是根据本发明的一个实施例;
图19A及19B图例式地阐释五接头式电容器的等效电路,而该电容器的接头数量亦减少为二,且其是根据本发明的一个实施例;
图20A及20B图例式地阐释五接头式电容器的等效电路,而该电容器的接头数量减少为三,且其是根据本发明的一个实施例。
附图标记说明
电路100、106
电容器C1、C2、C3、C4、C5、C6、500
电容器配对网络102、108
电路模块104、110
差动输出信号P1、P2
差动输入信号P3、P4
电阻R1、R2
晶体管BJT1、BJT2
电流源SRC1
导电图案206、208、214、216、302、304、306、308、310、402
宽度218
深度220、222
垂直电场线202
介电材料厚度204、212
水平电场线210
介电材料312
引孔接触314、316、318、320、322、406、408、902、904、906、908、910、912、914、916、1102
电容器平板324、326、328、330、332、506、510、514、518、5061、1302、1304、1306、1502、1504、1506、1508、1510
半导体结构400
接头T1、T2、T3、T4、T5
等效电路600、800、806、1200、1204、1400、1600、1700、1704、1800、1806、1900、1906、2000、2008
电容C12、C23、C34、C41、C24、C31、C51
电性短路802、804、1202、1802、1804、1902、1904、2002、2004、2006
具体实施方式
本发明的目的在于提供一多接头式电容器,以满足较有效利用空间的电容器的需求。
图1A图例式地阐释一个具有差动输出信号(differential outputs)的电路100。一具有电容器C1、C2、及C3的电容器配对网络(matching network)102连接于一电路模块(circuit module)104,而该电路模块104具有差动输出信号P1及P2,且该差动输出信号P1及P2更进一步分别地经由电阻R1及R2而连接于一电力供应器(未显示于图示)。差动输出信号P1及P2亦分别地经由晶体管BJT1及BJT2而连接于一电流源SRC1。传统上,每个电容器C1、C2、及C3在集成电路(IC)芯片中占据其空间,而该空间无法为其它二电容器所使用。因而,电容器网络102的架构需要使用一半导体基板上显著的区域。
图1B图例式地阐释一具有差动输入信号(differential inputs)的电路106。一具有电容器C4、C5、及C6的电容器配对网络108连接于一电路模块110,而该电路模块110具有差动输入信号P3及P4,且该差动输入信号P3及P4更进一步分别地经由晶体管BJT1及BJT2而连接于一电流源SRC1。同样地、传统上,每个电容器C4、C5、及C6在IC芯片中占据其空间,而该空间无法为其它二电容器所使用。因而,电容器网络108的架构需要使用一半导体基板上显著的区域。
图2阐释一半导体结构的横截面200,其中,导电图案(conductive pattern)206形成于一第一层介电材料,而导电图案208、214、及216则形成于一第二层介电材料。导电图案216具有一宽度218。导电图案206及208分别地具有其深度220及222。垂直电场线202延伸穿越一介于导电图案206及208间的介电材料厚度204以表示介于其间的电场。水平电场线210亦延伸穿越一介于导电图案214及216间的介电材料厚度212以表示介于其间的电场。在同一层的介于导电图案214及216间的介电材料厚度212的水平间隔(spacing)基本上是小于在接续层的介于导电图案206及208间的垂直介电材料厚度204。此表示在同一层的介于导电图案的电场密度及电容会明显地较高于在接续层的介于导电图案的电场密度及电容。因此,以使用在同一层(以替代接续层)的邻近的导电图案而设计电容器是寄望的。
图3阐释一半导体结构的横截面300,其是根据本发明的一个实施例。五个例示性的导电图案302、304、306、308、及310水平地配置于半导体结构的底层。由底部数来的第二层包含导电图案,而该导电图案相同于在底层的图案并且直接坐落于上。用于分离导电图案的介电材料312置于每个层。许多引孔接触(via contacts)314、316、318、320、及322连接每个导电图案302、304、306、308、及310与所对应于其上的图案。此架构由下往上重复于所举的五个例示性的层中(如图3所示),因而提供了五个邻近的电容器平板324、326、328、330、及332。而于邻近的电容器平板之间,即形成一个电容器。例如,一个电容器形成于平板324及326之间,或平板326及328之间。
图4阐释一半导体结构400的横截面400,其中,根据本发明的一个实施例,导电图案402提供于其它层404上。导电图案402实质上作为二个引孔接触406及408间的一个电性桥梁,且该引孔接触406及408分别接触于电容器平板332及328。此介于电容器平板间的短连接能降低电容器接头的数量,而于后此将会有更进一步的解释。
图5阐释一个四接头式电容器的俯视图500,而此是根据本发明的一个实施例。四个接头T1、T2、T3、及T4于正方式电容器500的外部角落处连接至四个电容器平板506、510、514、及518的外部终端(end)。电容器平板506的平直部分504置于沿着正方式开放的内部空间502的边界。正方式开放的内部空间502能用于不同的集成电路对象的置入,而环绕于该些对象的电容器平板能保护该些对象以免于外部的噪声或干涉。
电容器平板506(其以逆时钟的方式螺旋地往外盘绕)于电容器平板510的一邻近的平直部分508之外转一个直角。相似地,电容器平板510(其以逆时钟的方式螺旋地往外盘绕)于电容器平板514的一邻近的平直部分512之外转一个直角。相似地,电容器平板514(其以逆时钟的方式螺旋地往外盘绕)于电容器平板518的一邻近的平直部分516之外转一个直角。相似地,电容器平板518(其以逆时钟的方式螺旋地往外盘绕)于电容器平板506的一邻近的平直部分504之外转一个直角。此邻近的电容器平板的往外逆时钟正方式螺旋盘绕,一直继续到每个垂直的电容器平板拥有至少五个平直部分。此四接头式电容器的沿着线520的细部横截面绘图于图3。
图6图例示地阐释图5的四接头式电容器的等效电路600。C12表示连接于接头T1及T2的电容器平板间的电容。相似的关系存在于C23及接头T2及T3间、C34及接头T3及T4间、和C41及接头T4及T1间。相似的关系亦存在于C24及接头T2及T4间、和C31及接头T3及T1间。对本领域的技术人员而言,C12、C23、C34、及C41的电容值相关于电容器平板的物理尺度及介于其间的介电材料是可了解的。须注意的是于后续的不同实施例中,此命名惯例将继续着。
在大部分的案例中,C31和C24的电容相较于C12、C23、C34、及C41等的电容而言是可忽视的。因此,电路600能简化为如图7所示的电路700
在图8A中,一等效电路800显示接头T1及T3以电性短路(electricalshort)802而相连接,其亦显示接头T2及T4以电性短路804而相连接。图8B阐释一个二接头式电容器的简化等效电路806,该电容器在接头T1及T2间的电容为C12、C23、C34、及C41的总合。
图9阐释一个二接头式电容器的俯视图900,而根据本发明的一个实施例,该二接头式电容器以选择性地连接如图5的四接头式电容器的接头的方式而形成。于此,举例而言,接头T1及T2配置于电容器平板506及510的外部平直部分的中心。引孔接触902及904电性地连结着由电容器平板506到电容器平板514的接头T1,而电容器平板514之前连接于接头T3。引孔接触906及908电性地连结着由电容器平板510到电容器平板518的接头T2,而电容器平板518之前连接于接头T4。实质上,以插入一第一混合电容器平板(电容器平板506及514)以及一第二混合电容器平板(电容器平板510及518)的方式,接头的数量可减到二个。
图10阐释如图9所示的简化后二接头式电容器(reduced two-terminalcapacitor)的横截面1000,其是根据本发明的一个实施例。接头T1分别地经由引孔接触902及904而一起连接电容器板506及514。
图11阐释一简化后三接头式电容器的俯视图1100,其是根据本发明的一个实施例。接头T1、T2、及T4配置于电容器平板506、510、及518等的外部平直部分的中心。引孔接触902、904、910、912、914、及916等电性地连结着由电容器平板506到电容器平板514的接头T1,而电容器平板514之前连接于接头T3。引孔接触906将接头T2电连接至垂直式电容器平板510。引孔接触1102将接头T4电性地连接至垂直式电容器平板518。而引孔接触902、904、及910等为一组,引孔接触916、914、及912等为一组,两组引孔接触以镜像对应的方式排列,以减少介于电容器平板506及514间的寄生(parasitic)电容及电感。但本发明不以镜像对应的排列方式为限。
在图12A中,如图11的简化后三接头式电容器的等效电路1200阐述了接头T1及T3如何由电性短路1202所连接。在图12B中,一简化后等效电路(reduced equivalent circuit)1204阐释一简化的三接头式电容器,该三接头式电容器具有介于接头T1及T2间的电容且此电容为C12和C23的总合,而该三接头式电容器亦具有介于接头T1及T4间的电容且此电容为C34和C41的总合。
上述实施例及其变化显示许多的电容器能以非常紧密的方式成形,因而改善空间的效率(space-efficiency)。请注意螺旋式电容器的布局(layout)不限于正方式的形状。当进一步解释该布局时,其它多边式形状亦能使用于电容器的布局。而只要能使不同的电容器平板互相间保持实质上的平行,亦能使用其它圆式或不规则式的布局。进一步,以选择地连接电容器的接头的方式,接头的数量能减少,因而提供不同的等效电容器网络。
在图13中,俯视图1300阐释根据本发明的一实施例的三接头式电容器。接头T1、T2、及T3等连接至三个电容器平板1302、1304、及1306等。
在图14中,一等效电路1400阐释了图13中任二个接头间的电容。举例而言,C12表示连接至接头T1及T2的电容器平板间的电容。相似的关系亦存在于C23与接头T2及T3间,而C31与接头T3及T1间亦同。
在图15中,俯视图1500阐释根据本发明的一实施例的五接头式电容器。接头T1、T2、T3、T4、及T5等连接至五个电容器平板1502、1504、1506、1508、及1510等。
在图16中,一等效电路1600阐释了图15中任二个接头间的电容。举例而言,C12表示连接至接头T1及T2的垂直电容器平板间的电容。相似的关系亦存在于C23与接头T2及T3间,亦存在于C34与接头T3及T4间,亦存在于C45与接头T4及T5间,而C51与接头T5及T1间亦同。
现在,根据本发明的其它实施例,我们将考虑由五接头式电容器而生的不同的简化型态(reductions)。在图17A中,一等效电路1700是图16的等效电路1600的改良型。于此,接头T1及T3以电性短路1702而连接着。在图17B中,一等效电路1704阐释四接头式电容器的最后的简化型态,而该四接头式电容器拥有如下的电容值:C12+C23(由接头T1至接头T2)、C34(由接头T1到接头T4)、C51(由接头T1到接头T5)、及C45(由接头T4到接头T5)。
在图18A中一等效电路1800为另一改良型。于此,接头T1及T3以电性短路1802而连接,而接头T2及T4以电性短路1804而连接。在图18B中,一等效电路1806阐释三接头式电容器的最后的简化型态,而该三接头式电容器拥有如下的电容值:C12+C23+C34(由接头T1至接头T2)、C51(由接头T1到接头T5)、及C45(由接头T2到接头T5)。
在图19A中一等效电路1900为另一改良型。于此,接头T1及T3以电性短路1902而连接,而接头T2及T5以电性短路1904而连接。在图19B中,一等效电路1906阐释另一个三接头式电容器的最后的简化型态,而该三接头式电容器拥有如下的电容值:C12+C23+C51(由接头T1至接头T2)、C34(由接头T1到接头T4)、及C45(由接头T2到接头T4)。
在图20A中一等效电路2000为另一改良型。于此,接头T1及T3以电性短路2002而连接,接头T2及T4以电性短路2004而连接,而接头T1及T5以电性短路2006而连接。在图20B中,一等效电路2008阐释二接头式电容器的最后的简化型态,而该二接头式电容器拥有电容值:C12+C23+C34+C45。
本发明以插入多于一个的电容器的平板的方式而允许半导体芯片布局可为较空间有效率的。个别的电容器不再需要个别的边界区域,故节省了可观的空间。多个接头亦能于组合式电容器(combined capacitors)中而较接近地配置在一起。所选择的电性短路能结合所选择的垂直电容器平板,因而增加一些电容值并减少接头的数量。
上述的阐释提供许多不同的实施例或执行本发明的不同特征(features)的实施例。元件及工艺的特定实施例的解释为帮助本发明的清晰。而这些当然仅是实施例,并且其无意图由请求项所解释的内容而限缩本发明。
虽然本发明于此阐释及解说于一个或多个特定例子的实施情况中,其仍然非意图而受限于所展现的细节内容。任何本领域的技术人员,在不脱离本发明的精神与权利要求及其均等物的范畴内,当可作各种的变化与润饰,因此本发明的保护范围以所附的权利要求书为依据。此外,当后续所提出的专利范围能为合理扩大解释且能与本发明为一致的时候,此即为适当的。
Claims (10)
1.一种集成电路,其拥有至少一多接头式电容器,至少包括:
一第一电容器平板,其环绕着一中心区域;
一第二电容器平板,其环绕着该中心区域并平行于该第一电容器平板;以及
一第三电容器平板,其环绕着该中心区域并平行于该第一电容器平板及该第二电容器平板,
其中该第一电容器平板、该第二电容器平板、及该第三电容器平板被介电材料所互相分离,以使该第一电容器平板、该第二电容器平板、及该第三电容器平板中任意两个电容器平板之间均形成电容器,且该第一电容器平板、该第二电容器平板、及该第三电容器平板分别地作为形成于其间的电容器的一第一接头、一第二接头、及一第三接头,且该第一电容器平板的一第一外部终端、该第二电容器平板的一第二外部终端、该第三电容器平板的一第三外部终端分别位于该多接头式电容器的不同的外部角落。
2.如权利要求1所述的集成电路,其中该第一电容器平板、该第二电容器平板、及该第三电容器平板安排成一多边形状。
3.如权利要求1所述的集成电路,其中该第一电容器平板、该第二电容器平板、及该第三电容器平板安排成一圆形状。
4.如权利要求1所述的集成电路,其形成于一半导体结构内。
5.如权利要求4所述的集成电路,其中该第一电容器平板、该第二电容器平板、及该第三电容器平板皆包括一第一导电线及一第二导电线,该第一导电线置于该半导体结构的一第一层,该第二导电线置于该半导体结构的一第二层,而该第一导电线及该第二导电线以一个或多个引孔接触而连接。
6.如权利要求1所述的集成电路,其中该多接头式电容器进一步包括一导电图案以连接该第一电容器平板及该第二电容器平板,以使该第一电容器平板及该第二电容器平板能作为一单独接头。
7.如权利要求1所述的集成电路,其进一步包含一或多个元件,该元件置于该中心区域内。
8.如权利要求1所述的集成电路,其以多相信号而操作。
9.如权利要求1所述的集成电路,其以差动信号而操作。
10.如权利要求1所述的集成电路,其中该第一电容器平板、该第二电容器平板、及该第三电容器平板螺旋地环绕于该中心区域。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/270,226 US7502218B2 (en) | 2005-11-09 | 2005-11-09 | Multi-terminal capacitor |
US11/270,226 | 2005-11-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1841732A CN1841732A (zh) | 2006-10-04 |
CN100578785C true CN100578785C (zh) | 2010-01-06 |
Family
ID=37030663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200610009400A Active CN100578785C (zh) | 2005-11-09 | 2006-03-07 | 具有多接头式电容器的集成电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7502218B2 (zh) |
CN (1) | CN100578785C (zh) |
TW (1) | TWI308821B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1403475B1 (it) | 2010-12-20 | 2013-10-17 | St Microelectronics Srl | Struttura di connessione per un circuito integrato con funzione capacitiva |
US9294064B2 (en) | 2013-03-15 | 2016-03-22 | Qualcomm Incorporated | Bandpass filter implementation on a single layer using spiral capacitors |
US9653533B2 (en) * | 2015-02-18 | 2017-05-16 | Qualcomm Incorporated | Multi-layer interconnected spiral capacitor |
CN113178426A (zh) * | 2020-05-11 | 2021-07-27 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08228141A (ja) * | 1995-02-21 | 1996-09-03 | Kawasaki Steel Corp | 出力バッファ回路 |
US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
US5973909A (en) * | 1995-05-15 | 1999-10-26 | Moncrieff; J. Peter | Capacitor and method with extraneous plate surface area |
US5585744A (en) * | 1995-10-13 | 1996-12-17 | Cirrus Logic, Inc. | Circuits systems and methods for reducing power loss during transfer of data across a conductive line |
US5939766A (en) * | 1996-07-24 | 1999-08-17 | Advanced Micro Devices, Inc. | High quality capacitor for sub-micrometer integrated circuits |
US6201412B1 (en) * | 1997-07-30 | 2001-03-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit with driver stabilization using parasitic capacitance |
JP3940063B2 (ja) * | 2002-11-20 | 2007-07-04 | 松下電器産業株式会社 | 可変容量素子および可変容量素子内蔵集積回路 |
US7095072B2 (en) | 2003-01-16 | 2006-08-22 | Nec Electronics Corporation | Semiconductor device with wiring layers forming a capacitor |
TWI229354B (en) | 2003-12-31 | 2005-03-11 | Via Tech Inc | Capacitor pair structure for increasing the match thereof |
-
2005
- 2005-11-09 US US11/270,226 patent/US7502218B2/en active Active
-
2006
- 2006-02-24 TW TW095106406A patent/TWI308821B/zh active
- 2006-03-07 CN CN200610009400A patent/CN100578785C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20070102788A1 (en) | 2007-05-10 |
TWI308821B (en) | 2009-04-11 |
TW200719588A (en) | 2007-05-16 |
CN1841732A (zh) | 2006-10-04 |
US7502218B2 (en) | 2009-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6138752B2 (ja) | コイル部品及びその製造方法 | |
JP4106673B2 (ja) | コイルユニットを使用するアンテナ装置、プリント回路基板 | |
US6084779A (en) | Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips | |
US8547677B2 (en) | Method for making internally overlapped conditioners | |
US7974072B2 (en) | Multilayer capacitor array | |
US8004473B2 (en) | Antenna device with an isolating unit | |
US20060261394A1 (en) | Capacitor structure | |
CN103119785B (zh) | 无线通信器件 | |
CN103081221A (zh) | 无线通信器件 | |
CN101562433A (zh) | 具有滤波器结构的电容器装置 | |
CN100578785C (zh) | 具有多接头式电容器的集成电路 | |
CN103873006A (zh) | 实现为单绕组的串联电感器阵列及包括其的滤波器 | |
US20210406636A1 (en) | Electronic module for chip card | |
US6916996B2 (en) | Symmetric electrical connection system | |
JP7060171B2 (ja) | 伝送線路及び回路基板 | |
US20060091443A1 (en) | Composite capacitor | |
JP2001307039A (ja) | カードケースおよび非接触icカードシステム | |
WO2016194495A1 (ja) | 非接触型情報媒体 | |
US20070035363A1 (en) | Electromagnetic delay line inductance element | |
US6600209B1 (en) | Mesh capacitor structure in an integrated circuit | |
CN101305449B (zh) | 电容器结构及其制造方法 | |
CN108233980B (zh) | 射频传输装置 | |
CN101377970A (zh) | 交互螺旋式电感元件 | |
JP6435999B2 (ja) | 非接触型情報媒体 | |
KR20000048663A (ko) | 칩 형태의 패시브 네트워크 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |