CN103873006A - 实现为单绕组的串联电感器阵列及包括其的滤波器 - Google Patents

Abstract

本发明提供了一种被实现为单绕组的串联电感器阵列及包括其的滤波器。其中，该单绕组能够减少用于设置多个电感器的布置面积，该串联电感器阵列包括：绕组结构，具有两端；一个或多个端子部，电连接至绕组结构的两端之间的区域来形成外部电连接，其中，该绕组结构具有以下结构，在该结构中，具有形成在该绕组结构位于其两端与端子部之间区域或端子部之间区域中的电感的多个电感器被串联连接。

Description

实现为单绕组的串联电感器阵列及包括其的滤波器

相关申请的交叉引用

本申请要求于2012年12月13日向韩国知识产权局提交的韩国专利申请第10-2012-0145567号的优先权，其公开并入本文以供参考。

技术领域

本发明涉及用于高频电路等的串联电感器阵列及包括其的滤波器，特别是被实现为能够减少布置空间以提供多个电感器的单绕组的串联电感器阵列及包括其的滤波器。

背景技术

一般，在高频电路中，使用针对高频的多个电器件和电子器件，并且电感器、电容器等可用于使电器件和电子器件的电平相互匹配。

例如，低通滤波型匹配电路被用于高频电路中的功率放大器的输出端子，以便在最大化功率放大器的输出或实现50Ω匹配的同时消除功率放大器中产生的谐波分量。在这种低通滤波型匹配电路中，使用串联至信号线的两个串联电感器和按照分流器连接至该两个串联电感器的连接节点的电容器。此外，用于消除谐波分量的附加电感器可连接至串联的两个串联电感器与分流电容器之间。

根据现有技术，用于匹配电路的两个串联电感器被实现为各个绕组。因此，在物理结构中实现两个串联电感器时，由于电感器中的每一个电感器被实现为单个的绕组，两个绕组结构应被实现在电路布置中。进一步地，为了实现整体匹配电路，在布置中，应以绕组结构形成三个电感器应，此外，还应实现电感器和接地图案。

即，根据现有技术，电感器的数量越多，就需要越大的电路布置面积用于实际包含电感器，从而对使用相应电路的电产品和电子产品的薄型化和轻型化有负面影响。

因此，在本领域中期望以下技术：用于减少实现使用多个电感器的电路所要求的布置面积以达到产品小型化和薄型化。

发明内容

本发明的一个方面提供一种被实现为单绕组的串联电感器阵列，通过将串联连接的多个电感器实现为单绕组能够减少用于实现多个电感器的布置面积。

此外，本发明的另一个方面提供一种滤波器，包括被实现为单绕组的串联电感器阵列。

根据本发明的一个方面，提供一种被实现为单绕组的串联电感器阵列，该串联电感器阵列包括：绕组结构，具有两端；以及一个或多个端子部，电连接至绕组结构的两端之间的区域来形成外部电连接，其中，该绕组结构具有以下结构，在该结构中，具有形成在绕组结构位于其两端与端子部之间的区域或端子部之间的区域中的电感的多个电感器被串联连接。

串联电感器阵列可被实现为多层电路，绕组结构可在多层电路中的层上被形成为导电图案。

一个或多个端子部可包括：导电通孔，电连接至绕组结构的两端之间的区域；以及导电图案，形成在绕组结构形成在其上的层的上或下层上，该导电图案被形成为电连接至导电通孔并形成外部电连接。

根据本发明的另一方面，提供一种包括被实现为单绕组的串联电感器的滤波器，该滤波器包括：包括第一绕组结构的串联电感器阵列，该绕组结构具有两端，信号通过这两端被输入和输出；以及一个或多个端子部，电连接至第一绕组结构的两端之间的区域以形成外部电连接；以及连接至该一个或多个端子部的电器件，其中，第一绕组结构具有以下结构，在该结构中，具有形成在第一绕组结构位于其两端与端子部之间区域或端子部之间区域中的电感的多个电感器被串联连接。

串联电感器阵列可被实现为多层电路，第一绕组结构可在多层电路中的层上被形成为导电图案。

连接至电器件的一个或多个端子部可包括：导电通孔，电连接至第一绕组结构的两端之间的区域；以及在形成绕组结构的层的下层或上层形成的导电图案，被形成为电连接至导电通孔并形成与电器件的电连接。

电器件可被放置于形成了第一绕组结构的层。

滤波器可进一步包括接地图案，该接地图案形成在形成有第一绕组结构的层，以连接至电器件。

电器件可包括电容器。

电器件可以进一步包括：第二绕组结构，连接在一个或多个端子部与电容器之间以提供电感。

第二绕组结构与第一绕组结构可被形成在同一层。

附图说明

通过结合附图所进行的下面详细的描述，本发明的以上和其他的方面、特征和其他优势将被更清晰的理解，其中：

图1是示出了根据本发明实施方式的实现为单绕组的串联电感器阵列的平面图；

图2是图1所示的根据本发明的实施方式被实现为单绕组的串联电感器阵列的等价电路图；

图3是沿图1所示的线1的侧剖面图；

图4是通用的高频低通滤波器的电路图；

图5是根据现有技术实现的图4滤波器的平面图；

图6是利用根据本发明实施方式的被实现为单绕组的串联电感器阵列实现的图4滤波器的平面图；以及

图7和图8是示出用于对比图5和图6中所示的滤波器的高频特性的数据的示图。

具体实施方式

下文中，将参照附图详细描述本发明的实施方式。然而，本发明能够以多种不同形式实施，并不应被解释为被限制于本文所阐述的实施方式。而是，对于本领域技术人员，提供这些实施方式以使本公开全面并完整，并将完全覆盖本发明的范围。在图中，出于清晰的目的，元件的形状和尺寸可被放大，通篇中，相同的附图标记将被用于指示相同或相似的元件。

图1是示出了根据本发明实施方式的被实现为单绕组的串联电感器阵列的平面图。

参照图1，被实现为单绕组的串联电感器阵列可包括绕组结构11和连接至绕组结构区域以形成外部电连接的一个或多个端子部。

绕组结构11可具有利用导电材料在电路板上形成的线圈状图案并提供电感。在本发明的实施方式中，可使用多层电路板作为电路板，绕组结构11可被形成在多层电路板中的层上。作为用于实现根据本发明实施方式的串联电感器阵列的板，可使用多种材料形成的和在现有技术中公知的板。例如，为了将电感器实现为集成电路（IC）电感器，可利用半导体领域广泛使用的硅板制造多层电路板。此外，可利用低温共烧陶瓷（LTCC）领域中公知的陶瓷板、被称为PCB的通用印刷电路板等制造多层电路板。

图1中的示例示出了绕组结构11以约90度角弯折从而具有线圈形状的情况，但绕组结构11可具有绕组结构11不具有弯折部而以弯曲的方式旋转的螺旋形，或具有绕组结构11具有以90度或更大的角度弯折的多个弯折部。

绕组结构11可具有两端T1和T2，信号通过该两端输入和输出。在多层电路板中，绕组结构11的一端T1可形成在与绕组结构11同一层，另一端T2可被形成在与其上形成绕组结构11的层不同的层。另一端T2可形成为在通过图1所示的导电通孔133连接至绕组结构11的另一层形成的导电图案143。

在本发明的实施方式中，端子部可包括：导电通孔，电连接至绕组结构在其两端之间的区域；以及在形成绕组结构的层的上或下层上形成的导电图案，被形成为电连接至导电通孔并形成外部电连接。

根据本发明的实施方式，可提供用于在绕组结构11的两端T1和T2之间的区域中形成外部电连接的一个或多个端子部。图1中的附图标记“121”和“122”可指示形成绕组结构11中一个或多个端子部的区域。

绕组结构11可被用作串联电感器阵列，其中，多个电感器由端子部串联连接。即，在图1所示的实施方式中，从绕组结构11的一端T1到形成第一端子部的区域121的绕组结构的区域范围可用作电感器L1，从形成第一端子部的区域121到形成第二端子部的区域122的区域范围可用作电感器L2，从形成第二端子部的区域122到绕组结构的另一端T2的区域范围可用作电感器L3。图1所示的上面提到的实施方式可被表示为图2所示的电路。

图2是图1所示的根据本发明的实施方式被实现为单绕组的串联电感器阵列的等价电路图。

如上所述，图1中所示的根据本发明实施方式被实现为单绕组的串联电感器阵列可用作图2所示的三个电感器L1到L3串联连接的阵列。此外，绕组结构11中的形成一个或多个端子部的区域121和122可被用作用于形成与外部电器件和电子器件等电连接的节点。

尽管图1和图2中示出了三个电感器串联连接的电感器阵列结构，但电感器的数量可根据使用该电感器的电部件或产品和电子部件或产品的需要而容易地改变。

同时，多层电路中，端子部可形成在形成有绕组结构11的层的上或下层以便避免与绕组结构11接触。

图3是沿图1所示的线1的侧剖面图，其示出了端子部的结构。

如图3所示，端子部可被配置为具有：导电通孔132，电连接至绕组结构11在其两端之间的区域；以及导电图案142，形成在形成有绕组结构11的层的上或下层，从而电连接至导电通孔132。图3中的示例示出了在绕组结构11的下层形成导电图案142的情况，但导电图案142也可形成在其上层。但是，为了使电感器可以与电连接至根据本发明实施方式的电感器的其他外部电部件和电子部件集成到单个板上，以制造工艺的观点，有优势的是绕组结构11和其他电部件和电子部件被形成或安装在多层电路板的最上层，导电图案142形成在其下层。

形成在绕组结构11下层的导电图案142可形成与其他外部电器件和电子器件等的电连接。尽管未示出，在要形成电连接的电器件和电子器件等形成或安装在与绕组结构11相同层的情况中，形成结构大体与绕组结构11电连接的导电通孔132相同的导电通孔，以便可以形成与形成或安装了电器件和电子器件的层的电连接。

在上面提到的根据本发明实施方式被实现为单绕组的串联电感器阵列中，由于可利用单绕组结构实现具有串联的至少两个电感器的电路，在实现包括多个串联电感器的电部件和电子部件时，用于形成绕组结构的布置面积可被极大地减小。此外，串联电感器阵列可有助于实现整体电产品或电子产品的最小化和轻薄化。

同时，本发明提供一种滤波器，包括如上所述被实现为单绕组的串联电感器阵列。

包括根据本发明实施方式被实现为单绕组的串联电感器阵列的滤波器，该滤波器可包括如图1所示的串联电感器阵列和连接至该串联电感器阵列的端子部的电器件。作为电器件，可使用诸如电容器、电感器、电阻器等多种类型的无源器件。具体地，在电感器的情况中，电感器可形成为独立于图1所示的串联电感器阵列形成的绕组结构。

无源器件可形成在与串联电感器阵列的绕组结构11相同的平面内。具体地，在具有电感的额外的绕组结构可形成为连接至电感器阵列的端子部的电器件的情况中，为了制造工艺的方便，该额外的绕组结构可形成在与串联电感器阵列的绕组结构11相同的平面内。此外，根据本发明实施方式的滤波器可按需包括形成在与绕组结构相同平面内的接地图案。无源器件可形成与串联电感器阵列中形成的一个或多个端子部的电连接。在一个或多个端子部包括在绕组结构11的上或下层中形成的导电通孔131和132、以及连接至导电通孔131和132的导电图案141和142的情况中，无源装置可通过单独的导电通孔电连接至端子部的导电图案141和142。

如上所述，在包括根据本发明实施方式被实现为单绕组的串联电感器阵列的滤波器中，由于被实现为单绕组的串联电感器的结构特征，用于实现滤波器的布置结构可被减少。

下文中，例如，通过例如主要应用于高频电路的功率放大器的输出端子以用于阻抗匹配和谐波分量消除的高频低通滤波器，将根据本发明的滤波器和根据现有技术使用多个绕组结构的滤波器进行对比。

图4是通用的高频低通滤波器的电路图。

参照图4，通用的高频低通滤波器可包括串联至信号线（信号通过其进行传输）的两个电感器L4和L5、以及被分流连接至两个电感器之间的连接节点N的电感器L6和电容器C。根据本发明的实施方式，可制造其中串联连接的两个电感器L4和L5被实现为如图1所示的单绕组串联电感器阵列。

图5是根据现有技术实现的图4滤波器的平面图。

如图5所示，在根据现有技术实现的高频低通滤波器中，为了实现串联连接的两个电感器L4和L5和分流连接在两个串联电感器之间的电感器L6，使用三个绕组结构。此外，高频低通滤波器进一步包括连接至电感器L6的电容器C以及连接至电容器C的接地图案GND。类似地，图5所示根据现有技术实现的高频低通滤波器需要宽度为370μm以及长度为300μm，即，约111000μm²的布置面积。

图6是利用根据本发明实施方式被实现为单绕组的串联电感器阵列所实现的图4滤波器的平面图。

如图6所示，利用根据本发明实施方式被实现为单个绕组的串联电感器阵列实现的滤波器被实现为两个绕组。串联的电感器L4和L5可实现为单个绕组结构，分流连接至串联的两个电感器L4和L5之间的连接节点N的电感器可被实现为另一绕组结构。串联的电感器L4和L5被实现为根据本发明实施方式的电感器阵列。对应于两个电感器L4和L5之间的连接节点N的绕组结构的区域可设置有端子部，实现分流连接的电感器L6的绕组结构可被形成于端子部。在多层电路中，实现电感器L6的绕组结构可形成在与实现串联的两个电感器L4和L5的绕组结构相同的层。此外，在多层电路中，电感器L6可连接至安装在与电感器L6相同层的电容器C，电容器C可连接至形成在与电容器C相同层的接地图案GND。图6所示的根据本发明实施方式包括被实现为单绕组的串联电感器阵列的滤波器可具有260μm的宽度和250μm长度，以使其布置面积约为65000μm²。当相比于图5所示的根据现有技术的滤波器时，根据本发明的滤波器可具有被减少约30%以上的布置面积。

如上所述，由于相比于图5中的滤波器的情况，图6所示的根据本发明实施方式包括被实现为单绕组的串联电感器阵列的滤波器可减少绕组结构的数量，所以用于实现滤波器的布置面积可被极大地减少。

同时，在图7和图8中示出了通过对比图5和图6所示的滤波器获得的结果。在图7和图8中，端口1是图5所示的根据现有技术的滤波器的输入端口，端口2是图5所示根据现有技术的滤波器的输出端口。此外，在图7和图8中，端口3是图6所示的根据本发明实施方式的滤波器的输入端口，端口4是图6所示的根据本发明实施方式的滤波器的输出端口。

确定的是在根据现有技术的滤波器和根据本发明实施方式的滤波器中，如图7所示，S参数特性彼此相似，在图8所示的史密斯圆图中，高频特性也大体彼此相等。

如上所述，可以确定的是根据本发明的实施方式，在具有减少的布置面积的同时，可不改变高频特性来实现性能大体相等的高频低通滤波器。

如上所述，根据本发明的实施方式，由于具有串联的至少两个电感器的电路可被利用单个绕组结构实现，在实现包括多个串联电感器的电部件和电子部件时，可极大地减少用于形成绕组结构的布置面积。此外，串联电感器阵列可帮助实现整体电产品和电子产品的小型化和轻薄化。

虽然结合实施方式示出并描述了本发明，但对于本领域技术人员来说明显的是在不脱离所附权利要求规定的本发明的精神和范围的前提下可进行变形和变化。

Claims (11)

1.一种被实现为单绕组的串联电感器阵列，所述串联电感器阵列包括：

绕组结构，具有两端；以及

一个或多个端子部，电连接至所述绕组结构的所述两端之间的区域以形成外部电连接，

其中，所述绕组结构具有以下结构，在所述结构中，具有形成在所述绕组结构位于其所述两端与所述端子部之间的区域或所述端子部之间的区域中的电感的多个电感器被串联连接。

2.根据权利要求1所述的串联电感器阵列，其中，所述串联电感器阵列被实现为多层电路，所述绕组结构在所述多层电路中的层上形成为导电图案。

3.根据权利要求2所述的串联电感器阵列，其中，所述一个或多个端子部包括：

导电通孔，电连接至所述绕组结构的所述两端之间的区域；以及

在形成所述绕组结构的层的上或下层形成的导电图案，被形成为电连接至所述导电通孔并形成外部电连接。

4.一种包括被实现为单绕组的串联电感器阵列的滤波器，所述滤波器包括：

串联电感器阵列，包括：第一绕组结构，具有两端，信号通过所述两端被输入和输出；以及一个或多个端子部，电连接至所述第一绕组结构的所述两端之间的区域以形成外部电连接，所述第一绕组结构具有以下结构，在所述结构中，具有形成在所述第一绕组结构位于其所述两端与所述端子部之间的区域或所述端子部之间的区域中的电感的多个电感器被串联连接；以及

电器件，连接至所述一个或多个端子部。

5.根据权利要求4所述的滤波器，其中，所述串联电感器阵列被实现为多层电路，所述第一绕组结构在所述多层电路中的层上被形成为导电图案。

6.根据权利要求5所述的滤波器，其中，连接至所述电器件的所述一个或多个端子部包括：

导电通孔，电连接至所述第一绕组结构的所述两端之间的区域；以及

在形成所述第一绕组结构的层的上或下层形成的导电图案，被形成为电连接至所述导电通孔并形成与所述电器件的电连接。

7.根据权利要求6所述的滤波器，其中，所述电器件被布置在形成所述第一绕组结构的层。

8.根据权利要求4所述的滤波器，进一步包括：在形成所述第一绕组结构的层形成的接地图案，被连接至所述电器件。

9.根据权利要求4所述的滤波器，其中，所述电器件包括电容器。

10.根据权利要求9所述的滤波器，其中，所述电器件进一步包括：第二绕组结构，连接在所述一个或多个端子部与所述电容器之间，以提供电感。

11.根据权利要求10所述的滤波器，其中，所述第二绕组结构和所述第一绕组结构形成在同一层。

Images