CN101647326B - 多层印刷线路板 - Google Patents
多层印刷线路板 Download PDFInfo
- Publication number
- CN101647326B CN101647326B CN2008800058414A CN200880005841A CN101647326B CN 101647326 B CN101647326 B CN 101647326B CN 2008800058414 A CN2008800058414 A CN 2008800058414A CN 200880005841 A CN200880005841 A CN 200880005841A CN 101647326 B CN101647326 B CN 101647326B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- plane
- ground
- layer
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
在多个电源/接地层(46、34)和多个信号层相(30、38、42、50)互隔着绝缘层(32、36、40、44、48)层叠而成的多层印刷线路板(10)中,在隔着一个绝缘层与电源/接地层相对的信号层中没有形成信号线的空区域(62)上形成辅助电源/接地平面(80、82),由此在这些电源/接地层和信号层之间构成伪电容器。根据该多层印刷线路板,在信号线的形成和伪电容器的平面电极的形成上共用相同的导体层。
Description
技术领域
本发明涉及一种多层印刷线路板,特别是涉及一种抑制安装在多层印刷线路板上的电子部件的电源噪声的技术。
背景技术
如今,使用了计算机的电子设备正在普及,在这种电子设备中使用各种基板。作为各种基板,例如存在CPU基板、存储器基板、存储器控制基板、外围装置用控制基板、外围装置用接口基板、无线通信用基板、存储器增设用存储器模块基板等。
要求电子设备高性能化以及小型轻量化,因此对各种基板也有同样要求。为了满足这种要求而提出了印刷线路板。根据该印刷线路板,布线不是由导线来完成,而是通过利用精细印刷和/或蚀刻形成图案来进行的,因此布线容易进行高密度化。另外,为了进一步高密度化,提出了层叠印刷线路板。
总之,基板都是在其上安装了电子部件的状态下使用的。在该使用状态下,有可能产生电子部件的电源噪声,该电源噪声成为电子部件动作不稳定的要因。因此,为了抑制电源噪声,已经对基板采取了一些对策。
典型地,为了抑制电源噪声而在基板上与电子部件一起安装作为独立部件的电容器。为了应对基板小型化的要求,使用贴片电容器作为小型电容器。
然而,对基板追加作为独立部件的电容器导致作为产品整体的成本上升,基板上的有限的可安装面积被电容器所占而导致能够安装重要电子部件的数量受到限制。
与此相对,日本国特开平7-142871号公报公开了如下技 术:利用多层印刷线路板的寄生电容来构成伪电容器,利用该伪电容器来抑制电源噪声。
发明内容
然而,在采用日本国特开平7-142871号公报所公开的技术的情况下,为了在多层印刷线路板内构筑伪电容器,该多层印刷线路板内的多个导体层中的至少一个作为用于形成伪电容器的平面电极的专用导体层来使用。为此,在采用该技术的情况下,妨碍将多层印刷线路板内的导体层高效地利用于电子部件的布线。
以这种情况为背景,本发明是以如下内容为课题而完成的:尽可能不牺牲多层印刷线路板内的导体层的利用效率,利用多层印刷线路板的寄生电容来构成伪电容器,利用该伪电容器来抑制电源噪声。
根据本发明,提供一种多层印刷线路板,例如是多个电源/接地层和多个信号层相互隔着绝缘层层叠而成的多层印刷线路板,在隔着一个绝缘层而与电源/接地层相对的信号层中没有形成信号线的空区域上形成辅助性的电源/接地平面,由此在形成在电源/接地层上的主电源/主接地平面和形成在信号层上的辅助电源/辅助接地平面之间构成伪电容器。
根据该多层印刷线路板,在信号线的形成和伪电容器的平面电极的形成上共用相同的导体层。
根据本发明,提供多种方式。下面例示性地列举出这些方式的一部分,各方式按项区分,对各项附加编号,以根据需要引用其它项编号的形式进行记载。
(1)一种多层印刷线路板,其由多个电源/接地层和多个信号层相互隔着绝缘层层叠而成,其中,上述多个电源/接地层分 别形成有作为主电源平面或者接地平面的主电源/接地平面,上述多个信号层分别形成有信号线,在该多层印刷线路板中
上述多个电源/接地层中的至少一个被选择为至少一个对象电源/接地层,
上述多个信号层中隔着一个绝缘层与各对象电源/接地层相对的至少一个信号层被选择为至少一个对象信号层,
各对象信号层具有形成有上述信号线的信号线区域和没有形成上述信号线的空区域,
在该空区域中,以与形成在上述对象电源/接地层上的主电源/接地平面相对的姿势来形成作为辅助性电源平面或者接地平面的辅助电源/接地平面,
由此,该辅助电源/接地平面和形成在上述对象电源/接地层上的主电源/接地平面相互共同地作为平面伪电容器进行动作。
在该多层印刷线路板中,利用信号层中没有形成信号线的区域即空区域来形成伪电容器的平面电极。因而,根据该多层印刷线路板,在信号线的形成和伪电容器的平面电极的形成上共用相同的导体层,其结果不用在多层印刷线路板上形成用于形成伪电容器的平面电极的专用导体层就能完成。
由此,根据该多层印刷线路板,尽可能不牺牲该多层印刷线路板内的导体层的利用效率,利用多层印刷线路板的寄生电容来构成伪电容器,利用该伪电容器容易抑制电源噪声。
并且,根据该多层印刷线路板,在电源/接地层和隔着一个绝缘层与该电源/接地层相对的信号层之间构成伪电容器。
另一方面,伪电容器的电极间距离、即电源/接地层与信号层之间的间隔越窄,该伪电容器的静电容量越大。另外,伪电容器的静电容量越大,该伪电容器抑制电源噪声的能力越高。
因而,根据该多层印刷线路板,与在电源/接地层和隔着两层以上的绝缘层与该电源/接地层相对的信号层之间构成伪电容器的情况相比,伪电容器的静电容量增加,从而容易提高该伪电容器的电源噪声抑制能力。
并且,根据该多层印刷线路板,利用主电源/接地平面作为伪电容器的第一平面电极。另一方面,通常,在电源/接地层上形成主电源/接地平面,从而使其具有比信号层的空区域(是没有形成信号线的区域,形成辅助电源/接地平面的区域)具有更大的面积。因而,不管该空区域(辅助电源/接地平面)在信号层上的位置如何,都正对着主电源/接地平面。
由此,根据该多层印刷线路板,在正对主电源/接地平面的空区域上形成伪电容器的第二平面电极,因此该平面电极不管其位置如何,都正对着上述第一平面电极。
因而,根据该多层印刷线路板,为了实现在电源/接地层和信号层之间构成伪电容器的目的,不用牺牲在该信号层上定位空区域时的自由度。
(2)根据第(1)项所述的多层印刷线路板,上述至少一个对象信号层包括分别位于各对象电源/接地层两侧的两侧信号层,
在这些两侧信号层中都形成上述辅助电源/辅助接地平面,
由此,在各对象电源/接地层的两侧构成上述平面伪电容器。
根据该多层印刷线路板,关于电源层和接地层中的至少一个,在各层的两侧分别构成平面伪电容器。因而,根据该多层印刷线路板,容易增加综合的伪电容器的静电容量。另一方面,安装在多层印刷线路板上的电容器的静电容量越大,该电容器就能够以越强的能力抑制电源噪声。
由此,根据该多层印刷线路板,容易提高伪电容器抑制电 源噪声的能力。
并且,根据该多层印刷线路板,形成在一个电源/接地层上的主电源/接地平面被共用为在该电源/接地层两侧分别形成的两个伪电容器的平面电极。
并且,如上所述,通常在电源/接地层上形成该主电源/接地平面,从而使其具有比信号层的空区域大的面积。因而,不管分别位于电源/接地层两侧的两个信号层上的空区域在各信号层上的位置如何,都正对着主电源/接地平面。
由此,根据该多层印刷线路板,为了在一个电源/接地层的两侧分别构成伪电容器,能够自由地决定分别位于该电源/接地层两侧的各信号层上的空区域相对于电源/接地层的位置,并且还能够自由地决定一个信号层上的空区域的位置相对于另一信号层上的空区域的位置。
因而,根据该多层印刷线路板,为了实现在电源/接地层两侧分别构成伪电容器的目的,不用牺牲在各信号层上定位空区域时的自由度就能完成。
(3)根据第(1)项所述的多层印刷线路板,上述多个电源/接地层包括形成有上述主电源平面的电源层和形成有上述主接地平面的接地层,
上述至少一个对象信号层包括隔着上述电源层而相互相对的两个第一信号层和隔着上述接地层而相互相对的两个第二信号层,
在上述两个第一信号层中都形成上述辅助接地平面,
在上述两个第二信号层中都形成上述辅助电源平面,
由此,在上述电源层两侧和上述接地层两侧都构成上述平面伪电容器。
根据该多层印刷线路板,在电源层两侧和接地层两侧都构 成平面伪电容器。由此,根据该多层印刷线路板,更容易提高伪电容器抑制电源噪声的能力。
(4)根据第(1)~(3)项中的任一项所述的多层印刷线路板,上述至少一个对象信号层包括上述多个信号层中在该多层印刷线路板上露出的露出信号层,
该露出信号层中的上述信号线区域被使用于将电子部件安装在该多层印刷线路板上,
当上述电子部件被安装到上述露出信号层中的上述信号线区域上时,上述辅助电源/辅助接地平面以通过电力供给线与上述电子部件的电源端子或者接地端子电连接的状态形成在相同的露出信号层或者其它信号层中的上述空区域上,
由此,当上述电子部件被安装到该多层印刷线路板上时,在该被安装的电子部件的附近位置上,相对于该电子部件的电源端子以及接地端子以并联连接的状态构成上述平面伪电容器。
根据该多层印刷线路板,当电子部件被安装到该多层印刷线路板上时,在该被安装的电子部件附近位置上,以并联连接在该电子部件的电源端子以及接地端子之间的状态构成平面伪电容器。
因而,根据该多层印刷线路板,该伪电容器作为电子部件的去耦电容器很好地进行作用,其结果很好地抑制电源噪声。
附图说明
图1是表示使用了按照本发明的一个实施方式的多层印刷线路板10的存储器模块12的主视图。
图2是表示图1所示的存储器模块12的层结构的截面图。
图3是表示在图1所示的存储器模块12自身上形成的伪电容 器的截面图。
图4是表示图3所示的伪电容器和图1所示的DRAM 14之间的连接关系的等效电路图。
具体实施方式
下面根据附图详细地说明本发明的更具体实施方式之一。
图1以主视图示出使用了按照本发明的一个实施方式的多层印刷线路板10的存储器模块12。
该存储器模块12是多层印刷电路板的一例,其通过在多层印刷线路板10上表面安装或者插入安装多个作为电子部件的DRAM 14而构成。
存储器模块12能够通过仅在其一面上安装至少一个DRAM14来构成,或者通过在两面上分别安装至少一个DRAM 14来构成。总之,存储器模块12中至少在一面上安装至少一个DRAM14。
DRAM 14是存储器IC的一例,另外存储器IC是电子部件的一例。如众所周知那样,DRAM 14具有多个端子,在这些端子中与多层印刷线路板10电连接。如图4所示,这些端子具有电源端子(Vcc端子:+1.8V~+2.5V)18和接地端子(GND端子)20。
如图1所示,在存储器模块12中,在其一面安装有多个DRAM 14,并且一起安装有作为其它电子部件的缓冲器(或者驱动器或解码器)22、PLL(Phase-Locked Loop:锁相环)23以及SPD(Serial Presence Detect:串行存在检测)24。
存储器模块12还在其边缘的两面配置有接头端子列28。将该接头端子列28插入到插槽(未图示)来安装该存储器模块12。在该安装状态下,通过电连接到该插槽上的计算机(未图示)来控制该存储器模块12。
图2以截面图概要示出多层印刷线路板10的层结构。
如果为了在语言上与绝缘层进行区别而将信号层、电源层以及接地层统称为“导体层”,则可以说该多层印刷线路板10具有层叠构造,该层叠构造具有六层导体层。
这些六层导体层与夹在其中的五层绝缘层一起在图2中从上向下按照第一层(信号层)30、绝缘层32、第二层(接地层)34、绝缘层36、第三层(信号层)38、绝缘层40、第四层(信号层42)、绝缘层44、第五层(电源层)46、绝缘层48以及第六层(信号层)50的顺序排列。
第二层(接地层)34是专用接地层,如图3所示,接地平面70形成为实质上填满第二层(接地层)34整体的满图案(solidpattern)。同样地,第五层(电源层)46也是专用电源层,电源平面72形成为实质上填满第五层(电源层)46整体的满图案。
因而,在本实施方式中,接地平面70是上述“主接地平面”的一例,另外电源平面72是上述“主电源平面”的一例。
为了说明的便利,图2示出为各导体层30、34、38、42、46、50具有与绝缘层32、36、44、48相同的厚度,但是实际上各导体层30、34、38、42、46、50具有小于绝缘层32、36、44、48的厚度。另外,从整体上看绝缘层32、36、40、44、48的厚度并不一样,中央绝缘层40具有最大厚度。
如果例示各层30、32、34、36、38、40、42、44、46、48、50的厚度尺寸,则各导体层30、34、38、42、46、50的厚度是35μm,中央绝缘层40的厚度d2是0.62mm,各绝缘层32、48的厚度d1是0.10mm,各绝缘层36、44的厚度d1是0.12mm。
通过在相邻的绝缘层32、36、40、44、48上将铜箔形成图案来构成各导体层30、34、38、42、46、50。与此相对,各绝缘层32、36、40、44、48由环氧玻璃构成,具有4.0~5.0(例如4.2~4.7)范围内的相对介电常数ε。
各信号层30、38、42、50具有形成有信号线的至少一个信号线区域60和没有形成信号线的多个空区域62。
如图2所示,在本实施方式中,第一层(信号层)30是四层信号层30、38、42、50中在多层印刷线路板10上面露出的露出信号层,另外第六层(信号层)50是在多层印刷线路板10下面露出的露出信号层。
图1中,关于作为一个露出信号层的第一层(信号层)30,用二点虚线示出多个空区域62。关于作为另一露出信号层的第六层(信号层)50,也同样地形成多个空区域62。关于各信号层30、38、42、50,空区域62的总面积占信号层整体面积的约11%~约41%(约26±15%)。
在本实施方式中,在作为露出信号层的第一层(信号层)30的空区域62上形成铜箔制平面状导体图案(辅助性导体图案)。在各信号层30、38、42、50中,一起形成信号线区域60和空区域62。
如图2所示,第一层(信号层)30其下面隔着一个绝缘层32而与第二层(接地层)相对。如图3所示,为了与第二层(接地层)34的接地平面70共同构成平面伪电容器(图3中的电容器No.1),在第一层(信号层)30的空区域62中以上述平面状导体图案(辅助性导体图案)形成电源平面80。
该电源平面80的面积比上述电源平面72小,并且不是专用电源层,而是以与信号线共存的状态形成在第一层30的信号层上。由此,该电源平面80构成上述的“辅助电源平面”的一例。
关于各信号层30、38、42、50,在空区域62整体上形成辅助性导体图案(电源平面或者接地平面),因此关于各信号层30、38、42、50,辅助性导体图案的总面积与空区域62的面积的情况同样地占信号层整体面积的约11%~约41%(约26±15%)。
如图3所示,在其它信号层38、42、50上也与信号层30同样地形成辅助性导体图案(电源平面或者接地平面)。下面对其进行具体说明。
第三层(信号层)38中也存在形成有信号线的至少一个信号线区域60和没有形成信号线的多个空区域62。该第三层(信号层)38其上面隔着一个绝缘层36与第二层(接地层)34相对。为了与第二层(接地层)34的接地平面70共同构成平面伪电容器(图3中的电容器No.2),在该第三层(信号层)38的空区域62中形成其它电源平面80(上述“辅助电源平面”的一例)。
因而,在本实施方式中,第二层(接地层)34的两侧都构成平面伪电容器,相同的第二层(接地层)34的接地平面70被两侧的伪电容器所共用。
第四层(信号层)42中也存在形成有信号线的至少一个信号线区域60和没有形成信号线的多个空区域62。该第四层(信号层)42其下面隔着一个绝缘层44与第五层(电源层)46相对。为了与第五层(电源层)46的电源平面72共同构成平面伪电容器(图3中的电容器No.4),在该第四层(信号层)42的空区域62中形成接地平面82。
该接地平面82的面积比上述接地平面70小,并且不是专用接地层,而是以与信号线共存的状态形成在作为信号层的第四层42上。由此,该接地平面82构成上述的“辅助接地平面”的一例。
第四层(信号层)42其上面隔着一个绝缘层40与第三层(信号层)38相对。在本实施方式中,多层印刷线路板10构成为形成在第四层(信号层)42的空区域62上的接地平面82与形成在第三层(信号层)38的空区域62上的电源平面80至少一部分相互相 对。
因而,在本实施方式中,形成在第四层(信号层)42上的接地平面82不仅与形成在第五层(电源层)46上的电源平面72之间构成伪电容器(图3中的电容器No.4),与形成在第三层(信号层)38上的电源平面80之间也构成伪电容器(图3中的电容器No.3)。
第六层(信号层)50是在多层印刷线路板10的下面露出的露出信号层。该第六层(信号层)50中也存在形成有信号线的至少一个信号线区域60和没有形成信号线的多个空区域62。
该第六层(信号层)50其上面隔着一个绝缘层48与第五层(电源层)46相对。为了与第五层(电源层)46的电源平面72共同构成平面伪电容器(图3中的电容器No.5),在该第六层(信号层)50的空区域62中形成其它接地平面82(上述“辅助接地平面”的一例)。
因而,在本实施方式中,在第五层(电源层)46两侧都构成平面伪电容器,相同的第五层(电源层)46的电源平面72被两侧的伪电容器所共用。
由此,在本实施方式中,如图3所示,伪电容器形成在多层印刷线路板10上,其数量与绝缘层32、36、40、44、48的数量相同。
具体地说,在本实施方式中,第一层(信号层)30与第二层(接地层)34之间构成电容器No.1,第二层(接地层)34与第三层(信号层)38之间构成电容器No.2,第三层(信号层)38与第四层(信号层)42之间构成电容器No.3,第四层(信号层)42与第五层(电源层)46之间构成电容器No.4,第五层(电源层)46与第六层(信号层)50之间构成电容器No.5。这些五个伪电容器在电气电路上相互并联连接。
通常,电容器的静电容量C([F])能够以式
C=ε0×ε×S/d
来求出。其中,“ε0”是指真空介电常数,“ε”是指相对介电常数,“S”是指相对电极的面积([m2]),“d”是指相对电极间的距离([m])。
因而,关于图3所示的各伪电容器,相对电极间的距离d即层间隔(绝缘层厚度)越小,静电容量C越大。
在该多层印刷线路板10的一个实验例中,真空介电常数ε0是8.854×10-12,相对介电常数ε是4.7。另外,相对电极的面积S以多层印刷线路板10的宽度尺寸(30mm)×长度尺寸(133.35mm)×辅助电源/接地平面的面积占有率(26%)来计算。
因而,在计算上,电容器No.1以及No.5各自的静电容量大约是420pF,另外电容器No.2以及No.4各自的静电容量大约是350pF,电容器No.3的静电容量大约是70pF。
在本实施方式中,如图3所示,利用多层印刷线路板10中的狭窄层间来构成电容器No.1、No.2、No.4以及No.5,因此容易使各伪电容器的静电容量极大化。
如图1所示,第一层(信号层)30上的多个空区域62配置在至少一个DRAM 14的附近。各DRAM 14的电源端子18通过电力供给线88与这些空区域62中形成在最接近或者足够接近的空区域62上的电源平面80电连接。另一方面,各DRAM 14的接地端子20通过贯通各绝缘层32、36、40、44、48的导体通路(未图示)连接到第二层(接地层)34的接地平面70上。
在本实施方式中,如图1所示,在第一层(信号层)30的表面上一起形成DRAM 14和辅助电源平面80,并且这些DRAM 14和辅助电源平面80通过形成在相同表面上的电力供给线88相互连接。
但是,能够以安装在第一层(信号层)30的表面上的DRAM14和形成在与该第一层(信号层)30不同的信号层例如第三层(信号层)38上的辅助电源平面80由通过绝缘层32的电力供给线88来相互连接的方式来实施本发明。即,要相互连接的DRAM14和辅助电源平面80(辅助接地平面82也相同)也可以不形成在同一信号层上。
因而,如图4中作为等效电路而示出的那样,在第一层(信号层)30上的各DRAM 14的附近位置上,以并联连接在各DRAM14的电源端子18和接地端子20之间的状态配置电容器No.1(在图4中以“C”表示)。
在本实施方式中,以上那样构成的各伪电容器作为各DRAM 14的去耦电容器进行动作,由此,从各DRAM 14阻断连接到各DRAM 14上的电源线的噪声即电源电压变动。
如果输入到各DRAM 14的电源电压的变动得到抑制,则各DRAM 14的动作稳定。
如上所述,在本实施方式中容易使各伪电容器的静电容量极大化。并且,在需要通过各伪电容器来抑制噪声的各DRAM14的附近位置上配置各伪电容器,因此容易降低各伪电容器与各DRAM 14之间的内部阻抗。
如果在多层印刷线路板10上追加作为独立部件的贴片陶瓷电容器,则能够从DRAM 14阻断电源噪声中的低频成分。然而,针对电源噪声中的高频成分,这种电容器因其电容器本身的残留电感而起到电感的作用。
另一方面,为了减轻高频噪声的问题,能够采取如下对策,即,在一个多层印刷线路板10上增加使用作为独立部件的贴片电容器的个数。然而,该对策有可能导致存储器模块12的成本上升或者电子部件的可安装面积减少这种新问题。
与此相对,在本实施方式中,各伪电容器由平面电极构成, 因此容易减少各伪电容器的残留电感。当各伪电容器的残留电感减少时,各伪电容器作为电感来起作用的能力降低,因此不仅电源噪声中的低频成分通过各伪电容器,高频成分也通过各伪电容器。其结果,通过各伪电容器,不仅良好地去除电源噪声中的低频成分的噪声,也良好地去除高频成分的噪声。
由此,根据本实施方式,容易抑制用贴片陶瓷电容器等难以抑制干净的高频(例如1GHz~1.5GHz)的电源噪声,其结果,容易完全省略使用这种电容器,或者即使使用也容易减少其个数。
这样,当存储器模块12的部件数量被削减时,存储器模块12的平均故障间隔MTBF得到改善,可靠性上升。
这样,根据本实施方式,通过利用信号层30、38、42、50中的空区域来构成平面状伪电容器,能够使其作为高性能的去耦电容器进行动作。
即,根据本实施方式,利用多层印刷线路板10的寄生电容并且使该寄生电容极大化,从而即便是高频电源噪声也能够不增加贴片陶瓷电容器的使用个数而从DRAM 14良好地阻断。
在本实施方式中,在相同导体层上仅形成主接地平面70和主电源平面72中的某一个,但是也能够以在相同的导体层上形成这些主接地平面70和主电源平面72双方的方式来实施本发明。在该方式中,辅助电源平面80以及辅助接地平面82也一起形成在相同的信号层上。
以上,根据附图详细地说明了本发明的一个实施方式,但是这些是例示,能够以不脱离本发明主旨而根据本领域技术人员的知识实施了各种变形和/或改良的其它方式来实施本发明。
Claims (3)
1.一种多层印刷线路板,其由多个电源/接地层、多个信号层相互隔着绝缘层层叠而成,其中,上述多个电源/接地层分别形成有作为主要的电源平面或者接地平面的主电源/接地平面,上述多个信号层分别形成有信号线,在该多层印刷线路板中,
上述多个电源/接地层中的至少一个被选择作为至少一个对象电源/接地层,
上述多个信号层中的隔着一个绝缘层与各对象电源/接地层相对的至少一个信号层被选择作为至少一个对象信号层,
各对象信号层具有形成有上述信号线的信号线区域和没有形成上述信号线的空区域,
在该空区域中,以与形成在上述对象电源/接地层上的主电源/接地平面相对的姿势来形成作为辅助性电源平面或者接地平面的辅助电源/接地平面,
由此,该辅助电源/接地平面和形成在上述对象电源/接地层上的主电源/接地平面相互共同地作为平面伪电容器进行动作,
其中,上述至少一个对象信号层包括分别位于各对象电源/接地层两侧的两侧信号层,
在这些两侧信号层中的每一个信号层中形成上述辅助电源/接地平面,
由此,在各对象电源/接地层的两侧构成上述平面伪电容器。
2.一种多层印刷线路板,其由多个电源/接地层、多个信号层相互隔着绝缘层层叠而成,其中,上述多个电源/接地层分别形成有作为主要的电源平面或者接地平面的主电源/接地平面,上述多个信号层分别形成有信号线,在该多层印刷线路板中,
上述多个电源/接地层中的至少一个被选择作为至少一个对象电源/接地层,
上述多个信号层中的隔着一个绝缘层与各对象电源/接地层相对的至少一个信号层被选择作为至少一个对象信号层,
各对象信号层具有形成有上述信号线的信号线区域和没有形成上述信号线的空区域,
在该空区域中,以与形成在上述对象电源/接地层上的主电源/接地平面相对的姿势来形成作为辅助性电源平面或者接地平面的辅助电源/接地平面,
由此,该辅助电源/接地平面和形成在上述对象电源/接地层上的主电源/接地平面相互共同地作为平面伪电容器进行动作,
其中,上述多个电源/接地层包括形成有上述主电源平面的电源层和形成有上述主接地平面的接地层,
上述至少一个对象信号层包括隔着上述电源层而相互相对的两个第一信号层和隔着上述接地层而相互相对的两个第二信号层,
在上述两个第一信号层中的每一个第一信号层中形成上述辅助接地平面,
在上述两个第二信号层中的每一个第二信号层中形成上述辅助电源平面,
由此,在上述电源层两侧和上述接地层两侧都构成上述平面伪电容器。
3.根据权利要求1或2所述的多层印刷线路板,其特征在于,
上述至少一个对象信号层包括上述多个信号层中的在该多层印刷线路板上露出的露出信号层,
该露出信号层中的上述信号线区域被使用于将电子部件安装到该多层印刷线路板上,
当上述电子部件被安装到上述露出信号层中的上述信号线区域上时,在能够通过电力供给线与上述电子部件的电源端子或者接地端子电连接的状态下,在相同的露出信号层或者其它信号层中的上述空区域上形成上述辅助电源/辅助接地平面,
由此,当上述电子部件被安装到该多层印刷线路板上时,在该被安装的电子部件的附近位置上,以与该电子部件并联连接在该电子部件电源端子和接地端子之间的状态构成上述平面伪电容器。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007042135 | 2007-02-22 | ||
JP042135/2007 | 2007-02-22 | ||
JP2007043173A JP5124150B2 (ja) | 2007-02-22 | 2007-02-23 | 多層プリント配線板 |
JP043173/2007 | 2007-02-23 | ||
PCT/JP2008/052613 WO2008102717A1 (ja) | 2007-02-22 | 2008-02-18 | 多層プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101647326A CN101647326A (zh) | 2010-02-10 |
CN101647326B true CN101647326B (zh) | 2011-12-07 |
Family
ID=39907814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008800058414A Active CN101647326B (zh) | 2007-02-22 | 2008-02-18 | 多层印刷线路板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5124150B2 (zh) |
CN (1) | CN101647326B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9949360B2 (en) | 2011-03-10 | 2018-04-17 | Mediatek Inc. | Printed circuit board design for high speed application |
JP5352019B1 (ja) * | 2012-11-14 | 2013-11-27 | 太陽誘電株式会社 | 多層回路基板及び高周波回路モジュール |
JP2015005716A (ja) * | 2013-05-24 | 2015-01-08 | アイカ工業株式会社 | 多層プリント基板 |
CN104731435A (zh) | 2015-04-03 | 2015-06-24 | 合肥鑫晟光电科技有限公司 | 触控面板及制作方法、显示装置 |
CN105307390B (zh) * | 2015-11-13 | 2018-12-11 | 廖建兴 | 一种pcb板结构 |
CN106535469A (zh) * | 2016-12-13 | 2017-03-22 | 郑州云海信息技术有限公司 | 一种背板及一种背板的制作方法 |
JP2021028934A (ja) * | 2019-08-09 | 2021-02-25 | キヤノン株式会社 | プリント基板 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142871A (ja) * | 1993-11-17 | 1995-06-02 | Matsushita Electric Ind Co Ltd | プリント基板 |
JP2002329976A (ja) * | 2001-04-26 | 2002-11-15 | Kyocera Corp | 多層配線基板 |
-
2007
- 2007-02-23 JP JP2007043173A patent/JP5124150B2/ja active Active
-
2008
- 2008-02-18 CN CN2008800058414A patent/CN101647326B/zh active Active
Non-Patent Citations (2)
Title |
---|
JP特开2002-329976A 2002.11.15 |
JP特开平7-142871A 1995.06.02 |
Also Published As
Publication number | Publication date |
---|---|
CN101647326A (zh) | 2010-02-10 |
JP2008235293A (ja) | 2008-10-02 |
JP5124150B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101647326B (zh) | 多层印刷线路板 | |
US6819543B2 (en) | Multilayer capacitor with multiple plates per layer | |
US7262951B2 (en) | De-coupling capacitors produced by utilizing dummy conductive structures integrated circuits | |
US7355836B2 (en) | Array capacitor for decoupling multiple voltage rails | |
US8199522B2 (en) | Printed circuit board | |
US7986532B2 (en) | Split thin film capacitor for multiple voltages | |
US7923809B2 (en) | Semiconductor device having shield structure | |
US7791896B1 (en) | Providing an embedded capacitor in a circuit board | |
US20090219668A1 (en) | Capacitor devices having multi-sectional conductors | |
US20210118872A1 (en) | Vertical noise reduction in 3d stacked semiconductor devices | |
US7875808B2 (en) | Embedded capacitor device having a common coupling area | |
US20070205498A1 (en) | Signal Routing in a Multilayered Printed Circuit Board | |
US20120224333A1 (en) | Multi-plate board embedded capacitor and methods for fabricating the same | |
US20150181708A1 (en) | Semiconductor package module | |
US20210045234A1 (en) | Printed circuit board including auxiliary power supply and electronic apparatus including the same | |
US10522456B2 (en) | Capacitor structure and semiconductor device including the same | |
US7176575B2 (en) | Input/output routing on an electronic device | |
US11191151B2 (en) | Semiconductor module including a printed circuit board | |
US20240105583A1 (en) | Interconnect structure with increased decoupling capacitance | |
KR20060115284A (ko) | 다층배선기판 및 그 제조 방법 | |
JP2010238826A (ja) | キャパシタ内蔵配線基板 | |
TW202414764A (zh) | 具有增加之解耦電容的互連結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |