CN1977574A - 多层布线基板及其制造方法，以及使用多层布线基板的半导体装置与电子设备 - Google Patents

多层布线基板及其制造方法，以及使用多层布线基板的半导体装置与电子设备 Download PDF

Info

Publication number
CN1977574A
CN1977574A CNA2006800003696A CN200680000369A CN1977574A CN 1977574 A CN1977574 A CN 1977574A CN A2006800003696 A CNA2006800003696 A CN A2006800003696A CN 200680000369 A CN200680000369 A CN 200680000369A CN 1977574 A CN1977574 A CN 1977574A
Authority
CN
China
Prior art keywords
layer
solid electrolytic
electrolytic capacitor
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800003696A
Other languages
English (en)
Other versions
CN1977574B (zh
Inventor
菅谷康博
山本义之
朝日俊行
三木胜政
胜又雅昭
齐滕义行
中山武司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1977574A publication Critical patent/CN1977574A/zh
Application granted granted Critical
Publication of CN1977574B publication Critical patent/CN1977574B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种多层布线基板，包含：多个布线板，包含具有接地层与电源层的多个布线层；固体电解电容器，在箔状金属基底的一面或两面上依次形成绝缘氧化被膜层、电解质层、以及导电体层；以及导电性部件，贯通于布线板的厚度方向。并且，固体电解电容器以夹在多个布线板之间的方式配置，导电体层与形成在接地层的接地电极相连接，箔状金属基底与形成在电源层的电源电极相连接。

Description

多层布线基板及其制造方法，以及使用多层布线基板的半导体装置与电子设备
技术领域
本发明涉及多层布线基板、包含多层布线基板的半导体装置、以及使用多层布线基板的电子设备。
背景技术
伴随近年的电子设备的小型化、高功能化，构成电子设备的半导体元件的多PIN(针脚)化、高速化、高速传送化正在不断发展。在用于所述设备的印刷电路板上，安装有安装了半导体元件的组件与多个无源零件。这些无源零件多为电容器元件。这些电容器中大部分用于使叠加于供给电压的开关干扰等噪声平滑。而且，也可用作去耦电容器，所述去耦电容器防止处理器所产生的高频噪声流过整个印刷电路板。而且，被用于在切换处理器的工作模式的短时间内供给大量电流而防止引起的电压降落。为了有效地实现这些作用，必要条件是这些电容器减小等效串联电感(ESL)的值。通常，为了减小ESL，并联地布线、安装多数电容器。多使用片式叠层陶瓷电容器作为这些电容器元件。但是，在叠加偏置电压时、或者使用工作环境温度变高时，陶瓷电容器容量大幅度降低。
作为降低由安装在所述电子设备的半导体元件产生的电源干扰的方法，众所周知的是尽可能将电容器元件安装在半导体元件附近。因此，提出在构成半导体封装的插入层基板中内置电容器元件。例如，片式电容器内置的基板公开于日本专利申请特开2001-185460号公报和日本专利申请特开平11-220262号公报中。另外，如日本专利第2738590号公报所公开，提出另一种作为去耦电容器的多层基板，所述多层基板将被导体箔所夹持的介电层有效地作为电容层利用。另一方面，将具有大容量的铝电解电容器等的板式电容器内置在印刷电路板中的事例被公开于日本专利申请特开平10-97952号公报和日本专利申请特开2002-359160号公报中。
作为用于封装的多层布线基板，广泛使用如图10所示的玻璃纤维环氧树脂多层基板。所述玻璃纤维环氧树脂多层基板55包含：绝缘层50，使环氧树脂浸渍且硬化在作为加强材料的玻璃织布中；以及形成在绝缘层50的两面的布线图案51。布线图案51由铜箔而构成，在布线图案51上也形成有绝缘层50。在玻璃纤维环氧树脂多层基板55中，形成有贯通孔(through-hole)52，在贯通孔52的内壁，利用镀敷技术形成铜层53。而且，在玻璃纤维环氧树脂多层基板55的最上层，形成有由铜箔构成的布线图案54。所述玻璃纤维环氧树脂多层基板55也称为利用通孔镀敷技术而获得的多层布线基板。因为利用通孔镀敷技术而获得的多层布线基板可以以低成本而大量生产，所以也被非常广泛地采用为半导体封装的插入层基板。而且，利用引线接合工艺安装半导体元件56时，多使用利用所述通孔镀敷技术而获得的多层基板。
另一方面，利用布线层的平头电极与焊料凸块或金Au凸块而连接的倒装芯片法而安装半导体元件时，要求更高密度的布线，因此开发了使用增层技术的增层多层印刷布线基板(以下，称为“增层基板”)。增层基板是这样的基板：将例如玻璃纤维环氧树脂多层基板作为主基板，在主基板上，堆积形成布线图案的绝缘层，并且，利用通孔连接上下层间的布线图案而形成。因为在增层基板中，下层的布线图案与上层的布线图案的必要处可以由通孔连接，所以所连接的通孔的空间变小。结果，可以减小通孔的直径而且使线宽、线间距变微细，从而可以实现高密度的布线。连接增层基板的层间的通孔通常利用镀敷而形成，但也开发了不使用镀敷而使用导电浆料形成通孔的增层基板。例如、ALIVH(注册商标)以及B2it(注册商标)，是使用导电浆料的增层基板，其无主基板，且所有层均作为增层层。
为了使包含所述半导体装置的电子设备的电气特性提高，必须将以去耦电容器为首的多个电容器元件安装在印刷电路板上，从而零件数变多，难以实现小型化、低成本化。
如图10所示，利用目前所广泛使用的玻璃-环氧树脂多层基板以及引线接合法安装的半导体封装，如果半导体的工作速度在100MHz以下的用途使用，则无需太考虑包含导线的布线的长度。但是，如成像系统的半导体，需要传送大量信息的某些半导体封装中，为了使其正常工作，必须安装多个用于抗干扰的电容器，从而零件数变多。例如，安装在母板上的去耦电容器中，利用并联连接多个电容器来减少等效串联电感(ESL)，因此，零件数不可避免地变多。进一步而言，烧结陶瓷而形成的片式电容器被用作去耦电容器时，必须进一步考虑电容值的温度特性而安装多个。
另一方面，作为降低从半导体元件产生的电源干扰的方法，提出了以尽可能在半导体元件附近形成电容元件为目标，在构成半导体封装的插入层基板中内置电容器元件的方法。例如，如日本专利第2738590号公报中所公开，提出了作为去耦电容器的多层基板，所述多层基板将由导体箔所夹持的树脂材料而构成的介电层有效地作为电容层利用。但是，因为所述构造是树脂类的介电层，所以无法形成介电常数的值为几十这个级别的大容量的电容器。因此，虽然具有去耦的功能，但无法存储充分的电荷，以实现如下作用：使叠加于供给电压的开关干扰等噪声平滑化、或在切换处理器的工作模式的短时间内供给大量电流而防止引起电压降落。即，考虑到抗干扰的零件数的削减效果的情况下，是有限的。而且，半导体的工作速度高速化时，其成为无法应对电源电压的稳定化问题的电容器内置插入层。进一步而言，在一个基膜介电层中存在多个电极时，只有一个电源系统的情况下是良好的，但存在多个电源系统时，就产生了各个电源干扰经介电层而传播的问题。
因此，现有作为内置大容量电容器的装置而在日本专利特开平11-220262号公报中所公开的内置片式电容器的构造。片式电容器的电极通常形成在同一平面上，内置的基板的电源系统电极与接地系统电极必须形成在同一面上。通常，因为电源层与接地层经常形成在各自不同的层上，所以存在为了内置片式电容器而要求大幅度变更设计的问题。
另一方面，如日本专利特开2001-185460号公报中所公开的，提出了在纵方向安装片式电容器，从而利用电源层与接地层的层间而内置电容器的技术方案。但是，此时也无法避免芯片零件周围的设计变更，所述情况仍成问题。另外，还存在如下问题：因为是在纵方向埋设、安装芯片零件的结构，所以电源层、接地层层间的厚度即使使用0603尺寸(单位：mm)这样小的芯片尺寸也有0.6mm的厚度，因而有插入层基板本身的厚度较厚的问题。
另一方面，如日本专利申请特开平10-97952号公报、日本专利申请特开2002-359160号公报中所公开的，提出了单个铝电解电容器内置于基板中以此作为内置厚度较薄且大容量的电容器元件的方案。但是，其要考虑的前提是伴随内置的插入层的设计变更。
发明内容
本发明鉴于所述问题而开发。
本发明的多层布线基板包含：多个布线板，包含具有接地层与电源层的多个布线层；固体电解电容器，在箔状金属基底的一面或者两面依次形成绝缘氧化被膜层、电解质层、以及导电体层；以及导电性部件，贯通于布线板的厚度方向。并且，固体电解电容器以夹在多个布线板间的方式而配置，导电体层与形成在接地层的接地电极相连接，箔状金属基底与形成在电源层的电源电极相连接。
附图说明
图1是本发明的第一实施方式中的一实施例的多层布线基板的剖面图。
图2A是用以说明本发明的第一实施方式的其它实施例的多层布线基板的制造方法的剖面图。
图2B是用以说明本发明的第一实施方式的其它实施例的多层布线基板的制造方法的剖面图。
图3A是用以说明本发明的第一实施方式的另外其它实施例的多层布线基板的制造方法的剖面图。
图3B是用以说明本发明的第一实施方式的另外其它实施例的多层布线基板的制造方法的剖面图。
图4是表示本发明的第二实施方式的一实施例的多层布线基板的结构的剖面图。
图5是表示本发明的第二实施方式的其它实施例的多层布线基板的结构的剖面图。
图6A是用以说明本发明的第二实施方式的多层布线基板的制造方法的工序剖面图。
图6B是用以说明本发明的第二实施方式的多层布线基板的制造方法的工序剖面图。
图7A是用以说明本发明的第二实施方式的多层布线基板的制造方法的工序剖面图。
图7B是用以说明本发明的第二实施方式的多层布线基板的制造方法的工序剖面图。
图8A是用以说明多层布线基板的布线图案的平面图。
图8B是用以说明多层布线基板的布线图案的平面图。
图8C是用以说明多层布线基板的布线图案的平面图。
图8D是用以说明多层布线基板的布线图案的平面图。
图9A是用以说明用于作为本发明的实施方式的半导体装置的多层布线基板的布线图案的平面图。
图9B是用以说明用于作为本发明的实施方式的半导体装置的多层布线基板的布线图案的平面图。
图9C是用以说明用于作为本发明的实施方式的半导体装置的多层布线基板的布线图案的平面图。
图9D是表示相同固体电解电容器的配置的平面图。
图10是表示常规的多层布线基板的结构的剖面图。
附图标记的说明
155    玻璃纤维环氧树脂多层基板
100    复合板
101    固体电解电容器
102    金属基底
103    导电体层
104    玻璃纤维环氧树脂基板
105    玻璃纤维环氧树脂基板
106    电源层电极
107    接地层电极
108    通孔镀敷
109    半导体元件
110    导线
具体实施方式
参照以下的附图，说明本发明的实施方式，但为简化说明，以相同附图标记表示实质上具有相同功能的构成要素。此外，本发明并非限定于以下实施方式。
(第一实施方式)
以下，参照图1、图2A、图2B、图3A以及图3B说明本发明的第一实施方式。图1是本发明的第一实施方式中的实施例1的多层布线基板的剖面图。如图1所示，半导体元件(半导体芯片)109利用引线接合法与玻璃纤维环氧树脂多层基板155相连接，并利用树脂180进行封装。即，图1所示的多层布线基板也可以是半导体封装中的连接半导体与母板的中间基板、插入层(interposer)。而且，玻璃纤维环氧树脂多层基板155作为插入层而发挥功能。如图1所示，玻璃纤维环氧树脂多层基板155是4层布线的多层基板。多层基板155包含玻璃纤维环氧树脂基板104与玻璃纤维环氧树脂基板105。在玻璃纤维环氧树脂基板104的上表面形成第一层的布线层，在其下表面形成第二层的布线层。而且，在玻璃纤维环氧树脂基板105的上表面形成第三层的布线层，在其下表面形成第4层的布线层。在所述第二层与第三层的布线层间，形成固体电解电容器101。固体电解电容器101插入并埋设于玻璃纤维环氧树脂基板104以及玻璃纤维环氧树脂基板105之间。
固体电解电容器101在多层基板155的第二层与第三层的布线层之间，在箔状金属基底102的两面依次生成并形成绝缘氧化被膜层、电解质层、以及导电体层103，并埋设于组合层100中。导电体层103连接于多层基板155的接地电极107，箔状金属基底102与多层基板155的电源电极106相连接。接地电极107形成在多层基板155的第二层，电源电极形成在多层基板155的第三层。
所述连接方法也可以使用导电性树脂粘合剂等，但本实施方式中，使用贯通于多层基板155的厚度方向的通孔镀敷108，连接箔状金属基底102与电源电极106。本实施方式所示的贯通于厚度方向的通孔镀敷108是穿孔构造，但也可以通过填充导电孔浆料而使层间相连接以及使箔状金属基底102与电源电极106相连接。
近来的使用系统LSI的半导体封装中，多以多个电源系统构成系统，因此必须对应于电源系统而形成电容器。此时，可以利用在多层基板155的布线层形成对应于电源系统的电源电极而进行对应。此时，优选使形成电源电极的布线层分割为对应于电源系统的区域，使相同电源系统的电极形成在相同的区域。
箔状金属基底102是以如下方式而形成：利用蚀刻处理使铝箔一侧的一部分粗糙化并且多孔化，从而使表面的面积增加后，氧化处理表面形成作为氧化层的介电薄膜。通常，利用蚀刻处理形成多个微细的多孔部，在其表面上，利用氧化处理而形成薄的介电薄膜，所述介电薄膜作为诱电体而发挥功能。进而，为了在微细的多孔部的内部也实现电气连接，使用聚吡咯或聚噻吩等功能性高分子层，利用化学聚合或电解聚合形成固体电解质层。在所述固体电解质层上，设置集电极层。箔状金属基底102的未蚀刻部与所述集电极层一起实现作为电极的作用，使得电容器发挥功能。
此外，本实施方式中，使用铝箔作为箔状金属基底102，然而，同样地也可以是能够在表面形成介电层的材料、树脂材料、或利用溅射法等薄膜法以其它途径形成等的方法而形成介电层的材料，只要是片状即可以获得相同效果。
而且，本实施方式中，将固体电解电容器101埋设于复合板(compositesheet)100中，但可以埋设于从下述复合板中选择的任一个中：将耐热有机纤维的无纺布作为加强材料而且浸渍了热固树脂的复合板；或者由无机填料与热固树脂而构成的复合板；或者将玻璃纤维的纺织物作为加强材料而且浸渍了热固树脂的复合板。热固树脂使用环氧树脂。
作为使用耐热有机纤维的复合板，例如，是在芳族聚酰胺树脂(aramidresin)无纺布中使用环氧树脂作为热固树脂的复合板，其具有热膨胀系数小的特征。如果在芳族聚酰胺树脂无纺布中，使用环氧树脂作为热固树脂的半固化片，则在填充了内部导通孔浆料(inner via paste)的状态下的叠层时的压力为5MPa左右。因此，固体电解电容器101被埋设而不受损伤。
而且，本实施方式中所使用的复合板100由无机填料与热固树脂而构成。因此，可以利用无机填料的特性改善传热系数，使得表面所安装的半导体元件109产生的热能够高效地释放。无机填料的材料是例如，Al2O3、SiO2、MgO、BN、AlN等。通过无机填料的材料的选择，可以控制各种物理属性。进一步而言，因为复合板没有玻璃纤维等加强材料，所以在基于热压下时熔融软化的内置工序下，可以实现内置固体电解电容器101而不对其造成损伤。而且，因为复合板作为物理属性值的热膨张系数是三维各向同性的，所以在热冲击时对内置元件造成的损伤小。
进一步而言，可以利用选择热固环氧树脂材料而自由地选择内置了固体电解电容器101的复合板100的弹性模量，但最好是10GPa以下的较小的弹性模量。
但是，本发明并非将形成电容器内置层的材料限定为复合板材料，例如也可以使用玻璃纤维环氧树脂半固化片，并且利用加压而渗出的环氧树脂进行浸渍，且树脂材料不受限制。
此外，也可以使用如下加工方法：在玻璃纤维环氧树脂基板104与玻璃纤维环氧树脂基板105之间插入填充了具有可挠性的内部导通孔浆料的复合板而进行叠层。此时，无须形成通孔镀敷孔108。作为层间连接，使用通孔镀敷孔、还是使用导电性内部导通孔浆料的判断是兼顾层数和孔距等的再布线设计、或者兼顾用以层间连接的加工成本而决定的。
而且，本第一实施方式的情况中，玻璃纤维环氧树脂多层基板155是与玻璃纤维环氧树脂基板104、玻璃纤维环氧树脂基板105、以及复合板100不同的层压板，所述复合板100与玻璃纤维环氧树脂基板104与玻璃纤维环氧树脂基板105的材料不相同。但是，因为是利用玻璃纤维环氧树脂两层板上下对称地夹持复合板而构成，所以实质上几乎不产生弯曲。
此外，但本发明并非限定于使用2层板插入层基板，可以使用2层板、3层板、4层板、6层板中任一个。
其次，使用图2A、图2B、图3A、图3B说明内置固体电解电容器101的方法以及连接玻璃纤维环氧树脂基板的电源电极106、接地电极107到固体电解电容器101的连接结构。
图2A、图2B是用以说明本实施方式中的多层基板的制造方法的剖面图。而且，图2A是叠层前的多层基板的剖面图，图2B是已叠层的状态下的多层基板的剖面图。
根据图2A、图2B所示的制造方法，使用填充于复合板100的导电孔浆料111连接玻璃纤维环氧树脂基板的接地电极107与固体电解电容器101的导电体层103。因为利用具有粘合性的复合板100，使固体电解电容器101紧密接触于玻璃纤维环氧树脂基板104、105之间，所以在吸湿后的回流时不会发生剥离等情况。而且，如根据图2A所明确的，复合板100是由夹住电容器101的板和配置在电容器101周围的内置用复合板而构成。如图所示，在夹住电容器101的状态下，叠层并加热基板104、基板105以及复合板100。即，使复合板熔融、软化，且以不在电容器产生内部应力的方式将电容器埋入后硬化。
构造方面应留意的是，因为固体电解电容器101是在铝箔状金属基底102的两面依次生成绝缘氧化被膜层、电解质层以及导电体层103的构造，所以欲直接使用仅具有再布线功能的多层基板(插入层基板)的布线图案时，作为接地电极的导电体层103与电源电极106发生短路。因此，分别留意电源线、接地GND线并分析布线图案就能得到如下构造：在作为电源层的第三层(玻璃纤维环氧树脂基板105的上表面的布线层)上，新设置与电源电极绝缘分离的接地电极107，电性连接固体电解电容器101的导电体层103与设置于多层基板的第三层的接地电极。根据本构造，因为在上下两面都能与接地电极相连接，所以增加了接地效果，就抗干扰而言是很好的。
而且，作为避免导电体层103与电源层的多层基板的第三层短路的方法，可以利用绝缘板或绝缘浆料而简单地实现电解电容器101与多层基板的第三层之间的绝缘。此时，不变更仅具有再布线功能的插入层(多层基板)的布线设计就能够实现内置。
此外，考虑到从半导体元件的平头电极到电容器电极的布线距离，因为作为粘合板的复合板100的厚度直接影响其布线距离的增量，所以多少会使由布线长度而引起的ESL值增加。因此，较理想的是，复合板100以及导电孔浆料111尽可能薄，较理想的是，优选使用50μm以下的复合板。
此外，作为连接阳极的铝箔状金属基底102与玻璃纤维环氧树脂基板的电源电极106的方法，使用通孔镀敷108。
以下，具体说明制造方法。在用玻璃纤维环氧树脂基板104、与玻璃纤维环氧树脂基板105将固体电解电容器101埋设于复合板中的状态下，进行加热、加压。在熔融软化复合板的热硬化环氧树脂时，以2MPa至4MPa左右的压力进行加压，埋设固体电解电容器101，利用从180摄氏度到200摄氏度左右的加热温度，使复合板完全硬化。此外，在此加热/加压工序时，因为利用填充了内部导通孔浆料111的复合板100埋设固体电解电容器101，所以也经由内部导通孔111连接基板的电极107与固体电解电容器101的电极103。之后，使用钻孔器形成通孔，进行通孔镀敷工序。因为镀敷工序时已经在叠层体的表层形成布线图案，所以在此区域形成抗蚀剂后，才进行镀敷工序。结果为，利用通孔108，电源电极106(电源线)与作为固体电解电容器101的阳极部的铝电极箔(即，箔状金属基底102)相连接。因为铝电极箔的厚度为70μm左右，所以可以确保与通孔镀敷充分连接的可靠性。
关于信号线，经由通孔114，形成在第一层的布线层的信号电极112与形成在第4层的布线层的信号电极113相连接。因为通孔114未贯通作为电容层的固体电解电容器101，仅通过具有单一且相对小的介电常数的介电层，所以信号在通孔114部几乎不被劣化。
其次，参照图3A、3B说明其它实施例的多层基板。而且，图3A是叠层前的多层基板的剖面图，图3B是已叠层的状态下的多层基板的剖面图。本实施例中，电源电极106(电源线)与作为本固体电解电容器101的阳极部的铝电极箔(即箔状金属基底102)，利用导电性树脂浆料115相连接。在此应留意的事项是，若使由铝箔构成的金属基底102与导电性树脂浆料115直接接触时，则由于铝氧化膜而不能获得足够的低电阻连接。因此，在金属基底102的表面部分形成难以氧化的镀敷膜181。例如，可以利用在金属基底102的表面实施Au镀敷、Ag镀敷、Ni镀敷，来确保足够的低电阻连接。而且，本实施例中，代替图2A、2B所示的实施例的复合板100，利用具有粘合性的导电性树脂浆料115埋入固体电解电容器101与玻璃纤维环氧树脂基板104、105的界面之间的间隙。根据所述构成，可以更加缩短安装在玻璃纤维环氧树脂基板104上的半导体元件与固体电解电容器101间的距离，可以使受到布线长度影响的ESL值减小。
总结以上内容，概括本第一实施方式的特征，如下所述。
本实施方式中所使用的固体电解电容器元件101可以利用量产的具有10μF等大容量的固体铝电解电容器的树脂封装前的形态(B尺寸：L3.5×W2.8mm D尺寸：L7.3×W4.3mm等)。因此，可以容易地获得处于模制前(树脂封装前)的状态的固体铝电解电容器，可以大幅度降低到固体电解电容器内置为止的制造工序数。而且，通过内置模制前状态的固体铝电解电容器，可以将电容器内置层的厚度减小到300μm以下的级别。
进而，根据本构造，因为在铝箔状金属基底102的两面依次生成绝缘氧化被膜层、电解质层、以及导电体层103，从而形成固体电解电容器101，所以可以获得单位面积有两层叠层的电容效果，从而以非常小的面积即可获得期望的大容量的电容器元件。例如，在成像系统的系统LSI需要比较大的电流的电源系统中，就需要1μF以上的容量。根据所述规格，本结构的固体电解电容器101具有足够大的容量，能够以小面积确保期望的容量。
另一方面，从性能方面来说，因为在铝箔状金属基底102的两面形成绝缘氧化被膜层、电解质层、以及导电体层103，所以可以产生在电荷供给时产生的磁场被抵消的效果，从而可以实现低ESL的电容器元件。因此，通过在玻璃纤维环氧树脂多层基板155内内置电容器元件，可以用最短布线连接电容器与半导体平头电极。结果是，布线所需的回路面积变小，并可以降低辐射干扰等。
进而，在电容器形成区域使用固体电解电容器101，由此可以在狭小的区域形成大容量。
进而，利用将固体电解电容器101配置在电源/接地层间，利用通孔或导电性树脂材料将箔状金属基底与多层布线板的电源电极相连接，由此，不改变仅具有再布线功能的插入层的布线即可进行设计。
换言之，关于半导体封装，能够利用常规的仅具有再布线功能的插入层相同的层数、插脚排列而内置电容器，并且可以与常规使用的母板通用并进行功能评价。这点对于新引入的电容器内置的插入层来说很重要。
进而，因为可以将μF级别的大容量电容器元件内置于基板，所以与仅具有再布线功能的插入层基板相比，可以完全兼备被安装的半导体元件的进一步干扰降低的效果以及抗干扰的电容器功能。因此，可以削减电子设备的零件数。
(第二实施方式)
以下，参照图4到图9D说明本发明的第二实施方式。
本实施方式中，为了简化说明，对与所述第一实施方式中已说明的内容相同的内容省略说明。
图4、图5是本发明的第二实施方式中的多层基板的剖面图。图6A、图6B、图7A、图7B是说明内置固体电解电容器的方法以及连接玻璃/环氧树脂基板的电源电极、接地电极与固体电解电容器的连接构造的图。
本实施方式中的固体电解电容器117与第一实施方式中的固体电解电容器101不同。如图4、图5所示，固体电解电容器117是仅在箔状金属基底的一面上依次生成绝缘氧化被膜层、电解质层、以及导电体层而形成的。
如图6A、图6B、图7A、图7B所示，电极上下分离的构造可以直接有效地利用与常规的仅具有再布线功能的插入层相同的层数、电极构造、以及布线图案。即，电极部120与插入层基板的电源电极106相连接，所述电极部120是对作为固体电解电容器117的阳极侧的铝箔或者铝的部分进行Ni或者Cu镀敷得到的。作为电容器117的接地电极侧的导电体层122与插入层基板的接地电极107相连接。各个电极的连接方法与第一实施方式相同，有两种，分别为：利用填充了内部导通孔浆料111的复合板100而连接的方法、或者利用导电性树脂浆料115而连接的方法。
本实施方式的特征是，因为使用仅在一面形成介电层121的固体电解电容器117，所以与在两面形成介电层的固体电解电容器101相比较，可以形成比图1所示的电容器更薄的厚度。根据本构成，可以使电容器本身的厚度为100μm以下，也可以使电容器内置层123本身的厚度为200μm以下。
图4所示的构造，使用内置有本第二实施方式的电容器的插入层的半导体封装。也如图6A、6B和图7A、7B所示，因为信号线114可以容易地避免贯穿介电层121，所以即使使用本构造也可以维持信号线的质量并且进行布线。因此，将电容器117配置在半导体元件116附近，可以使布线所需的回路面积变小，降低辐射干扰等干扰。
此外，为了在将来使系统LSI的工作速度更加高速化，如图5所示，半导体元件124优选进行倒装芯片安装。由于凸块125使得半导体元件与基板电极间距离在50μm以下，可以大幅度缩短布线长。也可以对应于500MHz以上的时钟。即，可以排除由引线接合法安装中的导线而引起的ESL成分。
所述安装形态的情况，本发明的插入基板(多层基板)也有效，通过在电源层、接地电极层间内置固体电解电容器117，可以对高速半导体元件124供给低ESL小的电容器。利用所述构造，即使对于以1GHz以上而驱动的半导体元件，也可以充足地供给电荷，可以将稳定的电源电压供给到半导体元件。
总之，因为将μF级别的大容量电容器元件内置于基板，所以与仅具有再布线功能的插入层基板相比，可以获得所安装的半导体元件的电源电压稳定(半导体的内部以及母板等的外部这两方面的稳定)、干扰更加低的效果。因为可以大致兼备所有作为抗干扰的电容器功能，所以可以削减电子设备的零件数。例如，数字电视的图像系统的情况下，通常，为了使图像引擎的系统LSI正常工作，在主板配置近50个电容器，但如果使用本发明的电容器内置的半导体封装，即半导体装置，则可将安装于主板的电容器大幅度削减为1/10以下的5个左右。作为本发明的电容器内置的半导体封装的具体用途，在各种模块(例如，GPS模块、照相机模块等)、便携式电子设备中，适用于安装面积有严格限制的移动电话。当然，也可以适用于其它便携式电子设备(例如，PDA、数字照相机等)。
以上，利用合适的实施方式说明了本发明，但所述记述并非限定事项，当然可以作各种改变。例如，可以相互适用各实施方式的构成以及改变例。
其次，说明4层插入层基板的各层布线图案。
从图8A到图8D是常规的各种仅具有再布线功能的插入层基板的各层布线图案例。图8A、图8B、图8C、图8D分别对应于第一层(表层)、第二层、第三层、第4层(最下层)。关于图8A、图8B，伴随引线接合法有多条再布线，再布线的一部分的记载被省略。图8A所示的第一层是将来自半导体元件109、半导体元件116的所有平头电极的信息通过导线而连接的层，包含所有的信号线、电源线、以及接地线。如图8A所示，在半导体元件的正下方，集中配置了第一电源端子202、第二电源端子204、以及接地电极203。信号线的电极201主要形成在外周部。而且，图8B所示的第二层是接地电极层。该层基本上以接地电极205而形成，以电源线、信号线避开接地电极205的方式而贯通。而且，图8C所示的第三层是电源层。该层以二个电源电极208、电源电极206而形成，在利用边界209而分离的区域内，分别独立地存在。所述层中，以接地电极、信号线避开电源电极208、电源电极206的方式而贯通。而且，图8D所示的第四层以安装于母板的平头电极而构成，包含所有信号线、电源线、以及接地线。每个焊点的配置与第一层的大致相同。
另一方面，本发明的多层布线基板中，图9A到图9D表示内置固体电解电容器101a、固体电解电容器101b的布线图案。如图9A到图9D所示，可以几乎不改变布线图案而能够设计内置两个大容量电容器的插入层基板。如图9B、图9C所示，固体电解电容器101a、固体电解电容器101b配置在电极图案上。每个固体电解电容器的阳极电极部310a、阳极电极部310b、阴极部313以位于每个电源系统电极区域208内的方式而形成。
如图9C所示，在铝电解电容器的阳极部，与基板的电源电极相连接的部分310a、310b形成在各电源电极的区域内。
应留意的是，在形成固体电解电容器101a、固体电解电容器101b中的形成接地电极的311a、311b的正下方部分并非电源电极，而必须置换为接地电极。
因为图9D表示内置的SPC元件的形状配置，所以通孔电极312通过通孔而连接于阳极。阴极部313涂抹银浆料而形成。
如此，内置了图2A、图2B所示的固体铝电解电容器的插入层基板的设计图案，如图9A到图9D所示，可以几乎不改变具有再布线功能的玻璃纤维环氧树脂多层基板155的布线图案而被设计出来。
实际上，将使用内置了本固体电解电容器101a、固体电解电容器101b的插入层的半导体封装安装到主板，评价电源干扰后，确认可以大幅度地降低从低频到高频的电源干扰。结果为，确认从主板发出的辐射干扰也降低了10dB或10dB以上。进而，可以确认半导体的电源电压的变动也降低。
根据本发明，具有低ESL功能，并可以避免信号线贯通固体电解电容器的电容层，且可以对应于多电源系统。进而，固体电解电容器的箔状金属基底具有利用通孔或导电性树脂材料与多层布线板的电源电极相连接的构造，由此可以几乎不改变仅具有再布线功能的插入层的布线而实现将电容器配置在电源/接地层间的设计。进而，因为可以将μF级别的大容量电容器元件内置于基板，所以，可以几乎完全兼备被安装的半导体元件的进一步干扰降低的效果以及抗干扰的电容器功能，因此，可以大幅削减电子设备的零件数。
[产业上的可利用性]
根据本发明，可以简便地设计、制造并提供多层基板，所述多层基板在插入层基板的电源层、接地层的层间内置由固体电解电容器而构成的大容量电容器。

Claims (13)

1.一种多层布线基板，其特征在于，包括：
多个布线板，包括具有接地层与电源层的多个布线层，
固体电解电容器，在箔状金属基底的一面或两面上依次形成绝缘氧化被膜层、电解质层、以及导电体层；以及
导电性部件，贯通于所述布线板的厚度方向，
所述固体电解电容器以夹在所述多个布线板之间的方式配置，
所述导电体层与形成在所述接地层的接地电极相连接，
所述箔状金属基底与形成在所述电源层的电源电极相连接。
2.一种多层布线基板，其特征在于，包括：
多个布线板，包括具有接地层与电源层的多个布线层；
固体电解电容器，在箔状金属基底的一个面上依次形成绝缘氧化被膜层、电解质层、以及导电体层，在所述箔状金属基底的另一面上形成电极层；以及
导电性部件，贯通于所述布线板的厚度方向，
所述固体电解电容器以夹在所述多个布线板之间的方式配置，
所述导电体层与形成在所述接地层的接地电极相连接，
所述电极层与形成在所述电源层的电源电极相连接。
3.根据权利要求1所述的多层布线基板，其特征在于，在所述电源层的一部分上设置接地图案从而形成所述导电体层。
4.根据权利要求1所述的多层布线基板，其特征在于，多个固体电解电容器内置于所述多个布线板之间。
5.根据权利要求1～3中任意一项所述的多层布线基板，其特征在于，在所述多个布线层中，在埋设所述固体电解电容器的布线层间是由包含树脂与无机填料的材料构成的复合材料形成。
6.根据权利要求1所述的多层布线基板，其特征在于，通过填充了导电孔浆料的复合板，连接所述多个固体电解电容器与所述接地电极以及所述电源电极。
7.一种多层布线基板的制造方法，所述多层布线基板是对包括形成接地层的布线板与形成电源层的布线板的多个布线板进行叠层而形成的，其特征在于，所述多层布线基板的制造方法具有如下步骤：
在所述多个布线板的层间，在箔状金属基底的一面或两面上依次生成绝缘氧化被膜层、电解质层、以及导电体层，以此形成固体电解电容器，
其次，将复合板配置在所述固体电解电容器的上表面以及下表面，所述复合板由无机填料与热固树脂而构成、并且在预定位置填充了导电孔浆料，在所述固体电解电容器的周围配置内置用复合板之后，进行加热熔融，
使已熔融的所述复合板与所述内置用复合板硬化之后，
进行通孔镀敷，其贯通包括所述固体电解电容器而叠层的所述多层布线基板的所有层，
且所述通孔镀敷将所述固体电解电容器的箔状金属基底与形成在所述电源层的电源电极连接。
8.一种多层布线基板的制造方法，所述多层布线基板是对包括形成接地层的布线板与形成电源层的布线板的多个布线板进行叠层而形成的，其特征在于，所述多层布线基板的制造方法具有如下步骤：
在所述多个布线板的层间，在箔状金属基底的一面或两面上依次生成绝缘氧化被膜层、电解质层、以及导电体层，以此形成固体电解电容器，
在所述固体电解电容器的电极上涂抹导电树脂浆料，
在所述布线板与所述固体电解电容器相对向的区域形成绝缘树脂，
将内置用复合板配置在所述固体电解电容器的周围之后，进行加热熔融，
使已熔融的所述复合板硬化之后，进行通孔镀敷，其贯通包括所述固体电解电容器而叠层的所述多层布线基板的所有层。
9.一种半导体封装，其特征在于，使用根据权利要求1所述的多层布线基板。
10.根据权利要求9所述的半导体封装，其特征在于，在所述电源层的一部分上设置接地图案而与所述导电体层导通。
11.根据权利要求9所述的半导体封装，其特征在于，利用引线接合法安装半导体。
12.根据权利要求7所述的半导体封装，其特征在于，贯通于所述多层布线基板的厚度方向的信号线位于形成所述固体电解电容器的区域的外侧。
13.一种电子设备，其特征在于，使用根据权利要求9～12所述的半导体封装。
CN2006800003696A 2005-02-03 2006-02-01 多层布线基板及其制造方法，以及使用多层布线基板的半导体装置与电子设备 Expired - Fee Related CN1977574B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP027569/2005 2005-02-03
JP2005027569A JP4736451B2 (ja) 2005-02-03 2005-02-03 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
PCT/JP2006/301640 WO2006082838A1 (ja) 2005-02-03 2006-02-01 多層配線基板とその製造方法、および多層配線基板を用いた半導体装置と電子機器

Publications (2)

Publication Number Publication Date
CN1977574A true CN1977574A (zh) 2007-06-06
CN1977574B CN1977574B (zh) 2011-08-17

Family

ID=36777222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800003696A Expired - Fee Related CN1977574B (zh) 2005-02-03 2006-02-01 多层布线基板及其制造方法，以及使用多层布线基板的半导体装置与电子设备

Country Status (5)

Country Link
US (1) US7821795B2 (zh)
JP (1) JP4736451B2 (zh)
CN (1) CN1977574B (zh)
GB (1) GB2437465B (zh)
WO (1) WO2006082838A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254891A (zh) * 2011-08-01 2011-11-23 三星半导体(中国)研究开发有限公司 倒装芯片封装结构及其制造方法

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080493A (ja) * 2004-08-12 2006-03-23 Ricoh Microelectronics Co Ltd 電極基板
US7948078B2 (en) * 2006-07-25 2011-05-24 Rohm Co., Ltd. Semiconductor device
TWI302732B (en) * 2006-08-03 2008-11-01 Unimicron Technology Corp Embedded chip package process and circuit board with embedded chip
US7486525B2 (en) * 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
EP1950806A1 (en) * 2006-11-30 2008-07-30 Matsushita Electric Industrial Co., Ltd. Interposer with built-in passive part
US7709934B2 (en) * 2006-12-28 2010-05-04 Intel Corporation Package level noise isolation
US8441774B2 (en) 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
JP4869991B2 (ja) * 2007-03-14 2012-02-08 富士通株式会社 キャパシタ内蔵ウェハレベルパッケージ及びその製造方法
JP5003226B2 (ja) * 2007-03-20 2012-08-15 日本電気株式会社 電解コンデンサシート及び配線基板、並びに、それらの製造方法
JP4812118B2 (ja) * 2007-03-23 2011-11-09 Ｎｅｃトーキン株式会社 固体電解コンデンサ及びその製造方法
JP5159142B2 (ja) 2007-04-03 2013-03-06 株式会社日立製作所 半導体装置及びその配線部品
US20100071936A1 (en) * 2007-04-05 2010-03-25 Dsem Holdings Sdn. Bhd. Thermally-Efficient Metal Core Printed Circuit Board With Selective Electrical And Thermal Connectivity
JP4999083B2 (ja) 2007-06-05 2012-08-15 Ｎｅｃトーキン株式会社 固体電解コンデンサ
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
CN101843181B (zh) 2007-11-01 2014-05-28 大日本印刷株式会社 内置元件电路板
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
TWI372011B (en) * 2007-11-19 2012-09-01 Unimicron Technology Corp Printed circuit board having power source
JP5210672B2 (ja) * 2008-03-18 2013-06-12 Ｎｅｃトーキン株式会社 コンデンサ部品
JP2009277940A (ja) * 2008-05-15 2009-11-26 Panasonic Corp 半導体パッケージ、実装用回路基板および実装構造体
JP5458517B2 (ja) * 2008-07-02 2014-04-02 オムロン株式会社 電子部品
KR101055471B1 (ko) * 2008-09-29 2011-08-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JPWO2010041376A1 (ja) * 2008-10-08 2012-03-01 パナソニック株式会社 インターポーザ基板及び半導体装置
KR101037695B1 (ko) * 2008-12-10 2011-05-30 주식회사 하이닉스반도체 캐패시터를 갖는 동박적층판 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
JP5397007B2 (ja) * 2009-05-14 2014-01-22 富士通株式会社 プリント配線板および電子部品パッケージ
KR100996915B1 (ko) * 2009-08-12 2010-11-26 삼성전기주식회사 고체 전해 콘덴서 및 그 제조방법
JP5201688B2 (ja) * 2009-08-20 2013-06-05 Ｎｅｃトーキン株式会社 半導体装置
SG179125A1 (en) * 2009-09-15 2012-04-27 R & D Circuits Inc Embedded components in interposer board for improving power gain (distribution) and power loss (dissipation) in interconnect configuration
US8891246B2 (en) * 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
JP5778453B2 (ja) * 2011-03-25 2015-09-16 大日本印刷株式会社 半導体装置、半導体装置の製造方法
JP5505358B2 (ja) * 2011-04-01 2014-05-28 富士通株式会社 キャパシタ内蔵インターポーザモジュール
CN102800639B (zh) * 2011-05-27 2016-12-14 阿尔特拉公司 混合集成封装结构
US8829648B2 (en) * 2012-03-05 2014-09-09 Fuji Xerox Co., Ltd. Package substrate and semiconductor package
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
JP5756958B2 (ja) * 2013-10-21 2015-07-29 株式会社野田スクリーン 多層回路基板
CN106031316B (zh) * 2014-02-21 2019-06-28 三井金属矿业株式会社 内置电容器层形成用覆铜层压板、多层印刷线路板以及多层印刷线路板的制造方法
KR20150108685A (ko) * 2014-03-18 2015-09-30 삼성전기주식회사 반도체모듈 패키지 및 그 제조 방법
JP6528258B2 (ja) * 2014-04-25 2019-06-12 国立研究開発法人産業技術総合研究所 部品内蔵基板
KR102262907B1 (ko) * 2014-05-30 2021-06-09 삼성전기주식회사 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US9704836B2 (en) * 2015-03-16 2017-07-11 Mediatek Inc. Semiconductor package assembly
JP6582669B2 (ja) * 2015-07-22 2019-10-02 Tdk株式会社 薄膜キャパシタ及び半導体装置
US9545008B1 (en) * 2016-03-24 2017-01-10 Avx Corporation Solid electrolytic capacitor for embedding into a circuit board
KR102385549B1 (ko) * 2017-08-16 2022-04-12 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
JP7080322B2 (ja) 2018-07-12 2022-06-03 三菱電機株式会社 半導体装置
JP7245037B2 (ja) * 2018-11-30 2023-03-23 ローム株式会社 半導体装置
JP6731681B2 (ja) * 2019-04-24 2020-07-29 国立研究開発法人産業技術総合研究所 部品内蔵基板
US11309295B2 (en) * 2019-08-26 2022-04-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN113013125A (zh) * 2019-12-20 2021-06-22 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
JP7039638B2 (ja) 2020-02-27 2022-03-22 株式会社西日本シティ銀行 カードシステム
TWI787805B (zh) * 2021-05-04 2022-12-21 矽品精密工業股份有限公司 電子模組及其製法與電子封裝件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2738950B2 (ja) 1989-03-20 1998-04-08 宇野醤油株式会社 エチルアルコール成分高含有ｏ／ｗ型乳化組成物及びその製造方法
JP3094481B2 (ja) * 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
JPH1097952A (ja) 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd コンデンサーの製造方法及びこれを適用したコンデンサー付き配線基板
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6370013B1 (en) 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP3398351B2 (ja) * 1999-11-30 2003-04-21 京セラ株式会社 コンデンサ内蔵型配線基板
JP2001185460A (ja) 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 固体電解コンデンサおよびその製造方法並びに回路基板
US6577490B2 (en) 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
JP3854498B2 (ja) * 2000-12-12 2006-12-06 日本特殊陶業株式会社 配線基板
US20020086561A1 (en) * 2000-12-12 2002-07-04 Ngk Spark Plug Co., Ltd. Wiring board
JP2002246759A (ja) * 2000-12-12 2002-08-30 Ngk Spark Plug Co Ltd 配線基板
JP2002359160A (ja) 2001-03-29 2002-12-13 Tdk Corp 固体電解コンデンサおよび固体電解コンデンサ内蔵基板ならびに固体電解コンデンサ内蔵基板の製造方法
JP4149891B2 (ja) * 2002-12-27 2008-09-17 松下電器産業株式会社 コンデンサとコンデンサ内蔵回路基板、ならびにそれらの製造方法
EP1434242B1 (en) * 2002-12-27 2010-11-24 Panasonic Corporation Capacitor and method for producing the same, and circuit board with a built-in capacitor and method for producing the same
US7319599B2 (en) * 2003-10-01 2008-01-15 Matsushita Electric Industrial Co., Ltd. Module incorporating a capacitor, method for manufacturing the same, and capacitor used therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254891A (zh) * 2011-08-01 2011-11-23 三星半导体(中国)研究开发有限公司 倒装芯片封装结构及其制造方法

Also Published As

Publication number Publication date
JP2006216755A (ja) 2006-08-17
US20070242440A1 (en) 2007-10-18
GB2437465A (en) 2007-10-24
WO2006082838A1 (ja) 2006-08-10
US7821795B2 (en) 2010-10-26
GB2437465B (en) 2010-11-17
GB0714966D0 (en) 2007-09-12
JP4736451B2 (ja) 2011-07-27
CN1977574B (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
CN1977574B (zh) 多层布线基板及其制造方法，以及使用多层布线基板的半导体装置与电子设备
CN1264214C (zh) 具有埋置电容器的电子封装及其制造方法
US7956454B2 (en) Wiring board and ceramic chip to be embedded
US7532453B2 (en) Built-in capacitor type wiring board and method for manufacturing the same
US8444791B2 (en) Method for manufacturing ceramic capacitor
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
CN101303981B (zh) 具有内置部件的布线板及其用于制造该布线板的方法
CN1196392C (zh) 布线基板及其制造方法
CN1925722A (zh) 包括嵌入的陶瓷电容器的布线板结构
CN1863438A (zh) 用于制造嵌入电子元件的印刷电路板的方法
US20080239685A1 (en) Capacitor built-in wiring board
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
CN1484840A (zh) 多层阵列电容及其制作方法
CN1933697A (zh) 多层配线基板及其制造方法
US20130098667A1 (en) Embedded printed circuit board and manufacturing method thereof
JP4954824B2 (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
CN101032194A (zh) 多层布线板及其制造方法
JP2007067369A (ja) 配線基板及びその製造方法、埋め込み用セラミックチップ
JP2009147178A (ja) セラミック部品及びその製造方法、配線基板
CN1489202A (zh) 电子器件模块
JP2009295687A (ja) 配線基板内蔵用電子部品及び配線基板
JP4405478B2 (ja) 配線基板及びその製造方法、埋め込み用セラミックチップ
JP5436177B2 (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
CN1719604A (zh) 用于安装半导体的布线衬底及其制造方法和半导体组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110817

Termination date: 20160201