JP5201688B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5201688B2
JP5201688B2 JP2009190554A JP2009190554A JP5201688B2 JP 5201688 B2 JP5201688 B2 JP 5201688B2 JP 2009190554 A JP2009190554 A JP 2009190554A JP 2009190554 A JP2009190554 A JP 2009190554A JP 5201688 B2 JP5201688 B2 JP 5201688B2
Authority
JP
Japan
Prior art keywords
electrolytic capacitor
solid electrolytic
semiconductor chip
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009190554A
Other languages
English (en)
Other versions
JP2011044510A (ja
Inventor
健男 春日
幸治 坂田
猛 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
NEC Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Tokin Corp filed Critical NEC Tokin Corp
Priority to JP2009190554A priority Critical patent/JP5201688B2/ja
Publication of JP2011044510A publication Critical patent/JP2011044510A/ja
Application granted granted Critical
Publication of JP5201688B2 publication Critical patent/JP5201688B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は半導体装置に関し、特に半導体チップにシート状固体電解コンデンサを組み合わせた半導体装置に関する。
近年、ＬＳＩ等の半導体チップの電源回路と接地回路の間にコンデンサを入れ安定した電源供給を行うことを目的とする技術が開示されている。このようにバイパスコンデンサを半導体パッケージに内蔵し、ＬＳＩ等の半導体チップの回路に近接した場所にバイパスコンデンサを配置することによって、配線長を短くし、ＥＳＬ（等価直列インダクタンス）を下げ、効率よく安定に動作するＬＳＩを作ることが出来る。また、バイパスコンデンサを半導体パッケージ内に搭載することによって、マザーボード上の部品点数を低減することも可能になる。
従来の基板上に半導体チップと電解コンデンサを備えた半導体装置が、例えば特許文献１に開示されている。この半導体装置は、図８の従来の複合電子部品の一例を示す断面図に示す様に基板２１上に半導体チップ１２、固体電解コンデンサ２９、半導体チップ１２の順に積層してなる構成であり、半導体チップ１２と固体電解コンデンサ２９を接続する技術は固体電解コンデンサ２９の絶縁性樹脂部の表裏に穴あけによる貫通ビア（陽極ビア１７、陰極ビア１８）を形成し、貫通ビアにめっきによって導通した電極を形成している。その後、固体電解コンデンサの陽極端子及び陰極端子はボンディングワイヤ１５を介して基板２１のランドに接続する構成である。
また、従来のリードフレーム上に半導体チップとチップコンデンサを備えた半導体装置が、例えば特許文献２に開示されている。この半導体装置は、図９の従来の半導体装置の一例を示す断面図に示す様にインナーリードとステージ（アイランド１３）を有するリードフレーム１４上に半導体素子（半導体チップともいう）１２、ポリイミドテープ８ａなどからなる絶縁テープおよびチップコンデンサ２８の順に積層してなる構成であり、半導体素子１２とチップコンデンサ２８を接続する技術として、半導体素子１２とインナーリード又はチップコンデンサ２８の電極とをワイヤボンディングでボンディングワイヤ１５を用いて接続する構成である。
特開２００５−２９４２９１号公報 特開２００４−４７８１１号公報
特許文献１に開示されている半導体装置は、ワイヤボンディング時のボンディングツールによる加重や振動によって、ワイヤボンディング箇所の直下のシート状の固体電解コンデンサの貫通ビアが壊れることがあり生産性、信頼性に問題があった。また、特許文献２に開示されている半導体装置は、半導体素子とチップコンデンサとの間に、絶縁テープを介在させているので、絶縁テープの熱膨張係数が半導体素子と大きく異なることによってリフロー実装時に、半導体素子やチップコンデンサにクラックを生じさせたり、さらには、半導体装置を組み立てる工程において、チップコンデンサにワイヤボンディングする際、絶縁テープが存在することによって圧力がチップコンデンサに一様にかからないために、接続できない不具合が起こることがあった。
即ち、本発明の課題は、生産性、および信頼性の高い半導体装置を提供することにある。
本発明は、上述した課題を解決する手段を提供するものであって、その構成は次の通りである。
本発明の半導体装置は、アイランドと電源リードとＧＮＤリードとを有するリードフレームと、前記アイランドに搭載されたシート状の固体電解コンデンサと、前記固体電解コンデンサ上に搭載された平面積が前記固体電解コンデンサより小さい半導体チップと、前記半導体チップと前記固体電解コンデンサ、及び前記固体電解コンデンサと前記電源リードまたは前記ＧＮＤリードと接続するボンディングワイヤとを有し、前記固体電解コンデンサ上の、少なくとも前記半導体チップのボンディングワイヤ接続部の垂直方向投影部に金属箔を有することを特徴とする。また、前記金属箔は、母材が銅を主成分とすることを特徴とする。さらに、前記金属箔がプリント基板上に形成されたことを特徴とする。
本発明によれば、半導体チップのワイヤボンディング接続時に、ボンディングワイヤ接続部の直下、即ち、垂直方向投影部に配置された固体電解コンデンサが、半導体チップとの間に金属箔を介することにより、破壊されることを防ぎ、生産効率よく半導体装置を製作できるという効果を有する。
その理由は、半導体チップのボンディングワイヤ接続部の直下に金属箔を具備することによって、ボンディングツールの加重や振動を分散し、シート状の固体電解コンデンサに直接的に加わる応力が緩和されることによって、シート状の固体電解コンデンサが破壊される、即ち漏れ電流が増大することを防ぐことができることによる。
本発明の実施の形態及び実施例１の半導体装置の外装樹脂を透視した平面図。 本発明の実施の形態及び実施例１の図１のＡ―Ａ線で切断した模式的断面図。 本発明の実施例２の半導体装置の外装樹脂を透視した平面図。 本発明の実施例２の図３のＢ―Ｂ線で切断した模式的断面図。 本発明の実施例２の図４のＣ−Ｃ面とＤ−Ｄ面間においてＣ−Ｃ面から基板部を透視した平面図。 比較例１の半導体装置の外装樹脂を透視した平面図。 比較例１の図６のＥ―Ｅ面線で切断した模式的断面図。 従来の複合電子部品の一例を示す断面図。 従来の半導体装置の一例を示す断面図。
本発明の実施の形態の半導体装置について図１、図２を用いて説明する。本発明の実施の形態の半導体装置２７はシート状のアルミ電解コンデンサなどからなる固体電解コンデンサ２６と、この固体電解コンデンサ２６が搭載されるＱＦＰタイプの例えば４２合金のアイランド１３と電源リード２４とＧＮＤリード２５を有するリードフレーム１４と、固体電解コンデンサ２６の陰極部上に配置された金属箔１０と金属箔１０上に搭載された半導体チップ１２および固体電解コンデンサ２６、金属箔１０および半導体チップ１２を覆う外装樹脂１６とを備えている。
固体電解コンデンサ２６は、例えばアルミニウムからなる板状または箔状の弁作用金属の母材を陽極部１とし、この陽極部１にレジスト帯２を設けて、陽陰極を分離し固体電解コンデンサ２６基体とした。固体電解コンデンサ２６の陽極部１においてレジスト帯２を設け、このレジスト帯２で区切られた部分の誘電体酸化皮膜層３上に導電性高分子層４を形成し、グラファイト層５及び銀ペースト層６を塗布・硬化することにより固体電解コンデンサ２６の陰極部を設けたものである。さらに、固体電解コンデンサ２６に金属箔１０を半導体チップ１２のワイヤボンディング接続箇所の直下の部分に金属箔１０を具備するように導電性接着銀９を用いて接続する。
金属箔１０は銅、銅合金、銀、銀合金、金、金合金、アルミニウム、アルミニウム合金などを使用することができこれらを母材として、ニッケルめっき、金めっきを施したものも使用できる。めっき部を含めた厚さは２０〜１５８μｍが好ましい。このうち銅を母材としたものが、導電率が高いことから好ましい。また、銅板貼りプリント基板のように金属箔を基板の両面に貼り付けたものも用いることができる。この場合基板の基材はビスマレイドトリアジン樹脂、ガラスエポキシ樹脂、ガラスポリイミド樹脂、液晶ポリマーなどを使用することができる。市場流通量の多さ、加工のし易さ、線膨張係数からガラスエポキシ樹脂を基材の材質として選択し、基材の厚みは６０μｍ、基材の両面に貼り付ける銅箔は無酸素銅とし厚みはめっき厚を含め２６μｍとするのが好ましい。
その後、固体電解コンデンサ２６が導電性接着銀９によりアイランド１３に搭載される。さらに、金属箔１０上に非導電性接着剤１１を用いて半導体チップ１２を搭載する。しかる後、固体電解コンデンサ２６の陽極部および金属箔１０と半導体チップ１２の陽極部および陰極部をワイヤボンディングにて例えば金のボンディングワイヤ１５にて接続し、外装樹脂１６にて外装を行う。
さらに、上記の実施の形態における固体電解コンデンサ２６は、陽極部および陰極部を１個ずつ有する２端子型固体電解コンデンサ２６であるが、本発明においては陽極部を２個且つ陰極部を１個有する３端子型の固体電解コンデンサでも適応は可能である。
以下に、本発明の半導体装置について、幾つかの実施例を挙げて比較例と共に具体的に説明する。
（実施例１）
実施例１の半導体装置の外装樹脂内部を透視した平面図は、既に説明した図１と同様であり、実施例１の半導体装置内部の図１におけるＡ−Ａ線に対応する模式断面構造は実施の形態で説明した図２と同様である。実施例１について図１、図２を参照して説明する。
まず、アルミ電解コンデンサ用として販売されている粗面化した（エッチングした）アルミ化成箔において、箔の厚みが８０μｍであり単位平方センチメートル当たりの箔容量が１１８μＦで誘電体を形成する際の化成電圧が９Ｖの箔を選択し、コンデンサ素子の形状になるように打ち抜き加工した。次に、陽陰極を分離するためにエポキシ樹脂をスクリーン印刷法にて、幅０．８ｍｍ、厚さ２０μｍのレジスト帯２を設け、アジピン酸水溶液中で化成し、誘電体酸化皮膜層３を形成した。その後、陰極形成領域の誘電体酸化皮膜上にモノマーとしてピロール、酸化剤としてペルオキソ二硫酸アンモニウム、ドーパントとしてパラトルエンスルホン酸を用いて、化学酸化重合することにより導電性高分子層４を形成した。その上に、スクリーン印刷法によりグラファイト層５を塗布し、硬化することで厚さ３０μｍに形成した。続いて、グラファイト層５上にスクリーン印刷法により銀ペースト層６を塗布し、硬化することで厚さ５０μｍに形成し、陽極部１に対してＹＡＧレーザを用いて陽極を露出させ、この陽極とニッケル、銅および銀めっきが施された銅母材の陽極板７を超音波溶接し、陽極板７が溶接されていない側の陽極部１に縦１．３ｍｍ、横０．６ｍｍ、高さ０．０２ｍｍのポリイミドからなる絶縁樹脂８を形成して固体電解コンデンサ２６とした。
４２合金からなるＱＦＰタイプのリードフレーム１４のアイランド１３上にスクリーン印刷法にて導電性接着銀９を５０μｍ厚に塗布し、固体電解コンデンサ２６の陽極板７が溶接されていない側の陽極部１にポリイミドからなる絶縁樹脂８を貼り付け絶縁した面を下面にして搭載し硬化した。次に、固体電解コンデンサ２６の陰極部の銀ペースト層６上に導電性接着銀９をディスペンサーにて塗布した後、ニッケルおよび金めっきが施された無酸素銅母材で縦２．０ｍｍ、横１．０ｍｍ、高さ０．０５８ｍｍの金属箔１０を搭載し硬化した。さらに、固体電解コンデンサ２６の陰極部に搭載した金属箔１０上にエポキシ樹脂を主成分とする非導電性接着剤１１用いて半導体チップ１２を搭載した。しかる後、固体電解コンデンサ２６の陽極部１に溶接された陽極板７および金属箔１０と半導体チップ１２の陽極部および陰極部をワイヤボンディングにて金のボンディングワイヤ１５で接続した。
また、固体電解コンデンサ２６の陽極部１に溶接された陽極板７とＱＦＰタイプのリードフレーム１４の電源リード２４、および金属箔１０とＱＦＰタイプのリードフレーム１４のＧＮＤリード２５をワイヤボンディングにて金のボンディングワイヤ１５で接続した。
ここで、このようにして得られた半導体装置２７、１０個について、固体電解コンデンサとワイヤボンディングとの接続状態を確認し、接続不良数をカウントして表１にまとめた。さらに、トランスファーモールド成形で外装樹脂１６外装を行い半導体装置２７が完成した。完成した半導体装置２７、１０個について、動作確認を行うことによって固体電解コンデンサ２６の破壊の有無を確認し、その結果を表１にまとめた。
（実施例２）
実施例２について図３、図４および図５を参照して説明する。固体電解コンデンサ２６の製造工程は上記実施例１に示したものと同様である。
実施例１の金属箔に代えて基板２１として、エポキシ樹脂からなる銅板張り両面プリント基板を用いた。基板２１の固体電解コンデンサ２６の搭載面には銅母材からなる陽極搭載部１９及び陰極搭載部２０が備えられており、エポキシ樹脂の内部を貫通する陽極ビア１７および陰極ビア１８を介して半導体チップ１２搭載面側のワイヤボンディングに用いる各２個の陽極パッド２２および陰極パッド２３に電気的に接続している。また、基板２１は、半導体チップ１２のワイヤボンディング接続箇所の直下の部分に４個の金属箔１０を具備し、陽極パッド２２および陰極パッド２３以外の部分はソルダーレジスト３０にて覆われている。基板の外形寸法が縦４．５ｍｍ、横１．６ｍｍであり、ガラスエポキシ樹脂からなる厚みが０．０６ｍｍの基材の両面に厚み０．０１８ｍｍの無酸素銅箔を配置し、３μｍ厚のニッケルメッキ、１μｍ厚の金めっきを行い基板２１とした。基板２１の固体電解コンデンサ２６搭載面にスクリーン印刷法で導電性接着銀９を５０μｍ厚に塗布した後、固体電解コンデンサ２６の陽極板７が溶接されている方を搭載し硬化した。
次に４２合金からなるＱＦＰタイプのリードフレーム１４のアイランド１３上にスクリーン印刷法にて導電性接着銀９を５０μｍ厚に塗布し、固体電解コンデンサ２６を搭載した基板２１を上面として搭載し硬化した。基板２１上にエポキシ樹脂を主成分とする非導電性接着剤１１用いて半導体チップ１２を搭載した。しかる後、固体電解コンデンサ２６の搭載された基板２１のワイヤボンディングに用いる陽極パッド２２と半導体チップ１２の陽極部および固体電解コンデンサ２６の搭載された基板２１のワイヤボンディングに用いる陰極パッド２３と半導体チップ１２の陰極部をワイヤボンディングにて金のボンディングワイヤ１５で接続した。また、固体電解コンデンサ２６の搭載された基板２１のワイヤボンディングに用いる陽極パッド２２とＱＦＰタイプのリードフレーム１４の電源リード２４および固体電解コンデンサ２６の搭載された基板２１のワイヤボンディングに用いる陰極パッド２３とＱＦＰタイプのリードフレーム１４のＧＮＤリード２５をワイヤボンディングにて金のボンディングワイヤ１５で接続した。
ここで、このようにして得られた半導体装置２７、１０個について、固体電解コンデンサとワイヤボンディングとの接続状態を確認し、接続不良数をカウントして表１にまとめた。さらに、トランスファーモールド成形を用い外装樹脂１６にて外装を行い半導体装置２７が完成した。完成した半導体装置２７、１０個について、動作確認を行うことによって固体電解コンデンサ２６の破壊の有無を確認し、その結果を表１にまとめた。
（比較例１）
比較例１について図６、図７を参照して説明する。固体電解コンデンサ２６の製造工程は、実施例１と同様である。
４２合金からなるＱＦＰタイプのリードフレーム１４のアイランド１３上にスクリーン印刷法にて導電性接着銀９を５０μｍ厚に塗布し、固体電解コンデンサ２６の陽極板７が溶接されていない側の陽極部１にポリイミドテープ８ａを貼り付け絶縁した面を下面にして搭載し硬化した。
実施例１乃至２と違い、固体電解コンデンサ２６と半導体チップ１２間に金属箔や基板を介さない構造であり、固体電解コンデンサ２６の陰極部にエポキシ樹脂を主成分とする非導電性接着剤１１を用いて半導体チップ１２を搭載した。しかる後、固体電解コンデンサ２６の陽極部１に溶接された陽極板７および固体電解コンデンサ２６の陰極部と半導体チップ１２の陽極部および陰極部をワイヤボンディングにて金のボンディングワイヤ１５で接続した。また、固体電解コンデンサ２６の陽極部１に溶接された陽極板７とＱＦＰタイプのリードフレーム１４の電源リード２４、および固体電解コンデンサ２６の陰極部とＱＦＰタイプのリードフレーム１４のＧＮＤリード２５をワイヤボンディングにて金のボンディングワイヤ１５で接続した。
ここで、このようにして得られた半導体装置２７、１０個について、固体電解コンデンサとワイヤボンディングとの接続状態を確認し、接続不良数をカウントして表１にまとめた。さらに、トランスファーモールド成形で外装樹脂１６にて外装を行い半導体装置２７が完成した。完成した半導体装置２７、１０個について、動作確認を行うことによって固体電解コンデンサ２６の破壊の有無を確認し、その結果を表１にまとめた。
Figure 0005201688
実施例１および実施例２共に、ワイヤボンディングでのボンディングワイヤの接続状態は１０個中１０個が接続良好であった。さらに、完成した半導体装置の動作確認を行ったところ１０個中１０個が正常に動作した。したがって、固体電解コンデンサ２６は破壊されていないことが分かる。しかしながら、比較例１では、ワイヤボンディングでのボンディングワイヤの接続状態は１０個中２個が接続良好であり、残りの８個は接続不良が起こった。また、完成した半導体装置１０個の動作確認を行ったところ１０個中１０個とも動作しなかった。故に、ボンディングワイヤの接続状態は良好であるが、固体電解コンデンサがワイヤボンディング時の直接的に加わる応力によって破壊されていることが判った。
また、半導体装置の内部であっても、半導体チップの回路により一層近い部分にコンデンサを配置することが可能となり電気特性を向上することが出来た。さらには、実施例２より実施例１の方が固体電解コンデンサと半導体チップまでの配線長が短く電気特性上優位であった。
１ 陽極部
２ レジスト帯
３ 誘電体酸化皮膜層
４ 導電性高分子層
５ グラファイト層
６ 銀ペースト層
７ 陽極板
８ 絶縁樹脂
８ａ ポリイミドテープ
９ 導電性接着銀
１０ 金属箔
１１ 非導電性接着剤
１２ 半導体チップ
１３ アイランド
１４ リードフレーム
１５ ボンディングワイヤ
１６ 外装樹脂
１７ 陽極ビア
１８ 陰極ビア
１９ 陽極搭載部
２０ 陰極搭載部
２１ 基板
２２ 陽極パッド
２３ 陰極パッド
２４ 電源リード
２５ ＧＮＤリード
２６ 固体電解コンデンサ
２７ 半導体装置
２８ チップコンデンサ
２９ 固体電解コンデンサ
３０ ソルダーレジスト

Claims (3)

  1. アイランドと電源リードとＧＮＤリードとを有するリードフレームと、前記アイランドに搭載されたシート状の固体電解コンデンサと、前記固体電解コンデンサ上に搭載された平面積が前記固体電解コンデンサより小さい半導体チップと、前記半導体チップと前記固体電解コンデンサ、及び前記固体電解コンデンサと前記電源リードまたは前記ＧＮＤリードと接続するボンディングワイヤとを有し、前記固体電解コンデンサ上の、少なくとも前記半導体チップのボンディングワイヤ接続部の垂直方向投影部に金属箔を有することを特徴とする半導体装置。
  2. 前記金属箔は、母材が銅を主成分とすることを特徴とする請求項１に記載の半導体装置。
  3. 前記金属箔がプリント基板上に形成されたことを特徴とする請求項１または２に記載の半導体装置。
JP2009190554A 2009-08-20 2009-08-20 半導体装置 Expired - Fee Related JP5201688B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009190554A JP5201688B2 (ja) 2009-08-20 2009-08-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009190554A JP5201688B2 (ja) 2009-08-20 2009-08-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2011044510A JP2011044510A (ja) 2011-03-03
JP5201688B2 true JP5201688B2 (ja) 2013-06-05

Family

ID=43831731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009190554A Expired - Fee Related JP5201688B2 (ja) 2009-08-20 2009-08-20 半導体装置

Country Status (1)

Country Link
JP (1) JP5201688B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072548A (ja) * 2003-08-05 2005-03-17 Matsushita Electric Ind Co Ltd 電子回路装置及びこれを用いた電子機器
JP2005294291A (ja) * 2004-03-31 2005-10-20 Nec Tokin Corp 固体電解コンデンサ、その製造方法、および複合電子部品
JP2006019596A (ja) * 2004-07-02 2006-01-19 Sony Corp 半導体装置およびその製造方法
JP4736451B2 (ja) * 2005-02-03 2011-07-27 パナソニック株式会社 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器

Also Published As

Publication number Publication date
JP2011044510A (ja) 2011-03-03

Similar Documents

Publication Publication Date Title
KR100826391B1 (ko) 칩형 고체 전해콘덴서
JP5007677B2 (ja) 固体電解コンデンサ及びその製造方法
JP3888523B2 (ja) 三端子薄型アルミ固体電解コンデンサ
US8320106B2 (en) Lower-face electrode type solid electrolytic multilayer capacitor and mounting member having the same
JP2012038873A (ja) 半導体装置
JP5721172B2 (ja) チップ型の固体電解コンデンサ及びその製造方法
JP2010062498A (ja) 下面電極型固体電解コンデンサおよびその製造方法
JP5201688B2 (ja) 半導体装置
JP2004221534A (ja) コンデンサとコンデンサ内蔵回路基板、ならびにそれらの製造方法
JP4915856B2 (ja) 固体電解コンデンサ
JP3966402B2 (ja) 薄型固体電解コンデンサ及びその製造方法
JP2003283086A (ja) 配線基板、配線基板の製造方法及び配線基板を用いた電子部品
CN112701049A (zh) 一种半导体模块的封装方法及半导体模块
JP4276774B2 (ja) チップ状固体電解コンデンサ
JP2011176067A (ja) 固体電解コンデンサ
JP5201684B2 (ja) チップ型固体電解コンデンサ
JP2003142335A (ja) 薄型固体電解コンデンサ及びその製造方法
JP2005158903A (ja) 固体電解コンデンサ
JP2002110459A (ja) チップ状固体電解コンデンサ
JP3149419B2 (ja) 固体電解コンデンサの製造方法
JP2010212600A (ja) 固体電解コンデンサおよびその製造方法
JP5164213B2 (ja) 固体電解コンデンサ
JP5210672B2 (ja) コンデンサ部品
JP2010219128A (ja) 固体電解コンデンサ
JP5258071B2 (ja) 固体電解コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130207

R150 Certificate of patent or registration of utility model

Ref document number: 5201688

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees