JP2006216755A - 多層配線基板とその製造方法、および多層配線基板を用いた半導体装置と電子機器 - Google Patents

多層配線基板とその製造方法、および多層配線基板を用いた半導体装置と電子機器 Download PDF

Info

Publication number
JP2006216755A
JP2006216755A JP2005027569A JP2005027569A JP2006216755A JP 2006216755 A JP2006216755 A JP 2006216755A JP 2005027569 A JP2005027569 A JP 2005027569A JP 2005027569 A JP2005027569 A JP 2005027569A JP 2006216755 A JP2006216755 A JP 2006216755A
Authority
JP
Japan
Prior art keywords
layer
wiring board
solid electrolyte
electrolyte capacitor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005027569A
Other languages
English (en)
Other versions
JP4736451B2 (ja
Inventor
Yasuhiro Sugaya
康博 菅谷
Yoshiyuki Yamamoto
義之 山本
Toshiyuki Asahi
俊行 朝日
Katsumasa Miki
勝政 三木
Masaaki Katsumata
雅昭 勝又
Yoshiyuki Saito
義行 齊藤
Takeshi Nakayama
武司 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005027569A priority Critical patent/JP4736451B2/ja
Priority to GB0714966A priority patent/GB2437465B/en
Priority to US11/578,039 priority patent/US7821795B2/en
Priority to CN2006800003696A priority patent/CN1977574B/zh
Priority to PCT/JP2006/301640 priority patent/WO2006082838A1/ja
Publication of JP2006216755A publication Critical patent/JP2006216755A/ja
Application granted granted Critical
Publication of JP4736451B2 publication Critical patent/JP4736451B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】マザーボード上に実装された多数のパスコンを半導体パッケージのインターポーザー基板にシート状のコンデンサを内蔵されることによって、半導体の安定動作を促進させるとともに部品点数の削減が実現できるデバイスを提供することを目的とする。
【解決手段】少なくとも２層の配線層を含む多層配線板と、前記多層配線板の層間に、箔状の金属基体の片面あるいは両面に絶縁性酸化皮膜層、電解質層、及び導電体層を順次生成して固体電解質コンデンサを形成し、前記導電体層が前記多層配線板の接地層電極に接続され、前記箔状の金属基体が前記多層配線基板の電源層電極と接続されており、前記多層基板の厚さ方向に貫通する導電性部材とから構成された基板を提供する。
【選択図】図１

Description

本発明は、多層配線基板、多層配線基板を備えた半導体装置、および、それを用いた電子機器に関するものである。
近年の電子機器の小型化、高機能化に伴って、電子機器を構成する半導体素子の多ピン化、高速化、高速伝送化が進んでいる。これら半導体素子を正常に動作させるために、半導体素子を搭載したパッケージを実装したプリント基板に於いて、多数の受動部品を搭載したプリント基板が飛躍的に増加しており、部品点数が増加する傾向があった。
これら多くの受動部品はコンデンサ素子であり、その役割は、一つは供給電圧に重畳されたスイッチングノイズ等の雑音を平滑化する役割であり、二つ目はプロセッサーで発生する高周波雑音がプリント基板全体に流出する事を防止するデカップリングコンデンサの役割であり、三つ目がプロセッサーの動作モードが切り替わり短時間のうちに大量の電流を供給して電圧降下の発生を防ぐ役割である。これらのコンデンサの役割を効果的に果たすためには、等価直列インダクタンス（ＥＳＬ）の値を小さく制御する事が必須条件であり、通常、多数のコンデンサを並列に配線、実装することで対応していることが多い。
さらに、これらコンデンサ素子には、積層セラミックチップコンデンサが用いられる事が多いが、これらセラミックコンデンサは、バイアス電圧が重畳された場合、あるいは使用動作環境温度が高くなった場合に、大幅に容量が低減してしまう傾向があり、大量の予備用のチップコンデンサを実装しておく必要があり、部品点数が増加する大きな要因になっていた。
一方、上記電子機器に搭載される半導体素子から発生する電源ノイズを低減する方策としては、出来る限り半導体素子近傍にコンデンサ素子を形成する事が知られているため、半導体パッケージを構成するインターポーザー基板にコンデンサ素子を内蔵する事が提案されている。例えば、チップコンデンサを内蔵した基板が特開２００１−１８５４６０号公報や特開平１１−２２０２６２号公報に開示されている。その他には、特許文献１に開示されているように、導体箔に挟まれた誘電体層を積極的に容量層として利用し、デカップリングコンデンサとして機能させた多層基板が提案されている。一方、大容量を有するアルミ電解質コンデンサ等のシートコンデンサをプリント基板に内蔵した事例が、特許文献２や特許文献３に開示されている。
さて、パッケージに用いられる多層配線基板としては、図１０に示すようなガラス−エポキシ多層基板が広く用いられている。このガラス−エポキシ多層基板５５は、補強材としてのガラス織布にエポキシ樹脂を含浸させて硬化させた絶縁層５０と、絶縁層５０の両面に形成された配線パターン５１とから構成されている。配線パターン５１は、銅箔からなり、配線パターン５１上にも絶縁層５０が形成されている。ガラス−エポキシ多層基板５５には、貫通孔（スルーホール）５２が形成されており、貫通孔５２の内壁には、めっき法によって銅層５３が形成されている。また、ガラス−エポキシ多層基板５５の最上層には、銅箔からなる配線パターン５４が形成されている。この図１０に示したガラス−エポキシ多層基板５５は、めっきスルーホール法による多層配線基板とも呼ばれる。
これらめっきスルーホール法による多層配線基板は、低コストで量産が可能であるため、半導体パッケージのインターポーザー基板としても非常に幅広く採用されている。また、半導体素子５６をワイヤーボンディング法で実装した場合に、めっきスルーホール法による多層基板が用いられることが多い。一方、半導体素子が、配線層のパッド電極と半田バンプあるいはＡｕバンプを介して接続されるフリップチップ実装によって搭載される場合は、さらなる高密度配線が要求されるために、ビルドアップ法を用いたビルドアップ多層プリント配線基板（以下、「ビルドアップ基板」と称する。）が開発されている。
ビルドアップ基板は、例えばガラス−エポキシ多層基板をコア基板として、コア基板の上に、配線パターンを形成した絶縁層を積み上げ、そして、ビアによって上下層間の配線パターンを接続することによって形成された基板である。ビルドアップ基板では、下層の配線パターンと上層の配線パターンとの必要な箇所を、ビアを介して接続することができるので、接続するビアの空間が小さくなり、その結果、ビアの径を小さくし、ライン幅・間隔を微細にすることが可能となり、高密度配線を実現することができる。
ビルドアップ基板の層間を接続するビアは、通常、めっきによって形成されるが、めっきを用いずに、導電性ペーストを用いてビアを形成するビルドアップ基板も開発されている。導電性ペーストを用いたビルドアップ基板で、コア基板がなく、すべての層をビルドアップ層としたものとして、例えば、ＡＬＩＶＨTMおよびＢ2ｉｔTMがある。
特許第２７３８５９０号公報 特開平１０−９７９５２号公報 特開２００２−３５９１６０号公報
当該半導体デバイスを含む電子機器の電気特性を向上させるには、デカップリングコンデンサを始めとする多数のコンデンサ素子をプリント基板に搭載する必要があり、部品点数が多くなり、小型化、低コスト化を困難にしていた。
図１０に示すように、現在の広く用いられているガラス−エポキシ多層基板及びワイヤーボンディング実装を活かした半導体パッケージは、半導体の動作速度が１００ＭＨｚ以下の用途であれば、ワイヤーを含む配線長の長さにあまり配慮せずに設計、動作させることができる。但し、画像系の半導体のように大量の情報を伝送する必要のある半導体パッケージでは、その正常動作のために、多数のノイズ対策用のコンデンサを搭載する必要があり部品点数は多い。例えば、マザー基板に実装されているデカップリングコンデンサでは、多数のコンデンサを並列に繋ぐことにより等価直列インダクタンス（ＥＳＬ）を減らす工夫を施しており、そのため部品点数はどうしても多くなるきらいがあった。更に言えば、セラミックを焼結した形成されたチップコンデンサをデカップリングコンデンサとして用いる場合、容量値の温度特性を加味して、容量値を保証するために多めに実装しておく必要があった。
一方、半導体素子から発生する電源ノイズを低減する方策として、出来る限り半導体素子近傍に容量素子を形成する事を狙いとして、半導体パッケージを構成するインターポーザー基板にコンデンサ素子を内蔵する事が提案されている。例えば、特許第２７３８５９０号公報に開示されているように、導体箔に挟まれた樹脂材料からなる誘電体層を積極的に容量層として利用し、デカップリングコンデンサとして機能させた多層基板を用いる場合が提案されているが、この構造では、樹脂系の誘電体層であるため、比誘電率の値が数十レベルであり大容量のコンデンサを形成する事は出来ない。
従って、デカップリングする機能は有するが、供給電圧に重畳されたスイッチングノイズ等の雑音を平滑化する役割や、プロセッサーの動作モードが切り替わり短時間のうちに大量の電流を供給して電圧降下の発生を防ぐ役割を果たすための十分な電荷を溜めることはできない。すなわち、ノイズ対策としての部品点数の削減効果を考えた場合限界があり、且つ、半導体の動作速度が高速化した場合は、電源電圧の安定化という課題に対して対応できないコンデンサ内蔵インターポーザーとなる。
更にいえば、一つのベタ誘電体層に複数の電極が存在する場合、電源系が一つの場合は良いが、複数の電源系が存在する場合は、個々の電源ノイズが誘電体層を介して伝搬してしまうおそれがあり、課題となっていた。
そのため、大容量のコンデンサを内蔵する手段として特開平１１−２２０２６２号公報に開示されているように、チップコンデンサを内蔵した構造がある。チップコンデンサの電極は通常、同一平面に形成されており、内蔵する基板の電源系電極と接地系電極を同一面上に形成しておく必要がある。通常、電源層と接地層は、異なるそれぞれの層に形成されていることが多いため、チップコンデンサを内蔵するために大幅な設計変更が求められる課題があった。
一方、特開２００１−１８５４６０号公報に開示されているように、チップコンデンサを縦方向に実装する事により電源層と接地層の層間を活かしてコンデンサを内蔵することができる事が提案されている。但し、この場合もチップ部品周りの設計変更は不可避であり、課題として残る。更に、チップ部品を縦方向に埋設、実装する構成であるため、電源層、接地層層間の厚みは０６０３サイズの小さいチップサイズを用いても０．６ｍｍｔの厚みがあり、インターポーザー基板自体の厚みが分厚くなってしまう課題があった。
一方、特開平１０−９７９５２号公報、特開２００２−３５９１６０号公報に開示されているように厚みが比較的薄く、大容量のコンデンサ素子を内蔵する手段として個体アルミ電解質コンデンサを基板に内蔵する事自体は提案されているが、内蔵に伴うインターポーザーの設計変更を前提として考えており、具体的に半導体パッケージのインターポーザー基板として用いた場合の構造までは開示されていない。
そこでインターポーザー基板内にコンデンサを内蔵する検討の中、本発明者は、従来のガラスエポキシ基板５１０を積極的に利用しながら、その電源・接地層間に大容量のシート状のコンデンサを搭載すれば、デカップリングコンデンサとして効果的に電源ノイズを除去できる効果のみならず、過渡応答性に優れるためプロセッサーの動作モードが切り替わり短時間のうちに大量の電流を供給して電圧降下の発生を防ぐ役割も担えることを想到し、本発明に至った。
この目的を達成するために本発明は、少なくとも２層の配線層を含む複数の配線板と、箔状の金属基体の片面あるいは両面に絶縁性酸化皮膜層、電解質層、及び導電体層を順次形成した固体電解質コンデンサを有し、この固体電解質コンデンサは、前記複数の配線板の間に挟み込まれるように配置され、前記配線板の厚さ方向に貫通する導電性部材を備えた多層配線基板において、前記導電体層は前記配線板の接地層電極に接続し、前記箔状の金属基体が前記多層配線基板の電源層電極と接続することを特徴とする多層配線基板である。
本構成によれば、多層基板と固体電解質コンデンサがコンポジットシートを介して隙間無く密着しているため、信頼性の高い構造が得られる。さらに、低ＥＳＬ機能を有し、信号ラインが容量層を貫通することを回避することができ、多電源系に対応させる事ができる。更に、コンデンサを電源・接地層間に配置すること、箔状の金属基体が多層配線板の電源層電極と貫通スルービアあるいは導電性樹脂材料で接続する構造を取ることで再配線機能のみを有するインターポーザーの配線を殆ど変えずに設計する事ができる。
本発明によれば、低ＥＳＬ機能を有し、信号ラインが容量層を貫通することを回避することができ、多電源系に対応させる事ができる。更に、コンデンサを電源・接地層間に配置すること、箔状の金属基体が多層配線板の電源層電極と貫通スルービアあるいは導電性樹脂材料で接続する構造を取ることで再配線機能のみを有するインターポーザーの配線を殆ど変えずに設計する事ができる。更に、μＦオーダーの大容量のコンデンサ素子を基板に内蔵する事が出来るため、再配線機能のみを有するインターポーザー基板と比べて、搭載された半導体素子の更なるノイズ低減効果、及びノイズ対策としてのコンデンサ機能をほぼ全て兼ね備えることができるため、電子機器としてみたときの大幅な部品点数削減を実現することができる。
（実施の形態１）
以下、本発明の実施の形態１について、本発明の特に請求項１、３〜１３の発明について図面を参照しながら説明する。
以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
本実施形態では、ガラス−エポキシ多層基板及びワイヤーボンディング実装を活かした半導体パッケージ構造を基本として新たな機能を付与した構造を考えており、図１に示すようなガラス−エポキシ多層基板５５が４層の多層基板であり、その２層目、３層目の層間に固体電解質コンデンサ１０１を形成した構成である。ここでいう固体電解質コンデンサ１０１は予め形成しておいたものを流用し、これを、１、２層目の２層分の配線部を形成した配線板であるガラスエポキシ基板１０４及び３、４層目の２層分の配線部を形成したガラスエポキシ基板１０５のそれぞれ２枚の多層基板間に挿入、埋設する。
その結果、見かけ上、前記４層ガラス−エポキシ多層基板の２、３層目の間に、箔状の金属基体１０２の両面に絶縁性酸化皮膜層、電解質層、及び導電体層１０３を順次生成して固体電解質コンデンサ１０１を形成し、コンポジット層１００の中に埋設されている。導電体層１０３がガラス−エポキシ多層基板５５の接地層電極１０７に接続され、箔状の金属基体１０２がガラス−エポキシ多層基板５５の電源層電極１０６と接続されている。その接続方法は、導電性樹脂接着剤等を用いても構わないが、本実施の形態では、ガラス−エポキシ多層基板５５の厚さ方向に貫通するスルーホールめっき１０８を用いて箔状の金属基体１０２と電源層電極１０６とを接続させた構造である。本実施の形態で示す厚さ方向に貫通するスルーホールめっき１０８は、ビア構造であるが、導電性ビアペーストを充填して層間接続及び箔状の金属基体１０２と電源層電極１０６とを接続させても構わない。
本実施の形態に示されるように、昨今のシステムＬＳＩを用いた半導体パッケージでは、複数の電源系でシステムが構成されている事が多く、電源系の数に対応させてコンデンサを形成する必要がある。その結果、内蔵する固体電解質コンデンサの陽極接合部は、電源層に形成された複数の電源電極それぞれに対応させる必要があるため、個々の電源系電極領域内に限定される必要がある。
個々の構成要素について説明すると、箔状の金属基体１０２はアルミニウム箔であり、エッチング処理によって片側の１部を粗面化および多孔質化したものであって、表面の面積を増加させたのち、表面を酸化処理して酸化層である誘電体被膜を形成したものである。通常、エッチング処理によって微細な多孔質部が多数形成され、その表面には薄い誘電体皮膜が、酸化処理によって形成され、この誘電体皮膜が誘電体として機能する。さらに、微細な多孔質部の内部にも電気的導通が図れるように、ポリピロールやポリチオフェンなどの機能性高分子層を用いて、化学重合や電解重合によって固体電解質層が形成されている。この固体電解質層上に、集電体層が設けられる。この集電体層とともに、箔状の金属基体の未エッチング部が電極としての役割を果たし、コンデンサ部として機能することとなる。
なお、本実施の形態においては箔状の金属基体としてアルミニウム箔を用いたが、同様に表面に誘電体層を形成できる材料や、樹脂材料や、スパッタ法等の薄膜法を用いて別途形成するなどの方法によって形成したものであっても、シート形状であれば同様の効果が得られる。
また、本実施の形態においては、固体電解質コンデンサ１０１はコンポジットシート１００に埋設しているが、耐熱有機繊維の不織布を補強材とし熱硬化性樹脂を含浸したもの、または無機フィラーと熱硬化性樹脂により構成したコンポジットシート、あるいはガラス繊維の織布を補強材とし熱硬化性樹脂を含浸したもののいずれか一方から選択したものを用いても構わない。熱硬化性樹脂としてはエポキシ樹脂を用いる。
まず、耐熱有機繊維を用いたものとしては、例えば、アラミド系樹脂不織布に、熱硬化性樹脂としてエポキシ樹脂を用いたものがあり、熱膨張率が小さい特徴を有する。
例えば、アラミド系樹脂不織布に、熱硬化性樹脂としてエポキシ樹脂を用いたプリプレグを使用すれば、インナービアペーストが充填された状態での積層時のプレス圧が５ＭＰａ前後であり、固体電解質コンデンサ１０１にかかるダメージを殆ど与えずに内蔵できる。
また、本実施の形態で用いているコンポジットシート１００は、無機フィラーと熱硬化性樹脂により構成したものであるため、無機フィラーの特性を活かし熱伝導率が良くなり、表面実装された半導体素子１０９から発生する熱を効率よく逃がすことができる。無機フィラーの材料は、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＢＮ、ＡｌＮなどである。無機フィラーの材料の選択により、種々の物性を制御することができる。更にいえば、コンポジットシートの場合ガラス繊維等の補強材がないため、熱加圧時の溶融軟化による内蔵工程で固体電解質コンデンサ１０１にダメージを与えずに内蔵できる。また、コンポジットシートは物性値として熱膨張係数等が３次元的に等方的であり、熱衝撃時の内蔵素子に与えるダメージが少ない。
更にいえば、固体電解質コンデンサ１０１を内蔵するコンポジットシート１００は、弾性率を、熱硬化エポキシ材料を選択する事によって自由に選ぶことができるが、１０ＧＰａ以下の小さいものが望ましい。
但し、本発明はコンデンサ内蔵層を形成する材料としてコンポジットシート材に限定されるものではなく、例えばガラスエポキシプリプレグを用いて、加圧によって染み出されたエポキシ樹脂を用いても構わないし、樹脂材料を限定するものではない。
なお、本実施の形態１に示した場合は、ガラスエポキシ基板１０４、１０５との間に、可撓性を有するインナービアペーストが充填されたコンポジットシートを介して積層する工法を用いてもよい。この場合は、貫通スルーホールめっきビア１０８を形成する必要がない。層間接続として、貫通スルーホールめっきビアを用いるか、あるいは導電性インナービアペーストを用いるかの判断は、層数と求められるビアピッチ等の再配線設計との兼ね合い、あるいは層間接続のためのプロセスコストとの兼ね合いで決定される。
また、本実施の形態１の場合は、ガラス−エポキシ多層基板とコンポジット層の異種積層物となるが、コンポジット層で構成される内蔵層が上下対称にガラスエポキシ２層板に挟まれた構成であるため、実質、反りは殆ど発生しない。
なお、インターポーザー基板として４層板を用いたが、本発明はこれに限定されるものではなく、２層板、３層板、４層板、６層板何れであっても構わない。
次に、図２、３を用いて、固体電解質コンデンサ１０１を内蔵する方法、及び、ガラスエポキシ基板の電源層電極１０６、接地層電極１０７と固体電解質コンデンサ１０１とを繋ぐ接続構造を説明する。
図２は、図１に示された固体電解質コンデンサ１０１を内蔵したインターポーザー基板５５を作製するための方法を記載している。
図２によれば、ガラスエポキシ基板の電源層電極１０６、接地層電極１０７と固体電解質コンデンサ１０１とを接続する方法として、コンポジットシート１００に充填された導電性ビアペースト１１１を用いている。この構成によれば固体電解質コンデンサ１０１とガラスエポキシ基板１０４、１０５との密着が接続シートでもあるコンポジットシート１００によって確保されるので、吸湿後のリフロー時に剥離等が発生しない安定した内蔵構造を実現する事ができる。
構造上、留意すべき点としては、本固体電解質コンデンサ１０１は、アルミ箔状の金属基体１０２の両面に絶縁性酸化皮膜層、電解質層、及び導電体層１０３を順次生成した構造であるため、再配線機能のみを有するインターポーザー基板の配線パターンをそのまま適用しようとすると接地電極層である導電体層１０３と電源層電極１０６がショートしてしまう構造となる点である。そこで、電源ライン、接地ＧＮＤラインそれぞれに留意して配線パターンを検討した結果、電源層である３層目（ガラスエポキシ基板１０５の表層配線）のなかで、電源電極と絶縁分離された接地層電極１０７を新たに設け、本固体電解質コンデンサ１０１の接地電極である導電体層１０３とを電気接続させた構造を作製する。
本構造によれば、上下両面で接地電極と接続できているため、接地が強化されノイズ対策上も好ましい。
一方、接地電極層である導電体層１０３と電源層とのショート回避方法としては、固体電解質コンデンサ１０１と電源層の電極とを単純に絶縁シート、あるいは絶縁ペーストで絶縁化しても構わない。この場合は、より再配線機能のみを有するインターポーザーの配線設計を変更せずに内蔵が可能となる。
なお、半導体素子のパッド電極からコンデンサ電極までの配線距離を考慮した場合、接着シートであるコンポジットシート１００の厚みは、そのまま前記配線距離の増分に繋がるため、若干ではあるが、配線長さに起因するＥＳＬ値を増加させてしまう要因となる。従って、コンポジットシート１００及び導電性ビアペースト１１１は、できる限り薄いことが望ましく、好ましくは５０μｍ以下のコンポジットシートを用いることが望まれる。
なお、陽極であるアルミ箔状の金属基体１０２とガラスエポキシ基板の電源層電極１０６とを接続する方法としては、貫通スルーホールめっき１０８を用いる。図２によれば、ガラスエポキシ基板１０４、１０５とで、本固体電解質コンデンサ１０１をコンポジットシートに埋設する形で加熱、加圧を行う。コンポジットシートの熱硬化エポキシ樹脂が溶融軟化したタイミングで２から４ＭＰａ程度の圧力で加圧を行い、本固体電解質コンデンサ１０１を埋設し、１８０℃から２００℃程度の加熱温度により、コンポジットシートを完全に硬化させる。なお、本加熱・加圧工程時に、インナービアペースト１１１が充填されたコンポジットシート１００を介して本固体電解質コンデンサ１０１を埋設するため、基板の電極１０７と本固体電解質コンデンサ１０１の電極１０３ともインナービア１１１を介して接続される。そして、互いに密着強度が確保された異種積層体を構成する事ができる。
その後に、ドリルを用いて貫通孔を形成し、スルーホールめっき工程を行う。前記めっき工程時は既に積層体の表層に配線パターンが形成されているのでこれらの領域をレジスト形成した後、めっき工程を行う。その結果、スルーホール１０８についていえば、電源ラインが本固体電解質コンデンサ１０１の陽極部であるアルミ電界箔と接続される。アルミ電界箔は、厚みが７０μｍ程度あるため、スルーホールめっきと十分な接続信頼性を確保することができる。
一方、信号ラインについて見てみると、表層の信号電極１１２と最下層の信号電極１１３もそのままスルーホール接続されているが、本信号ラインスルーホール１１４が容量層である固体電解質コンデンサ１０１を貫通する事を回避できている。従って、信号ラインは比誘電率が単一で低い誘電体層のみを通過するため、良好な信号品質を維持することができる。
また、図３において、電源ラインが本固体電解質コンデンサ１０１の陽極部であるアルミ電界箔と接続されるスルーホールめっき１０８の代わりに導電性樹脂ペースト１１５を用いて、電源層電極１０６とアルミ電界箔１０２とを、導電体層１０３と基板の接地層電極１０７とを接続させている。ここで留意すべき事項としては、アルミ箔１０２と導電性樹脂ペースト１１５とを直接接触させると、アルミ酸化膜によって十分な低抵抗接続が得られない。そこでアルミ箔１０２の表面部分に酸化されにくいめっき膜、たとえば、Ａｕめっき、Ａｇめっき、Ｎｉめっきを施すことで十分な低抵抗接続を確保する事ができる。更にいえば、固体電解質コンデンサ１０１とガラスエポキシ基板１０４、１０５との界面に隙間が発生しないように接着用ペースト１１５あるいはシートを導電性樹脂接着剤部分間に用意しておく必要がある。
一方、この工法、構造を用いる特長としては、コンポジットシートを介した固体電解質コンデンサ１０１の接着方法と比較すると、より近傍で半導体素子が実装される側のガラスエポキシ基板１０４との接続を実現することができる。すなわち、半導体素子から固体電解質コンデンサ１０１までの距離をより近接に配置することができるため、配線長によるＥＳＬ成分を少しでも小さくすることができる。
以上の内容を含めて、本実施形態１の特長をまとめると下記のようになる。
本実施の形態で用いられている固体電解質コンデンサ素子１０１の構造は、量産されている１０μＦ等大容量を有する固体アルミ電解質コンデンサの樹脂封止前の形態（Ｂサイズ：Ｌ３．５×Ｗ２．８ｍｍ Ｄサイズ：Ｌ７．３×Ｗ４．３ｍｍ 等）を利用する事ができる。そのため、モールド前の状態の固体アルミ電解質コンデンサを容易に入手する事が可能であり、固体電解質コンデンサ内蔵に至るまでの製造工程数を大幅に低減する事ができる。また、モールド前の状態の固体アルミ電解質コンデンサを内蔵することで、コンデンサ内蔵層の厚みを３００μｍ以下レベルに薄くすることができる。
更に、本構造によれば、アルミ箔状の金属基体１０２の両面に絶縁性酸化皮膜層、電解質層、及び導電体層１０３を順次生成して固体電解質コンデンサ１０１を形成しているため、面積当たり、２層分積層した容量効果が得られ、非常に小面積で所望の大容量のコンデンサ素子が得られる。例えば、画像系のシステムＬＳＩで比較的電流を必要とする電源系では１μＦ以上の容量が必要とされている。その仕様に従えば、本構成の固体電解質コンデンサ１０１は十分に大容量であり、小面積で所望の容量を確保する事ができる。
一方、性能の点からいえば、アルミ箔状の金属基体１０２の両面に絶縁性酸化皮膜層、電解質層、及び導電体層１０３が形成されているため、電荷供給時に発生する磁界が打ち消しあう効果が発生し、低ＥＳＬのコンデンサ素子を実現することができる。そのうえ、コンデンサ素子をガラス−エポキシ多層基板５５内に内蔵する事で、最短配線でコンデンサと半導体パッド電極を繋ぐことができる構造になっている。その結果として、配線によるループ面積が小さくなり、輻射ノイズ等、可能な範囲で最大限のノイズ低減効果を生みだしている。
更に、コンデンサ形成領域が固体アルミ電解質コンデンサ１０１を用いることで、狭い領域で大容量を形成することができ、多数ある信号ラインが容量層を貫通することを回避することができる。この結果、良好な信号品質を保つことができる。
更に、固体アルミ電解質コンデンサ１０１を電源・接地層間に配置すること、箔状の金属基体が多層配線板の電源層電極と貫通スルービアあるいは導電性樹脂材料で接続する構造を取ることで再配線機能のみを有するインターポーザーの配線を殆ど変えずに設計する事ができる。
すなわち、半導体パッケージとしてみた場合、従来の再配線機能のみを有するインターポーザーと同じ層数、ピン配置でコンデンサを内蔵する事ができ、従来用いてきたマザーボードを共有して機能評価を実施することができる。このことは、コンデンサ内蔵インターポーザーを新規に導入するうえで重要である。
更に、μＦオーダーの大容量のコンデンサ素子を基板に内蔵する事が出来るため、再配線機能のみを有するインターポーザー基板と比べて、搭載された半導体素子の更なるノイズ低減効果、及びノイズ対策としてのコンデンサ機能をほぼ全て兼ね備えることができるため、電子機器としてみたときの大幅な部品点数削減を実現することができる。
（実施の形態２）
以下、本発明の実施の形態２について、本発明の特に請求項２の発明について、図面を参照しながら説明する。
本実施形態においては、説明の簡略化のため、上記実施の形態１で説明した内容と同様のものについては説明を省略する。
図４、５に、本発明の実施の形態２における多層配線基板の断面図、図６、７に固体電解質コンデンサを内蔵する方法、及び、ガラスエポキシ基板の電源電極、接地電極と固体電解質コンデンサとを繋ぐ接続構造を説明する。
上記実施の形態１では、４層貫通スルーホールめっき構造を有するガラス−エポキシ多層基板５５の表層に半導体素子がワイヤーボンディング実装された構造を基本として、箔状の金属基体の両面に絶縁性酸化皮膜層、電解質層、及び導電体層を順次生成して得られた固体電解質コンデンサを内蔵する構成を記載したが、図４、５に示すように、箔状の金属基体の片面のみに絶縁性酸化皮膜層、電解質層、及び導電体層を順次生成して得られた固体電解質コンデンサ１１７を配置させることも可能である。以下、さらに説明する。
図６、７に示すように、電極が上下に分離している構造の方が従来の再配線機能のみを有するインターポーザーと同じ層数、電極構造、配線パターンをそのまま活用することができる。すなわち、陽極側であるアルミ箔あるいはアルミ部分をＮｉあるいはＣｕめっきした電極部１２０がインターポーザー基板の電源層電極１０６と接続され、接地電極側である導電体層１２２がインターポーザー基板の接地層電極１０７と接続された構造となる。個々の電極の接続方法は、実施の形態１と同様、二通りあり、インナービアペースト１１１が充填されたコンポジットシート１００を介して接続する方法、あるいは、導電性樹脂ペースト１１５を介して接続する方法がそれぞれある。
本実施の形態の特長としては、片面のみに誘電体層１２１を形成した固体アルミ電解質コンデンサ１１７を用いているため、図１に示したコンデンサ厚みを両面に誘電体層を形成した固体アルミ電解質コンデンサ１０１と比較して薄く形成することができる。本構成によればコンデンサ自体の厚みを１００μｍ以下にすることも可能であり、コンデンサ内蔵層１２３自体の厚みを２００μｍ以下にすることが可能となる。
このように、本実施の形態２の構造を用いたコンデンサを内蔵したインターポーザーによる半導体パッケージは、図４のような構造となる。図６、７でも示されているように信号ライン１１４は、誘電体層１２１を貫通する事は容易に回避できるので、本構造を用いても信号ラインの品質を維持しながら引き回しを行うことができる。その結果、コンデンサ１１７を半導体素子５６の近傍に配置できた効果により、配線によるループ面積が小さくなり、輻射ノイズ等、可能な範囲で最大限のノイズ低減効果を生みだしている。
なお、将来的には、システムＬＳＩの動作速度は、さらに高速化されるため、図５に示すように半導体素子１２４はフリップチップ実装されていくことが好ましい。バンプ１２５による半導体素子と基板電極間距離は、５０μｍ以下であり、大幅に配線長を短くできる。５００ＭＨｚ以上のクロック速度になった場合、ワイヤーボンディング実装では、ワイヤーに起因するＥＳＬ成分が障害になると判断されている。
このような実装形態の場合にも、本発明のインターポーザー基板は有効であり、電源層、接地電極層間に固体電解質コンデンサ１１７を内蔵する事により、更なる低ＥＳＬ性能を有したコンデンサを高速半導体素子１２４に対し供給する事ができる。このような構造にすることにより、１ＧＨｚ以上で駆動する半導体素子に対しても、十分に電荷供給する事が可能となり、安定した電源電圧を供給する事ができる。
総じて、μＦオーダーの大容量のコンデンサ素子を基板に内蔵する事が出来るため、再配線機能のみを有するインターポーザー基板と比べて、搭載された半導体素子の電源電圧の安定（半導体の内部及びマザー基板等の外部、両方での安定）、更なるノイズ低減効果、及びノイズ対策としてのコンデンサ機能をほぼ全て兼ね備えることができるため、電子機器としてみたときの大幅な部品点数削減を実現することができる。
システムとして見た場合に、本発明の半導体装置を用いることによって電子機器のメインボードの部品点数が削減されるため、機器全体の小型化に非常に有効である。例えば、デジタルテレビの画像システムのメインボードについて考えた場合、通常、画像エンジンのシステムＬＳＩを正常動作させるために５０近くのコンデンサが配置されているが、本発明のコンデンサ内蔵の半導体パッケージ、すなわち半導体装置を用いれば、メインボードに実装すべきコンデンサは、１／１０以下である５個程度に大幅に削減する事ができる。
その他、電子機器の用途としては、モジュール（例えば、ＧＰＳモジュール、カメラモジュールなど）、携帯用電子機器のうち、実装面積の厳しい制限がある携帯電話に好適に適用される。もちろん、他の携帯用電子機器（例えば、ＰＤＡ、デジタルカメラなど）にも好適に用いることができる。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、各実施形態の構成および改変例を相互に適用することも可能である。
次に、４層インターポーザー基板の各層の配線パターンについて説明する。
図８は、従来のそれぞれ再配線機能のみを有するインターポーザー基板の各層の配線パターン例である。図８（ａ）（ｂ）（ｃ）（ｄ）は、それぞれ１層目（表層）、２層目、３層目、４層目（最下層）に対応している。図８（ａ）（ｄ）に関しては、ワイヤーボンディングに伴う再配線が多数あり、再配線形成している一部の記載を省略している。図８（ａ）は半導体素子５６の全パッド電極からの情報を、ワイヤーを通じて繋がっている層であり、信号ライン、電源ライン、接地ライン全てが含まれている。この構成は最下層である図８（ｄ）についても同様である。
図８（ａ）に示すように、半導体素子の直下に電源端子Ａ２０２、電源端子Ｂ２０４、接地電極２０３が集中して配置されている。信号ラインの電極２０１は、外周部に主に形成されている。
また図８（ｂ）に示すように、２層目は、接地電極層である。この層は、基本的に接地電極２０５で形成されており、電源ライン、信号ラインが接地電極２０５を避けるようにして貫通している。
また図８（ｃ）に示すように、３層目は、電源層である。この層は、二つの電源電極２０８、２０６で形成されており、２０９の領域で、それぞれ独立して存在している。この層では、接地電極、信号ラインが電源電極２０８、２０６を避けるようにして貫通している。
また図８（ｄ）に示すように、４層目、最下層は、マザー基板に実装されるパッド電極で構成されており、信号ライン、電源ライン、接地ライン全てが含まれている。個々のパッド配置は、ほぼ１層目と同じである。
一方、本発明の多層配線基板において、図９に固体アルミ電解質コンデンサ１０１ａ、ｂを内蔵した配線パターンを示す。図９に示すように配線パターンを殆ど変えずに二つの大容量のコンデンサを内蔵したインターポーザー基板を設計する事ができる。図９（ｂ）（ｃ）に、実際に固体アルミ電解質コンデンサ１０１ａ、ｂが電極パターン上に配置される一例を示している。個々の固体アルミ電解質コンデンサの陽極電極部３１１、３１３は、それぞれの電源系電極領域内２０８内に収まるように形成されている。
図９（ｃ）に示されるように、アルミ電解質コンデンサの陽極部で基板の電源電極と接続される部分３１０ａ、ｂは、各電源電極の領域内に形成されている。
留意すべき点としては、固体アルミ電解質コンデンサ１０１ａ、ｂにおける接地電極が形成された３１１ａ、ｂの直下の部分は、電源電極ではなく、接地電極に置き換える必要がある。
図９（ｅ）は、内蔵するＳＰＣ素子の形状配置を示したもので、スルーホール電極３１１２は、スルーホールを通して陽極に接続されている。陰極部３１３は、銀ペーストを塗布して形成される。
このように、図２に示された固体アルミ電解質コンデンサが内蔵されたインターポーザー基板の設計パターンは、図９に示す従来の再配線機能のみを有するガラス−エポキシ多層基板５５の配線パターンを殆ど変えずに設計出来る事を示している。
実際に、本固体アルミ電解質コンデンサ１０１ａ、ｂを内蔵したインターポーザーを用いた半導体パッケージをメインボードに実装して電源ノイズを評価したところ、大幅に低周波から高周波まで電源ノイズが低減できていることを示した。その結果、メインボードから出る放射ノイズも１０ｄＢ以上低減していることを確認した。更に、半導体の電源電圧の変動が低減していることも確認する事ができた。
本発明によれば、インターポーザー基板の電源層、接地層の層間に固体電解コンデンサからなる大容量コンデンサ内蔵基板を簡便に設計、製造して提供することができる。
本発明の実施の形態１に係る多層配線基板の断面図 本発明の実施の形態１に係る多層配線基板の製造方法を説明するための工程断面図 本発明の実施の形態１に係る多層配線基板の製造方法を説明するための工程断面図 本発明の実施の形態２に係る多層配線基板の構成を示す断面図 本発明の実施の形態２に係る多層配線基板の構成を示す断面図 本発明の実施の形態２に係る多層配線基板の製造方法を説明するための工程断面図 本発明の実施の形態２に係る多層配線基板の製造方法を説明するための工程断面図 従来の多層配線基板の１層から４層までの配線パターンを説明するための平面図 （ａ）（ｂ）（ｃ）は本発明の実施の形態である半導体装置に用いられる多層配線基板の１層から３層までの配線パターンを説明するための平面図、（ｅ）は対応する固体電解質コンデンサの配置を示す平面図 従来の多層配線基板の構成を示す断面図
符号の説明
５５ ガラス−エポキシ多層基板
１００ コンポジットシート
１０１ 固体電解質コンデンサ
１０２ 金属基体
１０３ 導電体層
１０４ ガラスエポキシ基板
１０５ ガラスエポキシ基板
１０６ 電源層電極
１０７ 接地層電極
１０８ スルーホールめっき
１０９ 半導体素子
１１０ ワイヤー

Claims (13)

  1. 少なくとも２層の配線層を含む複数の配線板と、箔状の金属基体の片面あるいは両面に絶縁性酸化皮膜層、電解質層、及び導電体層を順次形成した固体電解質コンデンサを有し、前記配線板の厚さ方向に貫通する導電性部材を備えた多層配線基板において、前記固体電解質コンデンサは、前記複数の配線板の間に挟み込まれるように配置され、前記導電体層は前記配線板の接地層電極に接続し、前記箔状の金属基体が前記多層配線板の電源層電極と接続することを特徴とする多層配線基板。
  2. 少なくとも２層の配線層を含む複数の配線板と、箔状の金属基体の一方の面に絶縁性酸化皮膜層、電解質層、及び導電体層を順次形成し、他方の面に電極層を形成した固体電解質コンデンサを有し、前記配線板の厚さ方向に貫通する導電性部材を備えた多層配線基板において、前記固体電解質コンデンサは、前記複数の配線板の間に挟み込まれるように配置され、前記導電体層は前記配線板の接地層電極に接続し、前記電極層が前記多層配線板の電源層電極と接続することを特徴とする多層配線基板。
  3. 電源層の一部に設置パターンを設けて導電体層を形成する請求項１記載の多層配線基板。
  4. 複数の固体電解質コンデンサが配線板間に内蔵される請求項１に記載の多層配線基板。
  5. 固体電解質コンデンサを埋設している層間を、樹脂と無機フィラーとを含む材料から構成したコンポジット材料で形成している請求項１〜３に記載の多層配線基板。
  6. 固体電解質コンデンサと配線板の内層配線部との接続に、導電性ビアペーストが充填されたコンポジットシートを介して接続している請求項４に記載の多層配線基板。
  7. 少なくとも２層の配線層を積層して配線板を形成し、前記複数の配線板の層間に、箔状の金属基体の片面あるいは両面に絶縁性酸化皮膜層、電解質層、及び導電体層を順次生成することにより固体電解質コンデンサを形成し、次に所定の箇所に導電性ビアペーストが充填された無機フィラーと熱硬化性樹脂とにより構成したコンポジットシートを、前記固体電解質コンデンサの上面および下面に配置し、その後前記コンポジットシートに併せて、内蔵用コンポジットシートを用意、配置した後、加熱溶融を行い、前記固体電解質コンデンサを前記コンポジットシート内部に埋設した後前記コンポジットシートを硬化する工程によって、前記配線板と電気的に接続された固体電解質コンデンサを内蔵したコンポジットシートとによる積層体を構成し、その後に全層を貫通するスルーホールめっき工程を行い、層間接続のみならず、前記固体電解質コンデンサの箔状の金属基体が前記多層配線板の電源層電極と接続することを特徴とする多層配線基板の製造方法。
  8. 少なくとも２層の配線層を積層して配線板を形成し、前記複数の配線板の層間に、箔状の金属基体の片面あるいは両面に絶縁性酸化皮膜層、電解質層、及び導電体層を順次生成することにより固体電解質コンデンサを形成し、次に前記固体電解質コンデンサの電極上に導電性樹脂ペーストを塗布した後、前記配線板の所定の箇所に絶縁性の樹脂を形成し、内蔵用コンポジットシートを用意、配置した後、加熱溶融を行い、前記固体電解質コンデンサを前記コンポジットシート内部に埋設した後前記コンポジットシートを硬化する工程によって、前記配線板と電気的に接続された固体電解質コンデンサを内蔵したコンポジットシートとによる積層体を構成し、その後に全層を貫通するスルーホールめっき工程を行い、層間接続のみならず、前記固体電解質コンデンサの箔状の金属基体が前記多層配線板の電源層電極と接続される多層配線基板の製造方法。
  9. 請求項１〜６に記載の多層配線基板を用いた半導体パッケージ。
  10. 電源層に設置パターンを一部設けて導電体層と導通する請求項９に記載の半導体パッケージ。
  11. 半導体がワイヤーボンディング法で実装された請求項９に記載の半導体パッケージ。
  12. 多層配線基板の厚さ方向に貫通する信号ラインが、固体電解質コンデンサが形成される領域の外側である請求項７に記載の半導体パッケージ。
  13. 請求項９〜１２に記載の半導体パッケージを用いた電子機器。
JP2005027569A 2005-02-03 2005-02-03 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器 Expired - Fee Related JP4736451B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005027569A JP4736451B2 (ja) 2005-02-03 2005-02-03 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
GB0714966A GB2437465B (en) 2005-02-03 2006-02-01 Multilayer wiring board, method for manufacturing such multilayer wiring board, and semiconductor device, and electronic device using multilayer wiring board
US11/578,039 US7821795B2 (en) 2005-02-03 2006-02-01 Multilayer wiring board
CN2006800003696A CN1977574B (zh) 2005-02-03 2006-02-01 多层布线基板及其制造方法，以及使用多层布线基板的半导体装置与电子设备
PCT/JP2006/301640 WO2006082838A1 (ja) 2005-02-03 2006-02-01 多層配線基板とその製造方法、および多層配線基板を用いた半導体装置と電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005027569A JP4736451B2 (ja) 2005-02-03 2005-02-03 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器

Publications (2)

Publication Number Publication Date
JP2006216755A true JP2006216755A (ja) 2006-08-17
JP4736451B2 JP4736451B2 (ja) 2011-07-27

Family

ID=36777222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027569A Expired - Fee Related JP4736451B2 (ja) 2005-02-03 2005-02-03 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器

Country Status (5)

Country Link
US (1) US7821795B2 (ja)
JP (1) JP4736451B2 (ja)
CN (1) CN1977574B (ja)
GB (1) GB2437465B (ja)
WO (1) WO2006082838A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008066028A1 (fr) * 2006-11-30 2008-06-05 Panasonic Corporation Interposeur avec partie passive incorporée
JP2008227266A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd キャパシタ内蔵ウェハレベルパッケージ及びその製造方法
JP2008235545A (ja) * 2007-03-20 2008-10-02 Nec Corp 電解コンデンサシート及び配線基板、並びに、それらの製造方法
JP2010267781A (ja) * 2009-05-14 2010-11-25 Fujitsu Ltd プリント配線板および電子部品パッケージ
US7898795B2 (en) 2007-06-05 2011-03-01 Nec Tokin Corporation Solid-state electrolytic capacitor
JP2011044510A (ja) * 2009-08-20 2011-03-03 Nec Tokin Corp 半導体装置
US7990228B2 (en) 2007-04-03 2011-08-02 Hitachi, Ltd. Semiconductor device and wiring part thereof
JP2012204653A (ja) * 2011-03-25 2012-10-22 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法
US8441774B2 (en) 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
JP2015211097A (ja) * 2014-04-25 2015-11-24 国立研究開発法人産業技術総合研究所 部品内蔵基板
KR20150137824A (ko) * 2014-05-30 2015-12-09 삼성전기주식회사 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
JP2016026385A (ja) * 2009-09-15 2016-02-12 アール アンド ディー サーキッツインコーポレイテッドＲ ＆ Ｄ Ｃｉｒｃｕｉｔｓ Ｉｎｃ． 相互接続構造における電力利得（電力供給）及び電力損失（電力消費）を改善するインターポーザ基板の内蔵部品
JP2019117957A (ja) * 2019-04-24 2019-07-18 国立研究開発法人産業技術総合研究所 部品内蔵基板
US11557554B2 (en) 2018-07-12 2023-01-17 Mitsubishi Electric Corporation Semiconductor device

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080493A (ja) * 2004-08-12 2006-03-23 Ricoh Microelectronics Co Ltd 電極基板
US7948078B2 (en) * 2006-07-25 2011-05-24 Rohm Co., Ltd. Semiconductor device
TWI302732B (en) * 2006-08-03 2008-11-01 Unimicron Technology Corp Embedded chip package process and circuit board with embedded chip
US7486525B2 (en) * 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
US7709934B2 (en) * 2006-12-28 2010-05-04 Intel Corporation Package level noise isolation
JP4812118B2 (ja) * 2007-03-23 2011-11-09 Ｎｅｃトーキン株式会社 固体電解コンデンサ及びその製造方法
EP2145515A2 (en) * 2007-04-05 2010-01-20 Kia Kuang Tan High thermal-efficient metal core printed circuit board with selective electrical and thermal circuitry connectivity
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP2009111307A (ja) * 2007-11-01 2009-05-21 Dainippon Printing Co Ltd 部品内蔵配線板
WO2009057654A1 (ja) 2007-11-01 2009-05-07 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
TWI372011B (en) * 2007-11-19 2012-09-01 Unimicron Technology Corp Printed circuit board having power source
JP5210672B2 (ja) * 2008-03-18 2013-06-12 Ｎｅｃトーキン株式会社 コンデンサ部品
JP2009277940A (ja) * 2008-05-15 2009-11-26 Panasonic Corp 半導体パッケージ、実装用回路基板および実装構造体
JP5458517B2 (ja) * 2008-07-02 2014-04-02 オムロン株式会社 電子部品
KR101055471B1 (ko) * 2008-09-29 2011-08-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN101889341B (zh) * 2008-10-08 2012-12-26 松下电器产业株式会社 中介层基板以及半导体装置
KR101037695B1 (ko) * 2008-12-10 2011-05-30 주식회사 하이닉스반도체 캐패시터를 갖는 동박적층판 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
KR100996915B1 (ko) * 2009-08-12 2010-11-26 삼성전기주식회사 고체 전해 콘덴서 및 그 제조방법
US8891246B2 (en) * 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
JP5505358B2 (ja) * 2011-04-01 2014-05-28 富士通株式会社 キャパシタ内蔵インターポーザモジュール
CN102800639B (zh) * 2011-05-27 2016-12-14 阿尔特拉公司 混合集成封装结构
CN102254891A (zh) * 2011-08-01 2011-11-23 三星半导体(中国)研究开发有限公司 倒装芯片封装结构及其制造方法
US8829648B2 (en) * 2012-03-05 2014-09-09 Fuji Xerox Co., Ltd. Package substrate and semiconductor package
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
JP5756958B2 (ja) * 2013-10-21 2015-07-29 株式会社野田スクリーン 多層回路基板
MY175520A (en) * 2014-02-21 2020-07-01 Mitsui Mining & Smelting Co Ltd Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
KR20150108685A (ko) * 2014-03-18 2015-09-30 삼성전기주식회사 반도체모듈 패키지 및 그 제조 방법
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US9704836B2 (en) * 2015-03-16 2017-07-11 Mediatek Inc. Semiconductor package assembly
JP6582669B2 (ja) * 2015-07-22 2019-10-02 Tdk株式会社 薄膜キャパシタ及び半導体装置
US9545008B1 (en) * 2016-03-24 2017-01-10 Avx Corporation Solid electrolytic capacitor for embedding into a circuit board
KR102385549B1 (ko) * 2017-08-16 2022-04-12 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
JP7245037B2 (ja) * 2018-11-30 2023-03-23 ローム株式会社 半導体装置
US11309295B2 (en) * 2019-08-26 2022-04-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN113013125A (zh) * 2019-12-20 2021-06-22 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
JP7039638B2 (ja) 2020-02-27 2022-03-22 株式会社西日本シティ銀行 カードシステム
TWI787805B (zh) * 2021-05-04 2022-12-21 矽品精密工業股份有限公司 電子模組及其製法與電子封裝件
US20240203911A1 (en) * 2022-12-16 2024-06-20 Nxp Usa, Inc. Interposer with integrative passive components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JP2001156211A (ja) * 1999-11-30 2001-06-08 Kyocera Corp コンデンサ内蔵型配線基板
JP2002246759A (ja) * 2000-12-12 2002-08-30 Ngk Spark Plug Co Ltd 配線基板
JP2004221534A (ja) * 2002-12-27 2004-08-05 Matsushita Electric Ind Co Ltd コンデンサとコンデンサ内蔵回路基板、ならびにそれらの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2738950B2 (ja) 1989-03-20 1998-04-08 宇野醤油株式会社 エチルアルコール成分高含有ｏ／ｗ型乳化組成物及びその製造方法
JPH1097952A (ja) 1996-09-24 1998-04-14 Oki Electric Ind Co Ltd コンデンサーの製造方法及びこれを適用したコンデンサー付き配線基板
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP2001185460A (ja) 1999-12-27 2001-07-06 Matsushita Electric Ind Co Ltd 固体電解コンデンサおよびその製造方法並びに回路基板
JP3854498B2 (ja) * 2000-12-12 2006-12-06 日本特殊陶業株式会社 配線基板
US20020086561A1 (en) * 2000-12-12 2002-07-04 Ngk Spark Plug Co., Ltd. Wiring board
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
JP2002359160A (ja) 2001-03-29 2002-12-13 Tdk Corp 固体電解コンデンサおよび固体電解コンデンサ内蔵基板ならびに固体電解コンデンサ内蔵基板の製造方法
DE60335074D1 (de) * 2002-12-27 2011-01-05 Panasonic Corp Kondensator und Verfahren zu dessen Herstellung, und Leiterplatte mit einem eingebauten Kondensator und Verfahren zu deren Herstellung
US7319599B2 (en) * 2003-10-01 2008-01-15 Matsushita Electric Industrial Co., Ltd. Module incorporating a capacitor, method for manufacturing the same, and capacitor used therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JP2001156211A (ja) * 1999-11-30 2001-06-08 Kyocera Corp コンデンサ内蔵型配線基板
JP2002246759A (ja) * 2000-12-12 2002-08-30 Ngk Spark Plug Co Ltd 配線基板
JP2004221534A (ja) * 2002-12-27 2004-08-05 Matsushita Electric Ind Co Ltd コンデンサとコンデンサ内蔵回路基板、ならびにそれらの製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968800B2 (en) 2006-11-30 2011-06-28 Panasonic Corporation Passive component incorporating interposer
WO2008066028A1 (fr) * 2006-11-30 2008-06-05 Panasonic Corporation Interposeur avec partie passive incorporée
JP5093104B2 (ja) * 2006-11-30 2012-12-05 パナソニック株式会社 受動部品内蔵インターポーザ
US8441774B2 (en) 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
JP2008227266A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd キャパシタ内蔵ウェハレベルパッケージ及びその製造方法
JP2008235545A (ja) * 2007-03-20 2008-10-02 Nec Corp 電解コンデンサシート及び配線基板、並びに、それらの製造方法
US7990228B2 (en) 2007-04-03 2011-08-02 Hitachi, Ltd. Semiconductor device and wiring part thereof
US7898795B2 (en) 2007-06-05 2011-03-01 Nec Tokin Corporation Solid-state electrolytic capacitor
JP2010267781A (ja) * 2009-05-14 2010-11-25 Fujitsu Ltd プリント配線板および電子部品パッケージ
JP2011044510A (ja) * 2009-08-20 2011-03-03 Nec Tokin Corp 半導体装置
JP2016026385A (ja) * 2009-09-15 2016-02-12 アール アンド ディー サーキッツインコーポレイテッドＲ ＆ Ｄ Ｃｉｒｃｕｉｔｓ Ｉｎｃ． 相互接続構造における電力利得（電力供給）及び電力損失（電力消費）を改善するインターポーザ基板の内蔵部品
JP2018093215A (ja) * 2009-09-15 2018-06-14 アール アンド ディー サーキッツ インコーポレイテッドＲ ＆ Ｄ Ｃｉｒｃｕｉｔｓ Ｉｎｃ． 相互接続構造における電力利得（電力供給）及び電力損失（電力消費）を改善するインターポーザ基板の内蔵部品
JP2012204653A (ja) * 2011-03-25 2012-10-22 Dainippon Printing Co Ltd 半導体装置、半導体装置の製造方法
JP2015211097A (ja) * 2014-04-25 2015-11-24 国立研究開発法人産業技術総合研究所 部品内蔵基板
JP2015228480A (ja) * 2014-05-30 2015-12-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法
KR20150137824A (ko) * 2014-05-30 2015-12-09 삼성전기주식회사 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
KR102262907B1 (ko) * 2014-05-30 2021-06-09 삼성전기주식회사 패키지 기판, 패키지, 적층 패키지 및 패키지 기판 제조 방법
US11557554B2 (en) 2018-07-12 2023-01-17 Mitsubishi Electric Corporation Semiconductor device
JP2019117957A (ja) * 2019-04-24 2019-07-18 国立研究開発法人産業技術総合研究所 部品内蔵基板

Also Published As

Publication number Publication date
JP4736451B2 (ja) 2011-07-27
CN1977574B (zh) 2011-08-17
WO2006082838A1 (ja) 2006-08-10
CN1977574A (zh) 2007-06-06
GB2437465A (en) 2007-10-24
US20070242440A1 (en) 2007-10-18
GB2437465B (en) 2010-11-17
US7821795B2 (en) 2010-10-26
GB0714966D0 (en) 2007-09-12

Similar Documents

Publication Publication Date Title
JP4736451B2 (ja) 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
US7102085B2 (en) Wiring substrate
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
JP4881460B2 (ja) 電子部品内蔵型多層基板
US8400776B2 (en) Multilayered printed wiring board
US9474158B2 (en) Printed wiring board
US9288910B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
US20070085200A1 (en) Capacitor interconnection
JP2010114434A (ja) 部品内蔵配線基板及びその製造方法
JP2007266196A (ja) 多層プリント配線板及びその製造方法
JPH11312868A (ja) 素子内蔵多層配線基板およびその製造方法
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
JP5439560B2 (ja) 複合多層基板およびそれを用いたモジュール
JP5286072B2 (ja) 配線基板及びその製造方法
JP5091021B2 (ja) 複合多層基板およびそれを用いたモジュール
JP2006147607A (ja) 印刷配線板及びその製造方法並びに半導体装置
JP3945764B2 (ja) 配線基板
JP4772586B2 (ja) 回路基板の製造方法
JP7431865B2 (ja) 配線基板
JP2010171348A (ja) 配線基板及び積層セラミックコンデンサ
JP2005294674A (ja) 多層基板、半導体パッケージおよびモジュールの製造方法
KR20230140714A (ko) 반도체 패키지
JP2019176118A (ja) 配線基板
JP2023078819A (ja) 配線基板及び配線基板の製造方法
JP2022047910A (ja) 部品内蔵基板及び部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080213

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

R151 Written notification of patent or utility model registration

Ref document number: 4736451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees