JP2012204653A - 半導体装置、半導体装置の製造方法 - Google Patents
半導体装置、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012204653A JP2012204653A JP2011068505A JP2011068505A JP2012204653A JP 2012204653 A JP2012204653 A JP 2012204653A JP 2011068505 A JP2011068505 A JP 2011068505A JP 2011068505 A JP2011068505 A JP 2011068505A JP 2012204653 A JP2012204653 A JP 2012204653A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- group
- connection terminal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 370
- 238000004519 manufacturing process Methods 0.000 title description 29
- 239000000758 substrate Substances 0.000 claims abstract description 136
- 238000010030 laminating Methods 0.000 claims abstract description 7
- 235000012431 wafers Nutrition 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000011368 organic material Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 150
- 238000000034 method Methods 0.000 description 33
- 239000004840 adhesive resin Substances 0.000 description 25
- 229920006223 adhesive resin Polymers 0.000 description 25
- 230000008569 process Effects 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 18
- 230000006870 function Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 239000010949 copper Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000000945 filler Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013016 damping Methods 0.000 description 3
- 239000006071 cream Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】第1貫通電極群をもつ第1半導体チップと:第2貫通電極群と接続端子群とを有し、この端子群が第1半導体チップの裏面側の第1貫通電極群に対向、電気導通し、積層された第2半導体チップと:接続端子群と;第3貫通電極群と;接続端子群とは反対の側の面上の再配線層44と;該再配線層44のある面上に該再配線層44と電気的導通を有し形成された、配置の最小ピッチが第2貫通電極群のそれより長い対仲介基板接続端子61群と;を有し、積層された仲介基板100とを具備する。
【選択図】図1
Description
Claims (12)
- 第1半導体素子群および第1配線層が集積形成された第1機能面と;該第1機能面と該第1機能面に対向する第1裏面との間に貫通形成された、配置の最小ピッチが第1のピッチ長である第1貫通電極群と;を有する第1の半導体チップと、
第2半導体素子群および第2配線層が集積形成された第2機能面と;前記第1の半導体チップの前記第1裏面の側の前記第1貫通電極群に電極ごとに対向して該電極のそれぞれに電気的導通ができるように前記第2機能面に配置された1,2チップ間接続端子群と;前記第2機能面と前記第2裏面との間に貫通形成された、配置の最小ピッチが第2のピッチ長である第2貫通電極群と;を有し、前記1,2チップ間接続端子群が前記第1の半導体チップの前記第1裏面の側の前記第1貫通電極群に電極ごとに対向して該電極のそれぞれに電気導通するように、前記第1の半導体チップに対して積層配置された第2の半導体チップと、
第3半導体素子群および第3配線層が集積形成された第3機能面と;前記第2の半導体チップの前記第2裏面の側の前記第2貫通電極群に電極ごとに対向して該電極のそれぞれに電気的導通ができるように前記第3機能面上にまたは該第3機能面に対向する第3裏面上に配置された2,3チップ間接続端子群と;前記第3機能面と前記第3裏面との間に貫通形成された第3貫通電極群と;前記2,3チップ間接続端子群が設けられた面とは反対の側の面上に設けられた再配線層と;該再配線層が設けられた面上に該再配線層と電気的導通を有して形成された、配置の最小ピッチが前記第2のピッチ長より長い第3のピッチ長である対仲介基板接続端子群と;を有し、前記2,3チップ間接続端子群が前記第2の半導体チップの前記第2裏面の側の前記第2貫通電極群に電極ごとに対向して該電極のそれぞれに電気導通するように、前記第2の半導体チップに対して積層配置された第3の半導体チップと、
第1の面と該第1の面に対向する第2の面とを有し;該第1の面上に、前記第3の半導体チップの前記対仲介基板接続端子群に端子ごとに対向して該端子のそれぞれに電気的導通ができるように配置された対半導体チップ接続端子群を有し;前記第2の面上に、前記対半導体チップ接続端子群に電気的に連なる外部接続端子群を有し;前記対半導体チップ接続端子群が前記第3の半導体チップの前記対仲介基板接続端子群に端子ごとに対向して該端子のそれぞれに電気導通するように、前記第3の半導体チップに対して積層配置された仲介基板と
を具備することを特徴とする半導体装置。 - 前記第3の半導体チップの前記2,3チップ間接続端子群が、該第3の半導体チップの前記第3裏面上に配置され、
前記仲介基板の前記外部接続端子群の一端子から、該仲介基板の対半導体チップ接続端子群の一端子および前記第3の半導体チップの前記対仲介基板接続端子群の一端子を経由して、該第3の半導体チップの前記再配線層に至る導電路が形成され、
前記導電路が前記第3半導体素子群で構成される回路につながり、該回路により電気的に分岐されて、前記第3の半導体チップの前記第3貫通電極群のうちの複数の電極のそれぞれに電気的に連なっていること
を特徴とする請求項1記載の半導体装置。 - 前記第3の半導体チップの前記2,3チップ間接続端子群が、該第3の半導体チップの前記第3機能面上に配置され、
前記仲介基板の前記外部接続端子群の一端子から、該仲介基板の対半導体チップ接続端子群の一端子および前記第3の半導体チップの前記対仲介基板接続端子群の一端子を経由して該第3の半導体チップの前記再配線層に至り、さらに該再配線層により電気的に分岐され、該第3の半導体チップの前記第3貫通電極群のうちの複数の電極のそれぞれに導通する導電路が形成されていること
を特徴とする請求項1記載の半導体装置。 - 前記第3の半導体チップの前記第3半導体素子群で構成される前記回路が、マルチプレクサまたはデマルチプレクサであることを特徴とする請求項2記載の半導体装置。
- 前記第3の半導体チップの前記第3半導体素子群で構成される前記回路が、DC−DCコンバータまたは直流電圧レギュレータであることを特徴とする請求項2記載の半導体装置。
- 前記導電路が、電源電位の導電路またはグラウンド電位の導電路であることを特徴とする請求項3記載の半導体装置。
- 前記仲介基板が、前記対半導体チップ接続端子群に属する端子の総数より少ない総数の、前記外部接続端子群に属する端子を有することを特徴とする請求項2記載の半導体装置。
- 前記仲介基板が、貫通電極群の形成された、無機材料の基材を有することを特徴とする請求項2記載の半導体装置。
- 前記仲介基板の前記基材が、シリコンであることを特徴とする請求項8記載の半導体装置
- 前記仲介基板が、有機材料基材の多層配線板であることを特徴とする請求項2記載の半導体装置。
- 前記仲介基板が、抵抗素子またはコンデンサ素子を具有していることを特徴とする請求項2記載の半導体装置。
- 第1半導体素子群および第1配線層が集積形成された第1機能面と;該第1機能面と該第1機能面に対向する第1裏面との間に貫通形成された、配置の最小ピッチが第1のピッチ長である第1貫通電極群と;を有する第1の半導体チップが複数形成された第1のウエハに対して、第2半導体素子群および第2配線層が集積形成された第2機能面と;前記第1の半導体チップの前記第1裏面の側の前記第1貫通電極群に電極ごとに対向して該電極のそれぞれに電気的導通ができるように前記第2機能面に配置された1,2チップ間接続端子群と;前記第2機能面と前記第2裏面との間に貫通形成された、配置の最小ピッチが第2のピッチ長である第2貫通電極群と;を有する第2の半導体チップが複数形成された第2のウエハを、前記1,2チップ間接続端子群が前記第1の半導体チップの前記第1裏面の側の前記第1貫通電極群に電極ごとに対向して該電極のそれぞれに電気導通するように、積層する工程と、
前記第2のウエハに対して、第3半導体素子群および第3配線層が集積形成された第3機能面と;前記第2の半導体チップの前記第2裏面の側の前記第2貫通電極群に電極ごとに対向して該電極のそれぞれに電気的導通ができるように前記第3機能面上にまたは該第3機能面に対向する第3裏面上に配置された2,3チップ間接続端子群と;前記第3機能面と前記第3裏面との間に貫通形成された第3貫通電極群と;前記2,3チップ間接続端子群が設けられた面とは反対の側の面上に設けられた再配線層と;該再配線層が設けられた面上に該再配線層と電気的導通を有して形成された、配置の最小ピッチが前記第2のピッチ長より長い第3のピッチ長である対仲介基板接続端子群と;を有する第3の半導体チップが複数形成された第3のウエハを、前記2,3チップ間接続端子群が前記第2の半導体チップの前記第2裏面の側の前記第2貫通電極群に電極ごとに対向して該電極のそれぞれに電気導通するように、積層する工程と、
前記第1、第2、第3のウエハを有する積層体を、前記第1、第2、第3の半導体チップをそれぞれ1つずつ有するように個片化し、積層化半導体チップを形成する工程と、
前記積層化半導体チップに対して、第1の面と該第1の面に対向する第2の面とを有し;該第1の面上に、前記第3の半導体チップの前記対仲介基板接続端子群に端子ごとに対向して該端子のそれぞれに電気的導通ができるように配置された対半導体チップ接続端子群を有し;前記第2の面上に、前記対半導体チップ接続端子群に電気的に連なる外部接続端子群を有する仲介基板を、前記対半導体チップ接続端子群が前記第3の半導体チップの前記対仲介基板接続端子群に端子ごとに対向して該端子のそれぞれに電気導通するように、積層する工程と
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068505A JP5778453B2 (ja) | 2011-03-25 | 2011-03-25 | 半導体装置、半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068505A JP5778453B2 (ja) | 2011-03-25 | 2011-03-25 | 半導体装置、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012204653A true JP2012204653A (ja) | 2012-10-22 |
JP5778453B2 JP5778453B2 (ja) | 2015-09-16 |
Family
ID=47185281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011068505A Active JP5778453B2 (ja) | 2011-03-25 | 2011-03-25 | 半導体装置、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5778453B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014167867A1 (ja) * | 2013-04-11 | 2014-10-16 | 株式会社ニコン | 積層半導体装置および積層半導体製造方法 |
US9711486B2 (en) | 2015-02-05 | 2017-07-18 | Fujitsu Limited | Stacked semiconductor device |
CN110945660A (zh) * | 2019-11-12 | 2020-03-31 | 深圳市汇顶科技股份有限公司 | 堆叠式的芯片、制造方法、图像传感器和电子设备 |
US10957732B2 (en) | 2018-02-09 | 2021-03-23 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing semiconductor device |
JP2021141238A (ja) * | 2020-03-06 | 2021-09-16 | 本田技研工業株式会社 | 半導体装置および半導体装置の製造方法 |
US11705445B2 (en) | 2021-03-15 | 2023-07-18 | Kioxia Corporation | Semiconductor device manufacturing method and semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216755A (ja) * | 2005-02-03 | 2006-08-17 | Matsushita Electric Ind Co Ltd | 多層配線基板とその製造方法、および多層配線基板を用いた半導体装置と電子機器 |
JP2006222252A (ja) * | 2005-02-10 | 2006-08-24 | Elpida Memory Inc | 半導体記憶装置及びその負荷試験方法 |
JP2007036104A (ja) * | 2005-07-29 | 2007-02-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2007180303A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、及び電子機器 |
US20110057819A1 (en) * | 2009-09-10 | 2011-03-10 | Elpida Memory, Inc. | Semiconductor device having plural semiconductor chips laminated to each other |
-
2011
- 2011-03-25 JP JP2011068505A patent/JP5778453B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216755A (ja) * | 2005-02-03 | 2006-08-17 | Matsushita Electric Ind Co Ltd | 多層配線基板とその製造方法、および多層配線基板を用いた半導体装置と電子機器 |
JP2006222252A (ja) * | 2005-02-10 | 2006-08-24 | Elpida Memory Inc | 半導体記憶装置及びその負荷試験方法 |
JP2007036104A (ja) * | 2005-07-29 | 2007-02-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2007180303A (ja) * | 2005-12-28 | 2007-07-12 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、及び電子機器 |
US20110057819A1 (en) * | 2009-09-10 | 2011-03-10 | Elpida Memory, Inc. | Semiconductor device having plural semiconductor chips laminated to each other |
JP2011081882A (ja) * | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 積層型半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014167867A1 (ja) * | 2013-04-11 | 2014-10-16 | 株式会社ニコン | 積層半導体装置および積層半導体製造方法 |
US9711486B2 (en) | 2015-02-05 | 2017-07-18 | Fujitsu Limited | Stacked semiconductor device |
US10957732B2 (en) | 2018-02-09 | 2021-03-23 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing semiconductor device |
CN110945660A (zh) * | 2019-11-12 | 2020-03-31 | 深圳市汇顶科技股份有限公司 | 堆叠式的芯片、制造方法、图像传感器和电子设备 |
CN110945660B (zh) * | 2019-11-12 | 2024-01-23 | 深圳市汇顶科技股份有限公司 | 堆叠式的芯片、制造方法、图像传感器和电子设备 |
JP2021141238A (ja) * | 2020-03-06 | 2021-09-16 | 本田技研工業株式会社 | 半導体装置および半導体装置の製造方法 |
JP7411959B2 (ja) | 2020-03-06 | 2024-01-12 | 本田技研工業株式会社 | 半導体装置および半導体装置の製造方法 |
US11705445B2 (en) | 2021-03-15 | 2023-07-18 | Kioxia Corporation | Semiconductor device manufacturing method and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5778453B2 (ja) | 2015-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108364921B (zh) | 从嵌入有二极管的部件承载件进行的高效热移除 | |
JP6325605B2 (ja) | 電子部品内蔵基板 | |
JP6679748B2 (ja) | バックサイドドリリング埋込みダイ基板 | |
US11309304B2 (en) | Stackable electronic package and method of fabricating same | |
KR101501739B1 (ko) | 반도체 패키지 제조 방법 | |
KR101850121B1 (ko) | 용장성 실리콘 관통 비아를 구비한 반도체 칩 및 그 제조방법 | |
JP4340517B2 (ja) | 半導体装置及びその製造方法 | |
US10083919B2 (en) | Packaging for high speed chip to chip communication | |
US20180045885A1 (en) | Method of manufacturing semiconductor devices, corresponding device and circuit | |
US10790234B2 (en) | Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure | |
JP5778453B2 (ja) | 半導体装置、半導体装置の製造方法 | |
KR101904409B1 (ko) | 적층된 마이크로전자 유닛이 있는 마이크로전자 패키지 및 그의 제조 방법 | |
US20130277855A1 (en) | High density 3d package | |
KR20140028015A (ko) | 플립-칩, 페이스-업 및 페이스-다운 와이어본드 조합 패키지 | |
TW200839971A (en) | Chip package module | |
US8957516B2 (en) | Low cost and high performance flip chip package | |
TW201533882A (zh) | 覆晶堆疊封裝 | |
KR20150131130A (ko) | 반도체 장치 및 그 제조 방법 | |
US9263376B2 (en) | Chip interposer, semiconductor device, and method for manufacturing a semiconductor device | |
WO2012127614A1 (ja) | 半導体装置 | |
US9240391B2 (en) | Semiconductor device | |
US20140264938A1 (en) | Flexible Interconnect | |
KR101132304B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2012174826A (ja) | 電子デバイス及びその製造方法 | |
JP4083376B2 (ja) | 半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141121 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20141208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5778453 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |