CN1728918A - 电路化衬底 - Google Patents

电路化衬底 Download PDF

Info

Publication number
CN1728918A
CN1728918A CNA2005100841686A CN200510084168A CN1728918A CN 1728918 A CN1728918 A CN 1728918A CN A2005100841686 A CNA2005100841686 A CN A2005100841686A CN 200510084168 A CN200510084168 A CN 200510084168A CN 1728918 A CN1728918 A CN 1728918A
Authority
CN
China
Prior art keywords
conducting channel
memory device
layer
organic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100841686A
Other languages
English (en)
Other versions
CN1728918B (zh
Inventor
苏贝胡·D·德塞
豪·T·林
约翰·M·劳弗尔
沃亚·R·马尔科维奇
戴维·L·托马斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of CN1728918A publication Critical patent/CN1728918A/zh
Application granted granted Critical
Publication of CN1728918B publication Critical patent/CN1728918B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Memories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明揭示一种由至少一其上具有一导电图案的介电材料构成的电路化衬底。所述图案的至少一部分用作一有机存储器件的第一层，所述有机存储器件进一步包括至少一位于所述图案上的第二介电层和一与下部对准以获得数个接触点的第二图案，由此形成所述器件。所述衬底较佳与其他介电电路分层组合件相结合以构成一多层衬底，所述多层衬底上可设置耦合至所述内部存储器件以便与之结合工作的离散电子组件(例如，一逻辑芯片)。本发明还提供一种能够使用所述衬底的电气组合件，以及一种适合使用一个或多个此类电气组合件作为其一部分的信息处理系统。

Description

电路化衬底
技术领域
本发明涉及电路化衬底，更具体而言涉及复合电路化结构，例如印刷电路板(PCB)、芯片载体，诸如此类。本发明还涉及制造此等结构的方法、利用电路化结构的电气组合件(例如，印刷电路板芯片载体组合件)及利用此等衬底及/或组合件的信息处理系统(例如，计算机、服务器等)。
背景技术
形成层压电路化衬底(例如印刷电路板)结构的一已知方法包括通过形成数个介电材料和导电材料层来提供多个电路层和电压平面。电路可以是称作信号平面的离散布线图案。电压平面可或是接地平面或是电源平面，且有时统称为电源平面。在一种构成此类结构的技术中，连续施加介电材料层和导电材料层，例如先施加介电材料，然后在其上设置电路或电压平面，并且在典型情况下，通常通过钻孔或蚀刻形成通孔(下文将更详细阐述)。该方法依赖于添加附加结构的每一连续步骤且例如，在形成具有电路迹线的平面或所形成的电源平面的每一步骤中分别形成这些电路层。该方法要求精密钻孔以形成电镀通孔(PTH)，所有这一切均耗费时间，尤其是在有大量钻孔需要形成电镀通孔的情况下。
新近，人们已阐述数种方法，其提供使用单独的离散层状结构(衬底)形成一复合层压结构(衬底组合件)的相对廉价的光刻技术。举例而言，参阅2003年1月19日提出申请的专利名称为“具有Z-轴互连的印刷线路板结构”(PrintedWiring Board Structure With Z-Axis Interconnections)的美国专利第09/812,261号。还请参阅美国专利第6,388,204号(颁于Lauffer等人)和美国专利第6,479,093号(颁于Lauffer等人)，其教示内容以引用方式并入本文中。
在双面和多层印刷电路板中，必须在各导电层或电路板面之间设置上述通孔。一般通过在电路板中设置与要求电互连的面和层连通的金属化、导电通孔来实现上述目的。对于某些应用，人们期望与几乎所有(如果不是全部)的导电层进行电连接。在这种情况下，通常也将通孔设置为穿过电路板的整个厚度。对于这些以及其他应用，人们通常期望在电路板一面上的电路与一个或多个内部电路层之间也提供电连接。在那些情况下，设置仅穿过电路板一部分的“盲通路”。在另一情况下，此等多层电路板通常需要完全位于电路板结构的内部并被包括介电和导电的外部层所覆盖的内部“通路”。此等内部“通路”通常形成在最终板的一子部分结构内，然后在电路板的最后层压过程中与其他层结合在一起。为了本专利申请之目的，因此，术语“通孔”意在包括此等完全穿透电路板的导电开口(电镀通孔或PTH)、从电路板外表面伸入电路板的一规定导电层的“盲通路”及由电路板的外层“捕捉”于内部的“内部通路”。
在过去几年里，诸如印刷电路板等电路化衬底的复杂程度显著增加，其主要原因是对利用这些衬底的制品的操作要求在增加。例如，用于主计算机的电路板可能具有多达36层电路或更多，并且整个堆叠具有一约0.250英寸(或250密耳)的厚度。这些电路板通常设计有3或5密耳宽的信号线和12密耳直径的通孔。针对当今许多电路板中增加的致密，业内力图将信号线的宽度减至2密耳或更小及将通孔的直径减至2密耳或更小。如本文将要更详细定义的那样，本发明的一个主要特征是提供一种具有比该领域已知的此类衬底和利用此类衬底的电气组合件大得多的运行能力的电路化衬底。本发明的一个具体特征是在衬底本身内部包括了一个或多个有机存储“器件”，由此，消除了对外部安装组件的需要并为诸如半导体逻辑芯片之类的组件留出更多的表面空间，以更进一步增强最终制品的运行能力。
在2004年3月9日颁发的名称为“用于一印刷电路板中空隙组件的器件和方法”(Device and Method for Interstitial Components in a Printed CircuitBoard)的美国专利第6,704,207号中阐述一种包括一具有第一和第二表面的一第一层且其上安装有一板上器件(例如一专用集成电路芯片)的印刷电路板(PCB)。该印刷电路板包括一具有第三和第四表面的第二层。这些表面之一可包括一用于牢固夹持一空隙组件的凹陷部分。一电连接这些印刷电路板层的“通路”也耦合至该空隙组件的一引线。所述空隙组件包括诸如二极管、晶体管、电阻器、电容器、热电偶之类的组件。在该似乎较佳的实施例中，该空隙组件是一具有一类似一“0402”电阻器(由Rohm公司制造)大小的电阻器，其厚度约为0.014英寸。
在2001年6月5日颁发的名称为“电路芯片封装及其制造方法”(CircuitChip Package and Fabrication Method)的美国专利第6,242,282号中阐述一种用于封装芯片的方法，其包括提供一包括绝缘材料的互连层的数个步骤，所述互连层具有一第一面和一第二面、在第二面的第二面金属化部分而非第二面的第二面非金属化部分上图案化的初始金属、一从第一面延伸至第二面金属化部分之一的衬底通路及一从第一面延伸至第二面非金属化部分的芯片通路。所述方法还包括：将一芯片定位在第二面上，使该芯片的一芯片衬垫对准所述芯片通路；及对互连层第一面的所选择部分上和通路内的连接金属实施图案化，以延伸至第二面金属化部分和芯片衬垫。在该芯片周围模制一“衬底”或其他介电材料。
在2000年7月4日颁发的名称为“集成电路封装的互连桥接方法”(BridgingMethod of Interconnects for Integrated Circuit Packages)的美国专利第6,084,306号中阐述一种集成电路封装，其具有第一和第二层、复数个与所述第一层形成一体的选路衬垫、复数个分别设置于所述第一层的上下表面上的上下导管(其中一个上导管电连接至一个下导管)、设置于第二层上的复数个衬垫、将衬垫电连接至下导管的通路及粘附于具有粘合衬垫的第二层上的一芯片(其中至少一个芯片电连接至一个选路衬垫)。
1998年11月3日颁发的名称为“裸芯片安装印刷电路板及一通过光蚀刻制造此种电路板的方法”(Bare Chip Mount ing Printed Circuit Board and aMethod of Manufacturing Thereof by Photo-etching)的美国专利第5,831,833号中阐述一种制造“裸芯片”多层印刷电路板的方法，其中在作为一衬底的印刷电路板的一面或两面上交替堆叠任意数量的布线电路导体层和绝缘层，并且在所述印刷电路板表面上形成一具有一能够安装和以树脂包封一裸芯片部分的上部开口的凹陷部分。在该看似较佳的实施中，所述绝缘层之一是由光敏树脂制成，而裸芯片部分安装凹陷部分是通过光蚀刻由光敏树脂制成的绝缘层而形成。
1995年6月20日颁发的名称为“具有一双面无引线组件的电子组合件”(Electronic Assembly Having a Double-sided Leadless Component)的美国专利第5,426,263号中阐述一种具有一双面无引线组件和两个印刷电路板的电子组合件。该组件在其两个对置主表面上具有复数个电终端或衬垫。所述印刷电路板的每一个均具有一印刷电路图案，所述印刷电路图案具有复数个与该双面无引线组件两面上的电终端相对应的衬垫。所述组件一面上的电终端附着在所述第一电路板上的衬垫上，而所述无引线组件另一面上的电终端则附着在第二电路板的衬垫上。所述印刷电路板接合在一起形成一多层印刷电路板，以使该双面无引线组件埋入或凹陷在其内部。使用焊料将该组件焊接到该印刷电路板的衬垫上。
1994年1月18日颁发的名称为“具有内部直接芯片附装的三维存储卡结构”(Three-dimensional Memory Card Structure With Internal Direct ChipAttachment)的美国专利第5,280,192号中阐述一种包括一内部三维植入半导体芯片阵列的卡结构。该卡结构包括一电源核心和复数个芯片核心。每一芯片核心接合在所述电源核心对置面上的电源核心上，而且每一芯片核心包括一具有一芯片井的二维补偿器核心阵列。每一芯片井容许在其中植入所述半导体芯片中相应的一个。而且，一柔顺的介电材料被设置在除芯片井底部外的补偿器核心的主表面上。所述柔顺的介电材料具有一低介电常数并具有一与所述半导体芯片和补偿器核心的热膨胀系数相容的热膨胀系数，从而保持了芯片和补偿器核心的热膨胀稳定性。
1992年3月24日颁发的名称为“具有内部直接芯片附装的三维存储卡结构”(Three-dimensional Memory Card Structure With Internal Direct ChipAttachment)的美国专利第5,099,309号中阐述一种包括一嵌入三维半导体存储芯片阵列的卡结构。所述卡结构包括以重叠关系接合在一起的至少一存储器核心和至少一电源核心。每一存储器核心包括一铜-殷钢-铜(CIC)热导体平面，所述热导体平面具有一位于所述平面两面上的二维芯片井位置阵列。聚四氟乙烯(PTFE)覆盖除所述芯片井底部外的热导体平面的主表面。存储芯片被放置在所述芯片井内并由绝缘和布线层面覆盖。每一电源核心包括至少一覆盖所述导电平面主表面的CIC导电平面和PTFE。为沿所述卡结构内部的垂直及水平平面设置电连接路径和冷却路径做好准备。
1991年5月14日颁发的名称为“用于集成电路芯片的密封封装”(HermeticPackage for Integrated Circuit Chips)的美国专利第5,016,085号中阐述一种具有一用于夹持一半导体芯片的内部凹陷的密封封装。该凹陷呈正方形并设定为相对于所述封装的矩形外部成45°角度。该封装利用陶瓷层构成该封装的导电平面，其内部开口呈台阶状以提供连接点。其中具有一芯片开口的最低层可留在所述组合件外，以提供一较浅的芯片开口凹陷。
1990年9月11日颁发的名称为“集成电路芯片堆叠”(Integrated CircuitChip Stacking)的美国专利第4,956,694号中阐述一种用于增加一印刷电路板上集成电路芯片密度的器件。复数个集成电路封装在数个芯片载体内并且上下堆叠在一印刷电路板上。所述芯片的输入/输出数据终端、电源和接地终端的每一个相互并联。通过选择性地启动所需芯片来单独存取每一芯片。
由上述专利可见，业内已经实行各种方法将诸如半导体芯片等电子组件与一衬底更紧密地“捆绑”成一整体组合件，诸如使用具有一适当覆盖物或类似材料的芯片“凹陷”，更具体而言，如从上述专利中的两个专利(5,099,309和5,280,192)中所看到的那样，使用内部芯片布置和衬底分层结构本身间的耦合。
如从下文中所了解，本发明通过提供一种其中一个或多个有机存储器件整体构成所述衬底多层结构一部分并能够与其他组件(诸如位于所述衬底外部的逻辑半导体芯片)一同有效运行的电路化衬底而代表了相对于上述结构和方法的一重大进步。所形成的衬底确保整体形成的存储器件有效地耦合至所述衬底的导电层(例如，信号线、电源或接地平面，等等)，同时还确保最佳的热量排除以维持组件的长寿命。本发明可通过几乎不加修改地使用许多已知的印刷电路板制造工艺实施形成所述衬底的方法来迅速实现上述目的，从而保证最终产品物美价廉。
如此定义的本发明还能够提供能够以极小或无信号“噪声”及明显降低的阻抗电耦合至此类外部组件(例如一逻辑半导体芯片)的内部存储器件。一般而言，可将任一容许一信号从一个点传播至另一个点的结构定义为传输线路(在印刷电路板(PCB)中，如果是一衬底导电层的一部分，则此线路可称为“迹线”；如果被赋予导电性(例如镀有诸如铜之类的金属)，则可称为电镀“通孔”(PTH)；如果在大体上固态、平面的配置中，甚至可称为导电平面(例如，电源或接地))。当一信号沿着该线路传播时，电压和电流同时存在。这两个参数的比率被定义为线路的特性阻抗，特性阻抗是由线路的材料和几何形状唯一确定的性质。特性阻抗与线路的电感和电容比率成比例。一般而言，阻抗取决于频率，但对于基本无损耗的线路而言，可认为阻抗是恒定的。在信号线路中，包括用于使“迹线”与不同导电层上的其他“迹线”相耦合的“电镀通孔”(PTH)，理想的情况是，到达接收端的信号将与在驱动器端进入线路的信号相同。然而，如果传输线路在沿途任一点处改变了特性阻抗，那么信号行为变得更加复杂。在此一阻抗变化发生的接口处，将对信号产生部分反射。这些反射波将传播回所述源并形成可能的二次反射。在发生阻抗变化的每一接口处，将因此产生反射信号。由这些阻抗失配引起的反射能够改变原始信号传输，甚至可能引起诸如逻辑电路无意切换等问题。而且，当信号“上升时间”下降至某一值(在高密度印刷电路板(PCB)结构中，为1纳秒(ns))以下时，印刷电路板通孔(包括上文提到的相对较短的内部“通路”)可能产生大到足以潜在地导致重大的信号传输忧患的反射。因此，当时钟频率增加和信号上升时间变短时，正如对当今许多产品普遍要求的那样，互连路径的所有部分需要与衬底的其他部分的阻抗以及与这些线路互连的电子组件良好匹配。特别注意内部或其他“通路”(如所说明的那样，它们在本文中统称为通孔)，所产生的电容以一杂散电场形式存在于该印刷电路板中的通路与不同的电源、接地或信号层之间。该通孔的电感与携带信号电流的通路部分周围的磁场相关。通常，通路的电感相对于其电容而言相当小。因此，大多数通路呈现非常低的阻抗，且与典型的印刷电路板迹线匹配不当。减小通孔的电容或增加通孔的电感将增加通孔的阻抗并可改善匹配。此改良将有助于提高将更高数据率从位于内部的芯片穿过通孔携载至衬底的外表面并由此携载至耦合至所述衬底的外部组件的能力。本发明独特的结构能够提供内部存储器件与外部半导体芯片或类似元件之间的有效耦合，而且可大体上克服伴随其他结构的上述问题。
据信，此一衬底、制造所述衬底的方法、以及利用所述衬底的各种产品将构成所属技术领域的重大进步。
发明内容
因此，本发明的一主要目的是提高电路化衬底技术。
本发明的另一目的是提供一种电路化衬底，其包括至少一个(且可能数个)内部形成的作为多层电路化衬底一部分且适合电耦合至位于所述衬底外部(且或许直接或间接定位在所述衬底上)的指定电子组件(特别是逻辑半导体芯片)的有机存储器件。
本发明的另一目的是提供一种制作此一衬底和内部有机存储器件组合的方法，所述组合可利用许多已知的印刷电路板制造工艺来完成，因此，制作此一相对复杂的最终结构无须显著增加成本。
本发明的再一目的是提供各种有效利用一个或多个具有本文所教示独特特征的电路化衬底的组合件。
根据本发明的一实施例，提供一包括至少一个有机介电材料层和至少一个形成在所述有机介电材料层上的导电电路的电路化衬底，所述至少一个有机介电材料层的一部分与所述至少一个导电电路的一相应部分形成一有机存储器件的至少一部分。
根据本发明的另一实施例，提供一种制造一电路化衬底的方法，所述方法包括：提供至少一个有机介电层；及在所述有机介电材料层上形成至少一个导电电路；所述至少一个有机介电材料层的一部分与所述至少一个导电电路的一部分形成一有机存储器件的至少一部分。
根据本发明的再一实施例，提供一种包括一电路化衬底的电气组合件，所述电路化衬底包括：至少一个有机介电材料层及形成在所述有机介电材料层上的一第一导电电路，所述至少一个有机介电材料层的一部分与所述第一导电电路的一相应部分形成一有机存储器件的至少一部分；一位于形成所述有机存储器件至少一部分的所述第一导电电路的所述相应部分上的聚合物材料薄层；及形成在所述聚合物材料上的一第二导电电路，所述第一导电电路的相应部分和所述第二导电电路各包括复数个极狭窄的线性电路线路，这些线路在多个预定位置彼此交叉以在所述位置处界定多个接触点并由此界定一有机存储器件。所述电气组合件进一步包括至少一个位于所述电路化衬底上并电耦合至所述至少一个导电电路的电气组件。
根据本发明的再一实施例，提供一种信息处理系统，其包括一机箱、一基本上位于所述机箱内并包括一具有至少一个有机介电材料层和一个形成在所述有机介电材料层上的第一导电电路的电路化衬底的电气组合件。所述至少一个有机介电材料层的一部分与所述第一导电电路的一相应部分形成一有机存储器件的至少一部分。所述衬底进一步包括：一位于形成所述有机存储器件的至少一部分的所述第一导电电路的相应部分上的聚合物材料薄层；及一形成在所述聚合物材料薄层上的第二导电电路；所述第一导电电路的所述相应部分和所述第二导电电路各包括复数个极狭窄的线性电路线路，所述电路线路在多个预定位置处彼此交叉以在此等位置处界定多个接触点，从而界定所述有机存储器件。此外，所述系统包括至少一个位于所述电气组合件的电路化衬底上并电耦合至所述电路化衬底的所述至少一个导电电路的电气组件。
附图说明
图1-3A是一显示根据本发明一实施例形成一电路化衬底的三个步骤的局部透视图，图3A中的视图显示根据本发明的一实施例形成一有机存储器件。
图3B是一与图3A部分相似的局部透视图，其表示与图3A中立体显示的方法相比如何可在本发明的有机存储器件上形成第二层电路的一替代实施例。
图4是一显示用于图3A和3B所示衬底的一有机存储器件的线性电路线路交叉图案的放大局部平面图。
图5是图3A和3B所示电路化衬底的放大局部侧面(截面)正视图。
图6-8是放大局部侧面正视图，图中显示一包括或3A或图3B所示衬底作为其一部分的一多层电路化衬底的形成，图6是一分解图以更好地说明图8所示合成结构的初始层。
图9是一示意图，其图解说明在一多层衬底内利用复数个内部有机存储器件以及一如何可将该等有机存储器件电耦合至一外部电子组件(例如一逻辑半导体器件(芯片))的一代表性图案。
图10是一能够利用本发明电路化衬底的一电气组合件的正视图；及，
图11是一信息处理系统的比例大大缩小的透视图，该信息处理系统能够利用一个或多个如本文所阐释及从本发明教示中可另外看出的可包含于各种电气组合件内的本发明电路化衬底。
具体实施方式
为了更好地了解本发明以及其他和进一步的目的、优点和能力，本文结合上述附图参照以下所揭示内容和随附权利要求。应了解，各图中将使用相同的编号表示相同的元件。
本文将使用下列术语并应理解其具有与其相关的意义。
术语“电路化衬底(circuitized substrate)”意在包括具有至少一个介电层与一个导电层的衬底。在许多情况下，此等衬底将包括数个介电与导电层。实例包括印刷电路板(PCB)或由诸如玻璃纤维加强环氧树脂、聚四氟乙烯(Teflon)、聚酰亚胺、聚酰胺、氟酸盐、可光成像材料及其他类似材料等介电材料制成的类似结构，其中导电层是一由诸如铜等合适的冶金材料构成的一金属层，但可包括或包含另外的金属(例如镍、铝等)或其合金。一较佳的介电材料是聚酰亚胺。如果该电介质是一可光成像材料，则其经光成像或光图案化并显影后显露所期望的电路图案，包括如本文所定义的所期望的开口(如果需要)。该介电材料可幕涂或网涂，或可作为干膜提供。可光成像材料的最终固化提供了一电介质的韧性基础，从而在其上形成所期望的电路。一具体的可光成像介电组合物的实例包括一从约86.5％至约89％的固体含量，该等固体包括：约27.44％的PKHC，一苯氧基树脂；41.16％的Epirez5183，一四溴双酚A；22.88％的Epirez SU-8，一八官能环氧双酚A甲醛线性树脂；4.85％的UVE 1014光敏引发剂；0.07％的乙基紫染料；0.03％的FC 430，一来自3M公司的氟化聚醚非离子表面活性剂；3.85％的Aerosil 380，一来自Gegussa公司的非晶二氧化硅，以提供所述固体含量。存在一约为总可光成像介电合成物的约11％至13.5％的溶剂。本文所教示的介电层可通常为约2密耳至约4密耳厚。
本文中所用术语“电路化衬底组合件(circuitized substrate assembly)”意在包括一粘合构造中至少二个此等电路化衬底，一粘合实例是所属技术领域已知的传统层压程序，而另一实例是使用导电膏沿导体(例如通孔)的一共用图案耦合两个已形成的衬底。
本文中使用的术语“电子组件(electronic component)”意指诸如半导体芯片、电阻器、电容器之类的组件，该等组件适合定位在诸如印刷电路板等衬底的外部导电表面上并可使用(例如)印刷电路板的内部及/或外部电路电耦合至其他组件以及彼此电耦合。
本文中使用的术语“有机存储器件(organic memory device)”意指一具有电气功能的结构，其能够实施放大、振荡及/或切换动作，并具有一有机材料作为其电介质和合适的冶金或其他导电材料作为其导电电路。此一器件将包括至少二个此等介电层和一相应数量的导电电路。
本文中使用的术语“导电膏(electrically conductive paste)”意在包括一可施布于本文所教示类型的开口内的可粘合(例如，能够层压)的导电材料。可粘合导电材料的典型实例是导电膏，例如从E.I.duPont deNemours公司购得的商标号为CB-100的填充有银的环氧树脂膏、从Ablestick公司购得的Ablebond 8175和含有瞬变液体导电粒子或其他诸如金、锡、钯、铜、合金及其组合等金属粒子的热固或热塑类型的充填聚合物系统。一特定实例是涂布的铜膏。也可使用配置在一聚合物基质里的金属涂布聚合物粒子。
本文中使用的术语“粘贴片”意在包括介电材料，例如在传统的多层印刷电路板结构中使用(例如，通常通过层压)的传统的预浸胶材料。其他实例包括产品Pyrolux和液晶聚合物(LCP)或其他自立式薄膜。这些介电粘贴片可以粘贴方式施加在两个电路化衬底其中一个或二个上以帮助粘合二个所述组件。如果需要，还可(例如)通过激光或光成像将这些粘贴片图案化。值得注意的是，此等粘贴片也可在其中包括一导电平面(包括信号、接地及/或电源)以进一步增加本文所教示已制成的粘合制品的电路密度。此等粘贴片可通常为5至8密耳(千分之一)厚。
本文中使用的术语“电气组合件”意指至少一个本文所定义的电路化衬底与至少一个与之电耦合且形成所述组合件一部分的电子组件间的组合。已知此等组合件的实例包括包括一半导体芯片作为所述电子组件的芯片载体，所述芯片通常定位在所述衬底上并电耦合至所述衬底外表面上的线路(例如，衬垫)或使用一个或多个通孔电耦合至内部导体。
本文中使用的术语“信息处理系统”将指主要设计用于计算、分类、处理、发射、接收、检索、起始、切换、存储、显示、显现、测量、探测、记录、复制、处置或利用任何形式的商业、科学、控制或其他目的用信息、情报或数据的任何仪器或仪器集合。实例包括个人计算机和诸如服务器、主机等大型处理器。此等系统通常包括一个或多个印刷电路板、芯片载体等作为其组成部分。举例而言，一通常使用的印刷电路板包括安装在其上面的复数个各种组件，例如芯片载体、电容器、电阻器、模块等。一此类印刷电路板可被称为一“母板”，而可使用适当的电连接器将各种其他的电路板(或卡)安装在所述母板上。
在图1中，显示一根据本发明一实施例生产一电路化衬底的第一步骤。图中显示衬底11包括至少一个其上具有至少一导电电路19的两个不同部分15和17的有机介电材料层13。在一较佳实施例中，层13由聚酰亚胺构成，或也可由上述其他介电材料之一构成。在一实施例中，层13可具有一仅约0.0005英寸(″)至约0.010″的宽度并具有印刷电路板(PCB)工业中目前采用的典型的宽度和长度尺寸。在一实施例中，层13可具有一约18″的宽度和一约24″的长度。然而，此等尺寸并非限定本发明，因为，根据最终产品的要求，根据本文的教示生产的电路化衬底可具有任何长度和宽度尺寸。
较佳利用印刷电路板工业已知的传统光刻工艺形成导电电路19，因此，相信不需要进一步加以阐述。此电路较佳是铜，但也可以是其它导电材料，包括铝、铜或铝合金、导电聚合物或其组合。根据预定的电路设计，导电电路19的部分15形成为具有传统的线路20(迹线)和耦合至此等线路的其他电路组件(即衬垫21)。图1中所示的此等线路可因此具有一约0.001″至约0.008″的宽度，而合成的衬垫21可具有一约0.005″至约0.030″直径的基本上呈圆形的配置。如印刷电路板工业中所知，其他组件及/或配置可形成电路19的部分15的一部分。
值得注意的是，因下文所阐述的理由，电路19的部分17具有一高密度图案。该图案较佳由形成图1所示一大致矩形(较佳正方形)图案17’的数个平行线性线路23构成。也就是说，仅所述线性线路形成所述正方形图案并且在其端部包括复数个端接在相应衬垫24中的延长线路23’。在一较佳实施例中，每一线路23拥有一仅约5至50微米的宽度和一仅约0.1″至2.5″的长度，而合成的延长线路23′和相关的衬垫24也分别具有一约5至50微米的长度和约0.005″至约0.030″的直径。突出线路23′和衬垫24可具有相似于电路19的第一部分15中所示的尺寸，但重要的是：平行的单个线路(迹线)23拥有所述极狭窄的宽度、高密度的图案。应了解，根据本文教示的一实施例，线路23及相应的突出线路和衬垫形成一有机存储器件的第一层。如图中所见，该存储器件电路与一印刷电路板的传统电路同时形成。
图2表示根据本发明一实施例形成包括至少一有机存储器件的电路化衬底的第二步骤。一第二介电层25对准导电线路23的线性图案17’的上方并沉积在其上面。根据用来完成所述介电层定位所选择的工艺(或工艺组合)，较佳利用传统印刷电路板设备完成此沉积。可接受的工艺包括旋涂、辊涂、拉涂、槽涂、幕涂及印刷。也可采用其他有机薄膜沉积技术，例如静电沉积涂布或层压。第二有机介电层25较佳为一聚合物，更佳为一铁电薄膜材料。本发明中可使用的此等薄膜材料的较佳实例包括：聚偏二乙烯及其共聚物，例如聚偏二氟乙烯-三氟乙烯(PVDF-TFE)、尼龙(较佳为奇数)及其共聚物。其他材料也可接受，但其前提是这些材料保证那些已确认材料的所需性质。根据本发明的一实施例，每一层25拥有一仅约0.5至3微米的厚度及0.2″至约3″的侧面尺寸。如上所述，其上定位有第二层25的图案17’较佳为正方形，且因此是所述薄层25。
在图3A中，显示根据本发明一实施例形成一有机存储器件(以其最简单的形式)作为一电路化衬底的一部分的第三步骤。在此步骤中，在铁电薄膜层25的表面上形成线性导电线路(迹线)的一第二基本正方形图案。这些线路(各由数字27表示)较佳具有与图2中线路23相似的宽度(和长度)但以一基本上垂直的图案铺设。显然，这些线路也具有导电性并较佳是一与线路23类似的材料。重要的是，在图3A中注意到，线路27的形成(较佳使用光刻工艺完成)导致线路在其对置端部沿铁电薄膜层25的侧面向下延伸，并在介电层13的上表面上最终形成延长部分29。该等延长部分29较佳各自端接在一衬垫31中，以便形成此等衬垫的一对置阵列并对应于第一层线路23的衬垫24的类似对置阵列。此外，下文将阐述衬垫24和31的最终用途。这些衬垫及其延长线具有与用于第一层的延长部分23′和终端衬垫24相似的尺寸。
如在图3A中所见，形成两个独立平行的线性迹线图案，并以一使得两个导电图案由层13上表面上的间距且更重要的是由铁电薄膜层25的厚度而彼此完全电隔离的定向在其端部形成相应的衬垫。
图4是一放大的局部平面视图，其图解说明平行线23(隐藏的)与27的相交叉。每一个点B形成合成存储器件的一个“位”。当跨越一对相应的交叉线路23和27在一相应的预定位B建立一电场(如电流穿过这些交叉线所引起的情况)时，存储单元在铁电薄膜材料的两个极化状态之间切换。如文中所述，形成两个平行层代表一存储器件的最简单形式且较佳形成具有大致上更多导体和铁电薄膜材料层的一存储器件，以由此制造出一其能力比所示存储器件大得多的存储器件。举例而言，根据本文教示制造的此一存储器件可包括从所定义的两个至约10个导电层并具有一相应数量的中间铁电薄膜层。假如需要附加层且导体沿着铁电薄膜层的侧面向下延伸，应了解，单个线路必须具有更窄的图案。因此，图中图解说明的图案未必符合比例尺，但可依据期望最终产品的导电层数具有与图中所示的宽度不同的宽度。
图3B代表一形成本发明一有机存储器件的第二(及其他，如果需要)导电层的一替代方案。在图3B中，用于该电路化衬底(现在由数字11′标示)的铁电薄膜层25’延伸超出第一层线性迹线23的基本上正方形图案的边界，到达与底层的第一衬垫24和连接线路23’(为了图解说明之目的，图3B中仅显示(隐藏)一个此等线路和衬垫)距所述图案大致相同的距离。这使得能够在延长的较大的铁电薄膜层25′的上表面上给单独线路27的每一个形成共面延长线路29和衬垫31。因此，这些线路不必像图3A所示的实施例中那样沿着一较小的铁电薄膜层的侧面向下延伸。图2以幻影显示该替代铁电薄膜片25′，并由此图解说明其相对于底层的导体23的第一图案的大致尺寸。第二替代层25′的粘合较佳以类似于层25的方式完成，并较佳使用图3A中第二图案的光刻处理在说明性共面图案中同时形成线性迹线27、延长线路29和衬垫31。
图5是一局部侧面正视图，图中仅显示第一介电层13、电路19的第一部分15、上文所显示和阐述的最简单形式的存储器件的第一与第二导电层，其中添加了另一层导体和中间铁电薄膜层。该器件(由数字35表示)因此包括由全部位于层13的平坦上表面上的平行线路23(仅显示一条)和突出衬垫24所构成的经界定的第一层电路。图中还显示铁电薄膜层25(或者如果选择图3B的实施例，那么为25′)和后续的各个线性线路27(在图5中，面对看图者)。在该第二层顶面上还有一类似于层25和25′中的一层的第二铁电薄膜层37，并且在其顶面上还有线性导体39(仅显示一条)的另一电路图案。在迹线39的该第二线性阵列顶面上有一第三铁电薄膜层41，并且在该层顶面上还有各平行迹线43(图5中，面对看图者)的另一导电层。因此，图5所示实施例意在更好地说明一可根据本文独特教示构成的用于一存储器件的多堆叠实施例，其中仅选择两个以上导电层。
图6-8图解说明根据本发明一实施例构成一多层电路化衬底的步骤。最后得到的衬底将包括至少一个上文所定义的包括至少一个有机存储器件35作为其一部分的电路化衬底11。图6-8所示存储器件仅为示意性，因而未达到图5或上述附图中的详细程度。电路化衬底11与其对置面上的附加电路化衬底51和53对准。如上文所界定，每一衬底51和53均包括至少一个介电层55和一其上包括(例如)电路元件57(线路及/或衬垫)的导电电路层。介电层55可由上述传统的印刷电路板材料构成，重要的是，其包括一不同于衬底11的材料。举例而言，利用上述聚酰亚胺电介质作为衬底11并将该衬底与具有传统的″FR4″(玻璃纤维加强的硬化环氧树脂)介电材料的对置衬底相配对，这也属于本发明的范围。此外，这些附加衬底可包括不同的冶金及/或厚度与宽度的电路元件。较佳的情况是，形成元件57的电路类似于形成用于衬底11的电路19的第一部分15的电路。
图7显示较佳利用其中利用预定温度和压力的传统层压工艺粘合在一起的三个电路化衬底。根据本文中的教示，不必在此等传统参数上改变该等压力与温度来形成本文教示的多层衬底。此层压的结果是将所有三个层牢固粘合在一起。在此类形成之前，可能期望在每一对隔开的衬底之间设置一中间“粘贴片”介电层，此一材料在所属领域中已知且上文已论述。使用一合适的导电膏(所属技术领域中已知数种类型的导电膏)将导体粘合在一衬底上(例如，假定此等导体形成于顶面衬底及/或衬底11的底面上)也属于本发明的范围。
在图8中，显示形成所述多层电路结构的下一个步骤，此步骤是在所述结构内设置通孔61。使用传统印刷电路板技术形成通孔61，其中先在衬底内单独钻孔(例如，使用机械钻或激光)，然后在这些开口的表面上电镀一导电薄层(例如铜)。通孔61设计用于互连选定的某些组件57，并且如图8中所见，互连至从存储器件35伸出的相应的衬垫24，以藉此根据需要将这些衬垫24连接至相应的其他组件57。
应将图8所示实施例理解为表示本发明一实施例的简化视图。应了解，在一较佳实施中，可利用数个附加电路层来为当今迅速发展的利用此等电路化衬底的技术所需的合成结构提供附加的功能。举例而言，可将多达40个单独的衬底组合并层压在一起形成此一多层结构。由此，本文以一种方便和简洁的说明和阐述方式表示图8所示实施例和本文所示的其他实施例。
图9显示本发明一实施例的一电气组合件71。图中显示该组合件包括复数个以一基本上垂直、堆叠取向布置并以上述方式形成的内部有机存储器件35。组合件17因此包括复数个电路化衬底，从而产生一其中上述电路化衬底仅形成其一个态样的多层结构。在图9的实施例中，图中示意性显示每一有机存储器件向上电耦合至一电子组件73，而该电子组件又定位在包括本发明的底层多层衬底75的一顶面上。内部存储器件与外部组件73之间的这些连接形式较佳利用图8所示的通孔77的一规定图案并结合端接在位于复数个衬垫(例如上文所述的衬垫)中的衬底75的上表面上的线性信号层79来完成。此等衬垫又可使用传统材料的焊锡球81电耦合至组件73。电子组件73的一实例较佳为一逻辑半导体器件(芯片)且因此所述电气组合件71可被称为一芯片载体或诸如此类。另外，该衬底可形成一多层印刷电路板并在其上包括数个此等芯片。因此，在图9所示多层电路化衬底内形成的内部存储器件可与一相应的逻辑芯片(较佳多于一个)一起工作，以在无需额外的也位于该组合件的外部表面上的半导体芯片(例如，存储芯片)的情况下为所述电气组合件提供一增强的能力，由此，为此一产品大大节省了电路板空间，同时又促进了其小型化。这些均代表了本发明明显的有利特征且显然是电子封装技术领域所迫切期待的。
图10说明一电气组合件的实例，其包括利用本发明电路化衬底的各种组件。举例而言，由数字83标示的结构可以是一印刷电路板并包括所属技术领域中已知的传统的内部多层电路和介电层。在该印刷电路板顶部并与其电耦合的是一第二、较小的组合件85(其在所属领域通常称作一芯片载体衬底)，所述组合件85又使用复数个传统冶金(通常是一铅和锡的组合物)的焊锡球87电耦合至底层的、较大的印刷电路板83。一半导体芯片(例如一逻辑芯片89)位于并电耦合至载体衬底85，所述半导体芯片也较佳使用传统的组合物焊锡球91依次电耦合至底层的衬底85。使用一粘合剂95紧固至衬底85上的支座93也用于将一散热器97定位在较热的运行逻辑半导体芯片89的顶部并同样使用一粘合剂95′紧固至所述芯片上。此等散热器、粘合剂和支座(如果使用)在所属技术领域内已为人们所知晓，且相信无需在做进一步的阐述。根据本发明，多层衬底85可类似于图8(更佳图9)中所示的衬底，而相应的芯片89是一个可能需要热粘合的散热片97提供额外散热的较热的、逻辑芯片。属于本发明范围的还有：印刷电路板83包括一个或多个内部存储器件作为其一部分，这些器件又电耦合至衬底85及其内部存储器件及/或外部逻辑芯片，从而更进一步增强用于本发明的存储器能力。
在图11中，显示根据本发明一实施例的一信息处理系统101。系统101可包括一个人计算机、主计算机、计算机服务器或类似装置，其中数种类型已在所属技术领域中众所周知。如本文所教示，系统101可包括图10所示的电气组合件并由数字103表示。该组合件(显示为隐藏)较佳安装在一较大的印刷电路板或其他衬底(如图10所示的印刷电路板83)上。这些组件显示为隐藏是因为其被包容在机箱内部且因此位于一设计用于容纳形成系统101一部分的各种电气和其他组件的一合适机箱105的后面。印刷电路板83可形成一系统101内的“母板”且因此包括数个附加的印刷电路板(印刷电路“卡”)和数个组合件(诸如组合件103)作为其一部分。因此，应看到并理解，根据本文独特的教示制造的电路化衬底可在数个不同的结构内被用作一更大系统的一部分(例如信息处理系统101)。相信不需要在做进一步的阐述。
上文已阐释和阐述一种电路化衬底，其独一无二地提供了一种内部有机存储结构，所述内部有机存储结构的功能类似于以传统方式定位在电路板及类似器件外部并且必须使用复合芯片技术形成的硅和其他材料的半导体芯片。本文所教示的内部器件是使用传统的印刷电路板技术并稍加修改形成的，从而产生了一种具有优越能力的最终产品，与形成独立芯片及随后将其附装并耦合至其所紧固的相应衬底所发生的成本相比，以相对低廉的成本即可获得该最终产品。值得注意的是，本文所教示的内部存储器件可在本文同样教示的一环境下运行而不会(例如)因过度的热量形成造成构成最终衬底结构的邻近和其他层的损坏。因此，因这些和其他从本文教示中可看出的理由，据信，本发明代表所属技术领域内的一重大进步。
虽然本文已显示和阐述了本发明当前的较佳实施例，但熟悉此项技术者可明显看出，可在不背离由随附权利要求所界定的本发明范围的前提下对本发明做各种改动和修改。

Claims (13)

1、一种电路化衬底，其包括：
至少一个有机介电材料层；及，
至少一个形成在所述有机介电材料层上的导电电路，所述至少一个有机介电材料层的一部分与所述至少一个导电电路的一相应部分形成一有机存储器件的至少一部分。
2、如权利要求1所述的电路化衬底，其进一步包括一位于形成所述有机存储器件的至少一部分的所述至少一个导电电路的所述相应部分上的有机聚合物材料薄层。
3、如权利要求2所述的电路化衬底，其中所述有机聚合物材料薄层包括一铁电薄膜材料。
4、如权利要求3所述的电路化衬底，其中所述铁电薄膜材料是选自由下列物质组成的群组：聚偏二乙烯及其共聚物、尼龙及其共聚物、氰基聚合物及其共聚物、以及其组合。
5、如权利要求2所述的电路化衬底，其进一步包括一形成在所述有机聚合物材料薄层上的第二导电电路，所述至少一个导电电路的所述相应部分和所述第二导电电路各包括复数个极狭窄的线性电路线路，所述电路的所述电路线路在多个预定位置处彼此交叉以便在所述位置处界定多个接触点，由此界定所述有机存储器件。
6、一种制造一电路化衬底的方法，其包括：
提供至少一个有机介电材料层；及
在所述有机介电材料层上形成至少一个导电电路，所述至少一个有机介电材料层的一部分与所述至少一个导电电路的一相应部分形成一有机存储器件的至少一部分。
7、如权利要求6所述的方法，其中所述在所述有机介电材料层上形成所述至少一个导电电路是使用光刻工艺完成的。
8.如权利要求6所述的方法，其进一步包括将一聚合物材料薄层定位在形成所述有机存储器件的至少一部分的所述至少一个导电电路的所述相应部分上。
9、如权利要求8所述的方法，其中所述聚合物材料薄层的所述定位是使用一种从下列工艺组成的工艺群组中选择的工艺完成的：旋涂、辊涂、拉涂、槽涂、幕涂、印刷、层压、静电沉积、及其组合。
10、如权利要求8所述的方法，其进一步包括在所述聚合物材料薄层上形成一第二导电电路，所述至少一个导电电路的所述相应部分和所述第二导电电路各包括复数个极狭窄的线性电路线路，所述电路的所述电路线路在多个预定位置处彼此交叉以便在所述位置处界定多个接触点，由此形成所述有机存储器件。
11、如权利要求10所述的方法，其中所述第二导电电路的所述形成是使用光刻工艺完成的。
12、一种电气组合件，其包括：
一电路化衬底，其包括：至少一个有机介电材料层和一形成在所述有机介电材料层上的第一导电电路，所述至少一个有机介电材料层的一部分和所述第一导电电路的一相应部分形成一有机存储器件的至少一部分；一位于形成所述有机存储器件的至少一部分的所述至少一个导电电路的所述相应部分上的聚合物材料薄层；及一形成在所述聚合物材料薄层上的第二导电电路，所述第一导电电路的所述相应部分和所述第二导电电路各包括复数个极狭窄的线性电路线路，所述第一和第二电路的所述电路线路在多个预定位置彼此交叉以便在所述位置处界定多个接触点，由此界定所述有机存储器件；及
至少一个位于所述电路化衬底上并电耦合至所述第一导电电路的电气组件。
13、一种信息处理系统，其包括：
一机箱；
一大体上位于所述机箱内且包括一电路化衬底的电气组合件，所述电路化衬底包括：至少一个有机介电材料层和一形成在所述有机介电材料层上的第一导电电路，所述至少一个有机介电材料层的一部分和所述第一导电电路的一相应部分形成一有机存储器件的至少一部分；一位于形成所述有机存储器件的至少一部分的所述至少一个导电电路的所述相应部分上的聚合物材料薄层；及一形成在所述聚合物材料薄层上的第二导电电路，所述第一导电电路的所述相应部分和所述第二导电电路各包括复数个极狭窄的线性电路线路，所述第一和第二电路的所述电路线路在多个预定位置处彼此交叉以便在所述位置处界定多个接触点，由此界定所述有机存储器件；及
至少一位于所述电气组合件的所述电路化衬底上并电耦合至所述电路化衬底的所述第一导电电路的电气组件。
CN2005100841686A 2004-07-28 2005-07-14 电路化衬底 Expired - Fee Related CN1728918B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/900,385 US7253502B2 (en) 2004-07-28 2004-07-28 Circuitized substrate with internal organic memory device, electrical assembly utilizing same, and information handling system utilizing same
US10/900,385 2004-07-28

Publications (2)

Publication Number Publication Date
CN1728918A true CN1728918A (zh) 2006-02-01
CN1728918B CN1728918B (zh) 2010-05-05

Family

ID=35219305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100841686A Expired - Fee Related CN1728918B (zh) 2004-07-28 2005-07-14 电路化衬底

Country Status (5)

Country Link
US (2) US7253502B2 (zh)
EP (2) EP1976349A3 (zh)
JP (1) JP2006049884A (zh)
CN (1) CN1728918B (zh)
TW (1) TW200614883A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496612A (zh) * 2011-12-21 2012-06-13 重庆西南集成电路设计有限责任公司 一种采用陶瓷外壳封装的具有高隔离度的集成电路
CN103187327B (zh) * 2011-12-29 2017-06-09 3D加公司 用于集体制造仅包括经验证的pcb的3d电子模块的方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946726B1 (en) * 2003-11-26 2005-09-20 Actel Corporation Chip carrier substrate with a land grid array and external bond terminals
US7235745B2 (en) * 2005-01-10 2007-06-26 Endicott Interconnect Technologies, Inc. Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate
US7473096B2 (en) * 2006-06-21 2009-01-06 3M Innovative Properties Company Orthodontic adhesive dispensing assembly
US7800916B2 (en) 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
DE102009034082A1 (de) 2009-07-21 2011-01-27 Osram Gesellschaft mit beschränkter Haftung Optoelektronische Baueinheit und Verfahren zur Herstellung einer solchen Baueinheit
US8927909B2 (en) * 2010-10-11 2015-01-06 Stmicroelectronics, Inc. Closed loop temperature controlled circuit to improve device stability
US8558374B2 (en) 2011-02-08 2013-10-15 Endicott Interconnect Technologies, Inc. Electronic package with thermal interposer and method of making same
US20130134553A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer and semiconductor package with noise suppression features
US8715006B2 (en) * 2012-06-11 2014-05-06 Tyco Electronics Corporation Circuit board having plated thru-holes and ground columns
US8890302B2 (en) 2012-06-29 2014-11-18 Intel Corporation Hybrid package transmission line circuits
TWI557852B (zh) * 2014-03-12 2016-11-11 廣達電腦股份有限公司 系統級封裝模組及其製造方法
WO2016081868A1 (en) 2014-11-21 2016-05-26 Amphenol Corporation Mating backplane for high speed, high density electrical connector
KR20170009652A (ko) * 2015-07-17 2017-01-25 삼성전자주식회사 배선 기판 및 이를 포함하는 메모리 시스템
US10187972B2 (en) 2016-03-08 2019-01-22 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10201074B2 (en) 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
TWI626869B (zh) * 2016-11-29 2018-06-11 欣興電子股份有限公司 電路板及其製造方法
JP2019057532A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体メモリ
US11057995B2 (en) 2018-06-11 2021-07-06 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
CN114128053B (zh) 2019-05-20 2024-10-11 安费诺有限公司 高密度高速电连接器
WO2021154823A1 (en) 2020-01-27 2021-08-05 Amphenol Corporation Electrical connector with high speed mounting interface
TW202147717A (zh) 2020-01-27 2021-12-16 美商安芬諾股份有限公司 具有高速安裝界面之電連接器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016085A (en) 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips
US5272359A (en) * 1988-04-07 1993-12-21 California Institute Of Technology Reversible non-volatile switch based on a TCNQ charge transfer complex
JP2788265B2 (ja) * 1988-07-08 1998-08-20 オリンパス光学工業株式会社 強誘電体メモリ及びその駆動方法，製造方法
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5099309A (en) * 1990-04-30 1992-03-24 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5426263A (en) * 1993-12-23 1995-06-20 Motorola, Inc. Electronic assembly having a double-sided leadless component
JP2701802B2 (ja) * 1995-07-17 1998-01-21 日本電気株式会社 ベアチップ実装用プリント基板
US6084306A (en) * 1998-05-29 2000-07-04 Texas Instruments Incorporated Bridging method of interconnects for integrated circuit packages
US6016085A (en) * 1998-09-28 2000-01-18 Emc Technology Llc Flat cable load
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6480395B1 (en) * 2000-05-25 2002-11-12 Hewlett-Packard Company Device and method for interstitial components in a printed circuit board
JP2002026277A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp メモリデバイス及びその駆動方法
JP3901432B2 (ja) * 2000-08-22 2007-04-04 セイコーエプソン株式会社 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
NO20005980L (no) * 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
US6593534B2 (en) 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
US6754854B2 (en) * 2001-06-04 2004-06-22 Motorola, Inc. System and method for event monitoring and error detection
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US6624457B2 (en) * 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496612A (zh) * 2011-12-21 2012-06-13 重庆西南集成电路设计有限责任公司 一种采用陶瓷外壳封装的具有高隔离度的集成电路
CN103187327B (zh) * 2011-12-29 2017-06-09 3D加公司 用于集体制造仅包括经验证的pcb的3d电子模块的方法

Also Published As

Publication number Publication date
TW200614883A (en) 2006-05-01
EP1622433A1 (en) 2006-02-01
US20070249089A1 (en) 2007-10-25
CN1728918B (zh) 2010-05-05
EP1976349A2 (en) 2008-10-01
US7326643B2 (en) 2008-02-05
JP2006049884A (ja) 2006-02-16
US7253502B2 (en) 2007-08-07
EP1976349A3 (en) 2010-02-03
US20060022303A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
CN1728918B (zh) 电路化衬底
CN100350602C (zh) 带内插器的微电子电路封装
CN1284234C (zh) 包括嵌入有电容器的陶瓷/有机混合衬底的电子组件以及制造方法
US7133294B2 (en) Integrated circuit packages with sandwiched capacitors
CN1250055C (zh) 印刷电路板以及使用该电路板的电子设备
US5530288A (en) Passive interposer including at least one passive electronic component
US7190592B2 (en) Integrated library core for embedded passive components and method for forming electronic device thereon
US20080047740A1 (en) Circuit Board Assembly Having Passive Component and Stack Structure Thereof
JP2011139083A (ja) 積層キャリアを有するマルチチップ電子パッケージ及び該パッケージの組立体
US20080180878A1 (en) Package structure with embedded capacitor, fabricating process thereof and applications of the same
JP2006210911A (ja) 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム
JP3610661B2 (ja) 三次元積層モジュール
CN101044801A (zh) 具有降低的电容耦合的电路板组件
US7045897B2 (en) Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same
JP2009252893A (ja) 半導体装置
JP4107664B2 (ja) チップ・パッケージ
US7244647B2 (en) Embedded capacitor structure in circuit board and method for fabricating the same
US11139283B2 (en) Abstracted NAND logic in stacks
CN100343984C (zh) 可嵌埋电子组件的半导体封装散热件结构
US20040211954A1 (en) Compositive laminate substrate with inorganic substrate and organic substrate
CN108307581A (zh) 具有嵌入式部件承载件的电子设备
US20070284717A1 (en) Device embedded with semiconductor chip and stack structure of the same
JPS5987896A (ja) 多層プリント基板
JPS63144599A (ja) 多層回路基板
KR100601484B1 (ko) 하이브리드 플립칩 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20120714