KR100748199B1 - 다층 프린트 기판, 전자 기기 및 실장 방법 - Google Patents

Abstract

본 발명에 따른 다층 프린트 기판은, 유전체층(4)과 그 유전체층(4)을 사이에 두고 대향하는 전원층(3) 및 그라운드층(5)을 각각 갖는 복수의 용량 결합층(6)과, 상기 복수의 용량 결합층(6)에 포함되는 전원층(3) 사이를 접속하는 제1 비어(first via)(7)와, 상기 복수의 용량 결합층(6)에 포함되는 그라운드층(5) 사이를 접속하는 제2 비어(second via)(8)를 구비한다.

Description

다층 프린트 기판, 전자 기기 및 실장 방법 {MULTILAYER PRINTED BOARD, ELECTRONIC APPARATUS, AND PACKAGING METHOD}

본 발명은 프린트 배선 기판 및 프린트 배선 기판을 포함하는 전자 기기에 관한 것이다.

고속 소자를 탑재한 프린트 기판에서는, 전원층, 그라운드층에 고주파 전류가 흘러 나와, 그것이 원인이 되어 공진을 일으키고, 더 나아가서는 불필요한 전자파를 방사한다고 하는 문제가 있다. 종래에는 그 공진을 억제하기 위해서 저항체나 자성체를 이용한 회로를 추가하는 형태를 취하고 있었다.

그러나, 이 방식에서는 좁은 공간을 가지고 대책을 세우고 싶은 경우에 불리하다. 또한, 저항체나 자성체를 이용함으로써, 부품 개수가 증가한다.

또한, 종래에는 전원층과 그라운드층을 칩 콘덴서 등에 의해서 고주파적으로 접속하여 소자에 전하를 공급함으로써, 공진 대책 또는 노이즈 대책을 취하고 있었다.

그러나, 최근의 장치의 고주파수화·고밀도 실장화가 진행됨에 따라, 그 실장을 행하기 위한 패턴이나 비어(via)의 인덕턴스 성분 때문에 상기 대책의 효과가 적어지고 있다. 이 대응으로서 회로 기판의 베타층을 전극이라고 보고, 콘덴서를 형성하는 기판(매설 콘덴서 기판, 생략하여 BC 기판이라고도 함)이 주목받고 있다. 또한, 신호 라인을 포함하는 신호층을 2개의 그라운드층에 의해 끼워 배치하는 것이 제안되어 있다(예컨대, 하기 특허 문헌 1 참조).

또한, 다층 프린트 기판의 일반적인 구성, 예컨대, 프린트 기판 사이를 접속하는 비어, 관통 구멍, 비어와 프린트 기판과의 절연을 확보하기 위한 클리어런스 홀(clearance hole) 등에 관해서는, 예컨대 이하의 특허 문헌 2에 설명되어 있다.

[특허 문헌 1] 일본국 특허 공개 2001-223449호 공보

[특허 문헌 2] 일본국 특허 공개 평5-152763호 공보

그러나, 현재의 매설 콘덴서 기판에서는 그 콘덴서로서의 용량이 부족하여, 수십 MHz 부근의 임피던스가 높아져, 바이패스 효과가 적어지는 등의 문제가 있다. 이에 대하여 이하의 대책 방법을 생각할 수 있다.

제1 대책으로서는, 콘덴서를 형성하는 유전체의 유전율을 향상시키는 것이 생각된다. 그러나, 유전율을 향상시킨 재료는 일반적으로 고가이다. 또한, 고유전율의 재료를 용이하게 입수할 수 없는 경우도 많다.

제2 대책으로서는, 콘덴서를 형성하는 유전체의 두께를 감소시키는 것이 생각된다. 그러나, 유전체가 지나치게 얇으면 전원층과 그라운드층과의 내전압이 감소하고, 최악의 경우에는 단락된다. 또한, 유전체가 지나치게 얇으면, 그 처리가 곤란하게 된다.

제3 대책으로서 콘덴서의 면적을 확대하는 것이 생각된다. 이것은, 프린트 기판의 면적 또는 프린트 기판 내의 콘덴서 부분의 면적을 크게 하는 것에 해당된다. 그러나, 장치 크기의 제한으로부터 프린트 기판 내의 콘덴서 부분의 면적에는 제한이 생기는 경우가 많다.

본 발명은 이러한 종래의 기술의 문제점을 감안하여 이루어진 것이다. 즉, 본 발명의 과제는 매설 콘덴서 기판의 특성을 개선하는 데에 있다.

보다 구체적으로는, 본 발명의 과제는 매설 콘덴서 기판에 의한 실장 방식에 있어서, 콘덴서 용량을 개선하는 데에 있다. 또한, 본 발명의 과제는 매설 콘덴서 기판에 의한 실장 방식에 있어서, 기판의 공진 현상을 억제하는 데에 있다.

본 발명은 상기 과제를 해결하기 위해서, 이하의 수단을 채용하였다. 즉, 본 발명은 다층 프린트 기판에 있어서, 유전체층과 그 유전체층을 사이에 두고 대향하는 전원층 및 그라운드층을 각각 갖는 복수의 용량 결합층과,

상기 복수의 용량 결합층에 포함되는 전원층 사이를 접속하는 제1 비어(first via)와,

상기 복수의 용량 결합층에 포함되는 그라운드층 사이를 접속하는 제2 비어(second via)를 구비하는 것이다.

이와 같이, 본 발명에 따르면, 복수의 용량 결합층을 설치하여, 각 용량 결합층에 포함되는 전원층 사이를 접속하고, 각 용량 결합층에 포함되는 그라운드층 사이를 접속한다. 이에 따라, 용량 결합층의 정전 용량을 증가하고, 주파수가 낮은 저주파 영역에서의 임피던스를 저감할 수 있다.

바람직하게는, 상기 다층 프린트 기판은 소자의 전원 단자를 상기 전원층에 접속하는 전원 비어가 상기 용량 결합층의 평면 영역의 대략 중심부를 지나는 중심축 근방에 형성되는 것이라도 좋다.

또한, 본 발명은 다층 프린트 기판이며, 유전체층과 그 유전체층을 사이에 두고 대향하는 전원층 및 그라운드층을 갖는 용량 결합층과,

상기 전원층으로부터 급전되는 소자를 탑재하는 소자층과,

상기 용량 결합층의 평면 영역의 대략 중심부를 지나는 중심축 근방에 형성되어, 상기 소자의 전원 단자를 상기 전원층에 접속하는 비어를 구비하는 것이라도 좋다.

이와 같이, 본 발명의 다층 프린트 기판은 용량 결합층의 평면 영역의 대략 중심부를 지나는 중심축 근방에 비어를 포함하고, 상기 소자의 전원 단자를 상기 전원층에 접속한다. 이 소자는 다층 프린트 기판 내에서 고속의 동작 주파수를 갖는 소자가 바람직하다. 이러한 소자로부터 비어를 통해 전원층에 고주파가 공급된다. 그러나, 상기 비어를 상기 중심축 근방에 형성함으로써, 용량 결합층의 치수에 의존하는 공진을 저감시킬 수 있다.

바람직하게는, 상기 제1 비어 또는 제2 비어의 적어도 한 쪽은 복수개를 구비한다. 이와 같이, 상기 제1 비어 또는 제2 비어의 적어도 한 쪽을 복수개로 함으로써, 용량 결합층의 정전 용량 증가에 따라 증가하는 공진점을 고역(高域) 측으로 시프트할 수 있다.

바람직하게는, 상기 복수의 용량 결합층에 관해서, 상기 전원층과 그라운드층이 동일한 나열 순으로 적층되는 것이라도 좋다.

바람직하게는, 상기 복수의 용량 결합층 중, 제1 용량 결합층과 제2 용량 결합층 사이에서는 상기 전원층과 그라운드층이 반대의 나열 순으로 적층되는 것이라도 좋다. 즉, 본 발명은 상기 전원층과 그라운드층과의 나열 순으로 한정되는 일은 없다.

바람직하게는, 상기 전원층 및 그라운드층은 상기 유전체층의 전체 영역에 걸쳐 용량 결합층을 형성하는 것이라도 좋다.

바람직하게는, 상기 전원층 및 그라운드층은 상기 유전체층의 일부 영역에 용량 결합층을 형성하는 것이라도 좋다.

바람직하게는, 상기 전원층 및 그라운드층의 적어도 한 쪽의 평면 형상은 5각형 이상의 대략 정다각형이라도 좋다.

바람직하게는, 상기 전원층 및 그라운드층의 적어도 한 쪽의 평면 형상은 대략 원형이라도 좋다.

바람직하게는, 상기 전원층 및 그라운드층의 적어도 한 쪽의 평면 형상은, 그 평면 형상의 중심부에서 외주부까지의 최단 거리에 대한 최장 거리의 비는 1 내지 1.41의 범위이다.

또한, 본 발명은 다층 프린트 기판을 설치한 전자 기기에 있어서, 상기 어느 한 구성을 구비하는 것이라도 좋다.

이상 설명한 것과 같이, 본 발명에 따르면 용량 결합층의 특성을 개선하여, 공진점을 고주파 영역으로 시프트할 수 있다.

도 1은 본 발명의 제1 실시예에 따른 다층 프린트 기판의 사시도이다.

도 2는 본 발명의 제1 실시예에 따른 다층 프린트 기판의 정면도이다.

도 3은 실시예 1의 다층 프린트 기판의 해석 모델의 정면도이다.

도 4는 실시예 1의 다층 프린트 기판에 탑재된 LSI(1)의 전원 핀, 전원 비어(7A, 7B) 및 그라운드 비어(8)의 위치를 도시하는 평면도이다.

도 5는 도 4에 도시한 BC 기판(6)의 임피던스의 해석 결과이다.

도 6은 BC층(6)의 수를 변화시킨 경우의 임피던스의 해석 결과(1)이다.

도 7은 BC층(6)의 수를 변화시킨 경우의 임피던스의 해석 결과(2)이다.

도 8은 실시예 2에 있어서의 LSI(1)의 전원 핀의 위치[전원 비어(7A)], 전원 비어(7B) 및 그라운드 비어(8)의 배치 위치를 도시한 도면이다.

도 9는 실시예 2에 있어서의 BC층(6)의 임피던스의 주파수 특성이다.

도 10은 실시예 3에 있어서의 LSI(1)의 전원 핀의 위치[전원 비어(7A)], 전원 비어(7B) 및 그라운드 비어(8)의 배치 위치를 도시한 도면이다.

도 11은 실시예 3에 있어서의 BC층(6)의 임피던스의 주파수 특성이다.

도 12는 제1 실시예의 변형예에 있어서의 다층 프린트 기판의 사시도이다.

도 13은 제1 실시예의 변형예에 있어서의 다층 프린트 기판의 정면도이다.

도 14는 제2 실시예에 따른 다층 프린트 기판의 사시도이다.

도 15는 제2 실시예에 따른 다층 프린트 기판의 평면도이다.

도 16은 프린트 기판의 고유 공진 주파수를 설명하는 도면이다.

도 17은 본 발명의 실시예 4의 개요를 도시한 도면이다.

도 18은 실시예 4의 측정 결과를 중합시킨 도면이다.

도 19는 전류의 분포의 해석 결과(1)이다.

도 20은 전류의 분포의 해석 결과(2)이다.

도 21은 전류의 분포의 해석 결과(3)이다.

도 22는 전류의 분포의 해석 결과(4)이다.

도 23은 전류의 분포의 해석 결과(5)이다.

도 24는 전류의 분포의 해석 결과(6)이다.

도 25는 전원 비어(7)[LSI(1)의 전원 핀(17)]를 중심 위치에서부터 BC층을 구성하는 직사각형의 1변의 방향으로 이동한 경우의 BC층(6)의 각 상태를 도시한 도면이다.

도 26은 도 25의 각 상태에 대하여 방사 전계 강도의 수평 편파를 해석한 결과이다.

도 27은 도 25의 각 상태에 대하여 방사 전계 강도의 수직 편파를 해석한 결과이다.

도 28은 전원 비어(7)[LSI(1)의 전원 핀(17)]를 중심 위치에서부터 BC층을 구성하는 직사각형의 정점 방향으로 이동한 경우의 BC층(6)의 각 상태를 도시한 도면이다.

도 29는 도 28의 각 상태에 대하여 방사 전계 강도의 수평 편파를 해석한 결과이다.

도 30은 도 28의 상태에 대하여 방사 전계 강도의 수직 편파를 해석한 결과 이다.

도 31은 1변 25 mm의 직사각형 형상의 BC층(6)을 갖는 다층 프린트 기판을 도시한 도면이다.

도 32는 도 31의 다층 프린트 기판에 대하여 방사 전계 강도의 수평 편파를 해석한 결과(1)이다.

도 33은 도 31의 다층 프린트 기판에 대하여 방사 전계 강도의 수직 편파를 해석한 결과(1)이다.

도 34는 도 31의 다층 프린트 기판에 대하여 방사 전계 강도의 수평 편파를 해석한 결과(2)이다.

도 35는 도 31의 다층 프린트 기판에 대하여 방사 전계 강도의 수직 편파를 해석한 결과(2)이다.

도 36은 본 발명의 제3 실시예에 따른 다층 프린트 기판의 사시도이다.

도 37은 본 발명의 제3 실시예에 따른 다층 프린트 기판의 평면도이다.

도 38은 본 실시예의 BC층(16)을 제1 실시예 또는 제2 실시예의 BC층(6)과 비교한 도면이다.

도 39는 1변 50 mm의 직사각형으로 이루어지는 BC층의 중심축 부근에 전원 비어(7)를 배치한 경우와, 직경 50 mm의 원형 BC층(16)의 중심축 부근에 전원 비어(7)를 배치한 경우의 임피던스의 해석 결과이다.

도 40은 정다각형, 예컨대 정8각형, 정16각형 및 정32각형의 평면 형상을 갖는 BC층의 도면이다.

도 41은 정방형, 정8각형, 정16각형 및 정32각형 등의 평면 형상을 갖는 BC층에 있어서의 전원층과 그라운드층 사이의 임피던스의 주파수 특성도이다.

도 42는 4각형의 BC층에 있어서의 공진점 부근의 전류 밀도의 해석 결과(1)이다.

도 43은 4각형의 BC층에 있어서의 공진점 부근의 전류 밀도의 해석 결과(2)이다.

도 44는 8각형의 BC층에 있어서의 고주파 전류의 전류 분포를 도시한 도면이다.

도 45는 32각형의 BC층에 있어서의 고주파 전류의 전류 분포를 도시한 도면이다.

도 46은 4각형, 정8각형, 정16각형 및 정32각형의 BC층에 있어서의 공진시의 방사 전계 강도의 해석 결과를 도시한 도면이다.

도 47은 본 발명의 제4 실시예에 따른 전자 기기(100)의 구성도이다.

도 48은 제1 실시예∼제3 실시예의 변형예에 따른 BC층의 형상을 도시한 도면이다.

도 49는 제2 실시예 및 제3 실시예에 따른 다층 프린트의 해석 모델에 있어서의 층 구성을 도시한 도면이다.

도 50은 제2 실시예 및 제3 실시예에 따른 다층 프린트의 해석 모델에 있어서의 방사 전계 강도의 관측점을 도시한 도면이다.

이하, 도면을 참조하여, 본 발명의 적합한 실시예를 설명한다.

≪제1 실시예≫

이하, 본 발명의 제1 실시예에 따른 다층 프린트 기판을 도 1에서 도 13의 도면에 기초하여 설명한다.

<구성>

도 1은 이 다층 프린트 기판의 일례의 사시도이다. 또한, 도 2는 도 1의 화살표 A 방향에서 다층 프린트 기판을 본 정면도이다. 도 1 또는 도 2에 도시한 바와 같이, 이 다층 프린트 기판은 LSI(1) 등의 소자와, 그와 같은 소자를 접속하는 신호층을 포함하는 프린트 기판(2-1, 2-2, 2-3) 등과, 프린트 기판 2-1과 2-2 사이 또는 프린트 기판 2-2와 2-3 사이에 구성되는 BC층(6)을 포함한다.

프린트 기판(2-1, 2-2, 2-3) 등은 1장 또는 여러 장의 프린트 기판이며, 복수인 경우에는, 복수층(2-1, 2-2, 2-3) 등과 같이 부른다. 일반적으로는, 프린트 기판(2-1, 2-2, 2-3) 등은 LSI(1) 등의 소자를 접속하는 도전성 층(이것을 신호층이라고 부른다)을 포함한다.

또한, BC층(6)은 전원층(3), 박막 유전체(4) 및 그라운드층(5)으로 구성된다.

전원층(3)은 다층 프린트 기판 외부의 전원과 접속되어, 다층 프린트 기판에 탑재된 소자에 전력을 공급한다. 이 전원층(3)은 직사각형 시트형의 금속 박막으로 이루어진다. 이 금속 박막을 베타층이라고도 부른다. 전원층(3)의 금속으로서는 일반적으로는 구리 박막이 사용된다. 다만, 필요에 따라서, 알루미늄, 은, 백금, 금 등의 금속을 사용하더라도 좋다.

그라운드층(5)은 다층 프린트 기판 외부의 어스와 접속되어, 다층 프린트 기판에 탑재되는 소자를 접지하는 층이다. 그라운드층(5)도 전원층(3)과 마찬가지로 구리 등의 금속 박막으로 이루어진다. 또한, 그라운드층도 직사각형 시트형이며, 베타층이라고 불린다.

박막 유전체(4)는 전원층(3)과 그라운드층(5) 사이에 삽입되는 유전체의 층이다. 박막 유전체(4)는 전원층(3)과 그라운드층(5)에 끼워진 부분의 유전율을 증가시켜, 콘덴서로서의 기능을 높인다. 이러한 전원층(3), 박막 유전체(4) 및 그라운드층(5)으로 이루어지는 기판은 매설 콘덴서 기판(또는 BC 기판)으로서 알려져 있다.

본 실시예에 있어서, 박막 유전체(4)로서는 예컨대 폴리이미드, Fr-4(유리에폭시), 세라믹 등을 사용할 수 있다.

본 실시예의 다층 프린트 기판은 상기 BC층(6)을 복수개 갖고 있다(도 1 및 도 2에는 BC층(6)이 2개 예시되어 있다).

도 2에 도시한 바와 같이, 각 BC층(6)에 포함되는 전원층(3)은 전원 비어(7)에 의해 서로 접속된다. 또한, 전원 비어(7)는 최상위의 신호층을 포함하는 프린트 기판(2-1)을 관통하여, LSI(1)의 전원 핀에 접속된다.

비어는 일반적으로는 프린트 기판(금속 박막 및 그 하부층의 유전체)에 구멍을 형성하여, 그 구멍의 내벽을 금속으로 피복함으로써 형성된다. 비어는 예컨대, 프린트 기판(2-1)과 다른 프린트 기판 사이, 프린트 기판(2-1)과 전원층(3)과의 사 이, 또는 프린트 기판(2-1)과 그라운드층(5)의 사이 등을 접속하기 위해 사용된다. LSI(1)는 프린트 기판(2-1) 상에서 그 전원 핀이 전원 비어(7)에 인접하도록 배치된다.

또한, 비어와 접속하지 않는 프린트 기판(2-1, 2-2, 2-3), 전원층(3) 또는 그라운드층(5)에 있어서는, 비어가 형성되는 위치에 비어의 외경보다 큰 형상의 구멍(이것을 클리어런스 홀이라고 부름)이 형성된다.

따라서, 비어와 클리어런스 홀을 조합시킴으로써, 다층 프린트 기판에 포함되는 임의의 층을 다른 층과 접속할 수 있다(예컨대, 상기 특허 문헌 2 참조). 본 실시예에 있어서는, 전원 비어(7)는 외경(프린트 기판의 구멍에 접촉하는 도체 표면의 직경)이 0.3 밀리미터이며, 클리어런스 홀은 내경 약 0.9 밀리미터이다.

또한, 도 2에 도시한 바와 같이, 각 BC층(6)에 포함되는 그라운드층(5)은 그라운드 비어(8)에 의해 서로 접속되어, 프린트 기판(2-1, 2-2 또는 2-3 등) 및 소자(LSI(1) 등)를 접지한다.

이러한 구성에 의해, 본 실시예의 다층 프린트 기판에서는 복수의 전원층(3)끼리를 전원 비어(7)에 의해 접속한다. 또한, 이 다층 프린트 기판에서는 복수의 그라운드층(5)끼리를 그라운드 비어(8)에 의해 접속한다.

이에 따라, 본 다층 프린트 기판은 BC 기판(6)에 있어서 충분한 정전 용량을 확보한다. 또한, 본 다층 프린트 기판에 있어서, 전원 비어(7) 또는 그라운드 비어(8)는 단수에 한정하지 않는다. 즉, 본 다층 프린트 기판에서는 전원 비어(7) 또는 그라운드 비어(8)를 복수개 설치함으로써, BC 기판(6)의 주파수 특성이 개선된다.

<실시예 1>

도 3 및 도 4에 본 다층 프린트 기판의 실시예 1의 구성을 도시한다. 본 실시예에서는, 다층 프린트 기판을 모델화하여 산출한 수치 해석 결과를 나타낸다. 도 3은 도 2와 마찬가지로, 다층 프린트 기판을 정면(예컨대, 도 1에 도시한 화살표 A 방향)에서 본 해석 모델의 정면도이다.

도 3에 도시한 바와 같이, 이 다층 프린트 기판은, 절연물(2A), 전원층(3-1), 박막 유전체(4-1), 그라운드층(5-1), 절연물(2B), 전원층(3-2), 박막 유전체(4-2), 그라운드층(5-2), 절연물(2C)을 포함한다. 한편, 본래의 다층 프린트 기판에서는 절연물(2A)의 상측 또는 절연물(2B)의 하측에 신호층이 형성되지만, 본 실시예에서는 모델을 간소화하기 위해서 신호층의 영향은 고려하지 않는다.

절연체(2A 및 2C)는 유전율 3.2, 두께 50 마이크론의 유전체이다. 또한, 절연체(2B)는 유전율 3.2, 두께 100 마이크론의 유전체이다. 또한, 박막 유전체(4-1 및 4-2)는 유전율 3.2, 두께 25 마이크론의 유전체이다. 한편, 도 3에서는, 유전율을 Er의 기호로 나타내고 있다.

또한, 본 실시예 1에서는, 전원층(3-1)과 전원층(3-2) 사이를 전원 비어(7B)로 접속하였다. 또한, 그라운드층(5-1)과 그라운드층(5-2) 사이를 그라운드 비어(8)로 접속하였다.

전원 비어(7B)는 전원층(3-1)과 전원층(3-2)을 접속하는 직경 0.3 mm, 도전율5.977286 ×10⁷의 구리의 와이어이다. 또한, 그라운드 비어(8)는 그라운드층(5-1) 과 그라운드층(5-2)을 접속하는 직경 0.3 mm, 도전율 5.977286 ×10⁷의 구리의 와이어이다.

또한, 이들 비어(전원 비어(7B), 또는 그라운드 비어(8))와 접속하지 않는 층에 있어서는, 각 비어의 주위에 1변 0.98 mm의 직사각형으로 이루어지는 클리어런스 홀을 형성하였다. 또한, 이들 다층 프린트 기판의 주위는 공기라고 가정하였다.

그리고, 전원층(3-1)과 그라운드층(5-1) 사이에 가상적인 파원(고주파 전압원)을 설정하여, 흐르는 전류를 구하였다. 이 때, 파원과 전원층(3-1) 및 그라운드층(5-1)을 접속하는 비어를 전원 비어(7A)라고 부른다. 이 전원 비어(7A)는 원래 LSI(1)의 전원 핀을 전원층(3-1)에 접속하는 비어이다. 그러나, 여기서는, 간단하게 전원층(3-1)과 그라운드층(5-1)과의 임피던스를 구하기 위해서, 파원을 전원층(3-1)과 그라운드층(5-1) 사이에 설정했다.

여기서, 파원의 고주파 신호는 상승 시간 및 하강 시간이 함께 500 ps, 주기100 MHz, 진폭 3.3 볼트인 사다리꼴 파형이다. 본 실시예의 해석에서는, 이 사다리꼴 파형의 푸리에 스펙트럼으로서 각 고주파 신호를 주입한다.

도 4는 본 다층 프린트 기판에 탑재된 LSI(1)의 전원 핀, 전원 비어(7A, 7B) 및 그라운드 비어(8)의 위치를 도시하는 평면도(도 3의 화살표 B 방향에서 본 도면)이다. 다만, 도 4는 전원 비어(7B) 및 그라운드 비어(8)의 배치를 변경한 5개의 경우(V1G1-1에서부터 V1G1-5)를 표시하고 있다.

도 4에 있어서, V1G1-1에서부터 V1G1-5의 어느 쪽의 경우에 있어서도, LSI(1)의 전원 핀은 BC층(6)의 중앙부에 위치가 부여된다. 전술한 바와 같이, 본 실시예 1의 다층 프린트 기판에서는, 이 전원 핀의 바로 아래에서 전원층(3-1)과 그라운드층(5-1) 사이에 전원 비어(7A) 및 파원이 형성되어 있다(도 3 참조).

또한, V1G1-1에서부터 V1G1-5로 표시되는 5개의 굵은 테의 직사각형은 모두 BC층(6)의 존재 영역을 나타내며, 모두 1변 25 밀리미터의 직사각형이다.

또한, 도 4에서, V1G1-1에서부터 V1G1-5로 나타내어지는 굵은 테의 직사각형 내부의 메쉬(예컨대, M1, M2 등)는 수치 해석을 위한 요소 영역을 나타내고 있다. 한편, 굵은 테의 직사각형(V1G1-1에서부터 V1G1-5)의 4 코너에 있어서, 메쉬가 또한 M2 등의 삼각형으로 분할되어 있는 것은 해석 정밀도를 확보하기 위해서이다.

또한, V1G1-1는 전원 비어(7B)와 그라운드 비어(8)를 각각 하나, LSI(1)의 전원 핀의 좌측 위치에 설치한 경우를 나타내고 있다. 여기서, 좌측이란, 도 4를 정면에서 보아, 좌측(이하, 우측, 상측, 하측도 마찬가지임)이다.

또한, V1G1-2는 V1G1-1에 대하여 또한 전원 비어(7B)와 그라운드 비어(8)를 각각 하나, LSI(1)의 전원 핀의 우측 위치에 추가한 경우를 나타내고 있다.

또한, V1G1-3은 V1G1-2에 대하여 또한 전원 비어(7B)와 그라운드 비어(8)를 각각 하나, LSI(1)의 전원 핀의 상측 위치에 추가한 경우를 나타내고 있다.

또한, V1G1-4는 V1G1-3에 대하여 또한 전원 비어(7B)와 그라운드 비어(8)를 각각 하나, LSI(1)의 전원 핀의 하측 위치에 추가한 경우를 나타내고 있다.

또한, V1G1-5는 V1G1-4에 대하여 또한, 전원 비어(7B)와 그라운드 비어(8)를 각각 2개 추가한 경우를 나타내고 있다.

도 5에, 도 4에 도시한 5개의 경우(V1G1-1로부터 V1G1-5)에 있어서의 BC 기판(6)(전원층(3)과 그라운드층(5) 사이)의 임피던스의 해석 결과를 도시한다.

이 해석은 도 3 및 도 4에 도시한 해석 모델에 대하여 후지쯔 가부시키가이샤 제품의 전자파 해석 프로그램 ACCUFIELD(등록상표)를 적용한 해석 결과이다. ACCUFIELD(등록상표)는 구분정현파 모멘트법(모멘트법라고도 불림)과, 분포 정수선로 이론을 결합한 전자파 해석 프로그램이다.

이 수치 해석에서는, 도 3에 도시한 전원층(3-1, 3-2), 그라운드층(5-1, 5-2)에 1변 25 mm의 직사각형 시트(도전율 5.977286 ×10⁷의 도체 시트)를 배치하였다. 각 직사각형 시트는 도 4에 도시한 메쉬(M1, M2) 등으로 분해하였다.

그리고, 도 3에 도시한 파원의 위치에 고주파 전원을 설정하여, 각 전원 비어(7A, 7B) 및 그라운드 비어(8)를 통하여 각 층(각 직사각형 시트)의 각 메쉬 안을 흐르는 전류를 구하였다.

한편, 이와 같이 본 실시예에서는 컴퓨터 상에서의 전자 해석 프로그램에 의해 산출하였다. 다만, BC층(6)을 1층으로 하고, 전원층에 전원 비어를 접속하고, 그라운드층에 그라운드 비어를 접속하는 구성에서는, 전자 해석 프로그램에 의한 해석 결과와 실측값이 정합한다고 하는 결과를 얻고 있다.

도 5에 임피던스의 해석 결과를 도시한다. 도 5는 횡축이 주파수, 종축이 임피던스이다. 또한, 여기서는, 도 4에 도시한 V1G1-1에서부터 V1G1-5의 각 해석 모 델에 대한 해석 결과가 상이한 그래프로 나타내고 있다.

도 5에 도시한 바와 같이, V1G1-1에서부터 V1G1-5의 어느 모델에 있어서도 W자 형상의 특성 또는 V자 형상을 복수개 접속한 특성을 도시한다. 예컨대, V1G1-1의 경우, 주파수 50 MHz 부근∼210 MHz 사이, 임피던스 특성은 좌단점(S1)을 출발하여, 우측 아래의 위치(P1)까지 하강한다.

다음에, 주파수 210 MHz 부근∼350 MHz 사이, 임피던스 특성은 위쪽의 위치(P2)까지 상승한다. 또한, 주파수 350 MHz 부근∼650 MHz 부근 사이, 임피던스 특성은 아래쪽의 위치(P3)까지 하강한다. 또한, 주파수 650 MHz 부근∼850 MHz 부근 사이, 임피던스 특성은 P4까지 상승한다.

이 임피던스 특성에 있어서, P1, P2, P3 등의 피크는 공진점을 나타내고 있다. 일반적으로, 기판으로의 소자 실장에 있어서, 공진 주파수 부근의 동작 주파수(예컨대, 클록수)를 갖는 소자의 사용은 피하는 것이 바람직하다. 오동작 등의 요인이 되기 때문이다.

예컨대, 도 5에 도시한 것과 같은 임피던스 특성을 갖는 BC층(6)을 포함하는 다층 프린트 기판에서는, S1∼P1 사이, P2∼P3 사이, P4∼P5 사이의 클록수의 소자가 사용된다. 이들 사이에서는 주파수의 증가와 함께 임피던스가 저하되는 용량성 영역이며, 특성이 유사하기 때문이다.

또한, 예컨대, P1∼P2 사이, P3∼P4 사이의 클록수의 소자를 사용하더라도 좋다. 이들 사이에서는, 주파수의 증가와 함께 임피던스가 증가하는 유도성 영역이며, 특성이 유사하기 때문이다. 그러나, P1, P2, P3, P4, P5, P6 등의 피크 근방( 특히 P2, P4의 약간 저역측의 영역)의 주파수를 갖는 소자를 사용할 수는 없다. 이 영역에서는 임피던스의 주파수에 대한 의존성이 급준하기 때문이다.

또한, 도 5에 도시된 바와 같이, V1G1-1에서부터 V1G1-5가 됨에 따라, 공진점이 고역(높은 주파수의 방향)으로 시프트해 가는 것을 알 수 있다. 예컨대, V1G1-5에 있어서는, 최초의 공진점은 Q1로 되고 있고, 이 공진점(Q1)이 V1G1-1에 있어서의 공진점(P1)에 대응한다.

또한, V1G1-5에 있어서는, 2번째 공진점은 Q2가 되고 있으며, 이 공진점(Q2)이 V1G1-1에 있어서의 공진점(P2)에 대응한다. 따라서, 최초의 공진점(Q1)까지는, 400 MHz 정도의 대역이 확보되고 있다. 또한, 공진점(Q1)에서부터 다음 공진점(Q2) 앞의 영역에 대해서도, 400 MHz를 초과하는 대역(약 410 MHz 부근∼820 MHz 부근)이 확보되고 있다.

도 6 및 도 7에 BC층(6)의 수를 변화시킨 경우의 참고 특성을 도시한다. 이들 참고 특성은 BC층의 층수의 변화에 대한 특성을 확인하기 위한 것이다. 따라서, 도 5의 경우와 해석 조건은 동일하지 않으며, 공진 주파수도 상이하다.

도 6은 1층 및 2층이라는 문자열로 나타내어지는 2개의 임피던스 특성을 나타내고 있다. 2층이란 본 실시예 1의 구성(도 3)에 의한 임피던스 특성의 해석 결과이다.

한편, 1층이란 본 실시예 1의 구성에 대하여, BC층(6)을 1층 제거한 경우의 임피던스 특성이다. 이 경우에는 전원층(3-1과 3-2)을 접속하는 전원 비어(7B) 및 그라운드층(5-1과 5-2)를 접속하는 그라운드 비어(8)는 존재하지 않는다.

도 6에 도시한 바와 같이, 1층의 경우, 최초의 공진점(R1)이 약 200 MHz에서 나타나고, 2번째의 공진점(R2)이 약 1500 MHz에서 나타난다. 한편, 2층의 경우, 최초의 공진점(P1)은 약 150 MHz에서 나타나고, 2번째의 공진점(P2)은 약 700 MHz에서 나타난다.

도 6으로부터 BC층(6)이 1층인 경우와 비교하고, 2층인 경우에 저역측(도 6에 있어서 약 50 MHz∼150 MHz 부근까지)의 사이에서, 용량성의 임피던스 특성이 저하하고 있음을 알 수 있다. 이것은 2개의 전원층(3)끼리를 전원 비어(7B)로 접속하고, 2개의 그라운드층(5)끼리를 그라운드 비어(8)로 접속함에 의해, BC층(6)의 콘덴서로서의 용량이 증가한 것을 나타낸다.

한편, 도 6에서는, BC층(6)이 1층인 경우와 비교하여, 2층인 경우에, 200 MHz(1층인 경우의 공진점(R1) 부근)을 초과한 유도성 대역에서, 임피던스 특성이 증가하고 있는 것 같이 보인다. 이것은, 1층인 경우의 공진점(R1)의 존재에 의해, 외관상 1층인 경우의 임피던스가 낮게 되기 때문이다. 이 때문에, 공진점(R1)으로부터 충분히 고역측으로 이격된 영역에서는, 2층인 경우의 유도성 임피던스는 1층의 경우와 거의 일치한다.

한편, 도 6에 도시된 바와 같이, 2층인 경우에는, 1층인 경우와 비교하여, 공진점까지의 대역이 좁아진다. 예컨대, 2층인 경우의 공진점(P1)은 1층의 공진점(R1)보다 저역측에 존재한다.

도 7에 참고로서, 1층, 2층 및 4층의 비교 결과를 도시한다. 4층이란 BC층(6)을 4층으로 한 경우의 해석 결과이다. 다만, 도 7에서는 도 6의 경우의 해석 결 과와는 해석 조건이 다르기 때문에, 도 6의 경우와 공진 주파수는 다르다. 이 때문에, 도 6과 도 7 사이에서 절대적인 주파수의 비교는 할 수 없다.

도 7에 도시한 바와 같이, 4층인 경우, 최초의 공진점(T1)이 약 60 MHz에서 나타나고, 2번째의 공진점(T2)이 약 120 MHz에서 나타난다. 또한, 2층인 경우, 최초의 공진점(P1)은 약 110 MHz에서 나타나고, 2번째의 공진점(P2)은 약 200 MHz에서 나타난다. 또한, 1층인 경우, 최초의 공진점(R1)은 약 190 MHz에서 나타난다.

그리고, 도 7의 경우도 도 6의 경우와 마찬가지로 최초의 공진점(T1, P1, R1)까지의 용량성 영역의 임피던스는 층수가 많을수록 낮다. 이것은 BC층(6)의 병렬 접속에 의해 콘덴서로서의 용량이 증가한 것을 나타낸다.

또한, 공진점까지의 대역 폭(예컨대, 최초의 공진점(T1, P1 및 R1)까지의 대역)은 층수가 많을수록 좁다. 이것은 BC층(6)을 병렬로 접속함으로써 새로운 공진 모드가 발생하기 때문이라고 생각된다.

이상 설명한 것과 같이, 본 실시예의 구성에 따르면, 복수의 전원층(3)끼리를 전원 비어(7B)로 접속하고, 복수의 그라운드층(5)끼리를 그라운드 비어(8)로 접속함에 의해 BC층(6)의 콘덴서로서의 용량을 증가시킬 수 있다.

이 경우, 공진점까지의 대역은 층의 수가 많을수록 좁아진다. 그러나, 도 5에 도시한 바와 같이, 전원 비어(7B) 및 그라운드 비어(8)의 수를 증가시킴으로써, 각 공진점을 고역측으로 시프트할 수 있다. 즉, 본 실시예의 다층 프린트 기판에 의하면, 복수의 BC층(6)을 접속함으로써 저역측 임피던스를 저하시킬 수 있다. 또한, 비어의 수를 증가시킴으로써, 공진점을 고역으로 시프트시켜서 광대역화를 도 모할 수 있다.

<실시예 2>

도 8 및 도 9에 의해 실시예 2를 나타낸다. 상기 실시예 1에서는 전원 비어(7B)와 그라운드 비어(8)를 동수로서 설치하였다. 그리고, 그 수를 1 세트(V1G1-1)에서부터 5 세트(V1G1-5)까지 증가시켜서 BC층(6)의 임피던스 특성을 산출하였다. 본 실시예 2에서는 전원 비어(7B)와 그라운드 비어(8)의 수의 비를 1:2로 하여, 이러한 조합을 1 세트에서 4 세트까지 증가시킨 경우에 관해서, BC층(6)의 임피던스 특성을 산출하였다. 다른 구성은 실시예 1의 경우와 마찬가지다.

도 8에 본 실시예에 있어서의 LSI(1)의 전원 핀 위치(전원 비어(7A), 전원 비어(7B) 및 그라운드 비어(8)의 배치 위치를 도시한다. 도 8과 같이, V1G2-1에서부터 V1G2-4 중 어디에 있어서도 전원 비어(7B)의 양측에 1쌍의 그라운드 비어(8)를 설치한 것을 1 세트로 하고 있다.

그리고, V1G2-1에서는, 그와 같은 세트를 LSI(1)의 전원 핀의 좌측에 1 세트 설치하고 있다. 또한, V1G2-2에서는, V1G2-1에 대하여, 그와 같은 세트를 LSI(1)의 전원 핀의 우측에 또한 1 세트 추가하고 있다. 또한, V1G2-3에서는 V1G2-2에 대하여, 그와 같은 세트를 LSI(1)의 전원 핀의 상측에 또한 1 세트 추가하고 있다. 또한, V1G2-4에서는 V1G2-3에 대하여 그와 같은 세트를 LSI(1)의 전원 핀의 하측에 또한 1 세트 추가하고 있다.

도 9에, BC층(6)의 임피던스의 주파수 특성을 도시한다. 도 9에 있어서도, BC층(6)의 임피던스는 도 5와 같은 특성을 나타낸다. 즉, V1G2-1에서부터 V1G2-4와 같이, 전원 비어(7B)와 그라운드 비어(8)의 세트의 수가 증가하는 동시에, 공진점이 고역으로 시프트하여, 고대역화가 도모되는 것을 알 수 있다.

<실시예 3>

도 10 및 도 11에 의해 실시예 3을 도시한다. 상기 실시예 1에서는 전원 비어(7B)와 그라운드 비어(8)를 동수로서 설치하였다. 그리고, 그 수를 1 세트(V1G1-1)에서부터 5 세트(V1G1-5)까지 증가시켜 BC층(6)의 임피던스 특성을 산출하였다. 또한, 상기 실시예 2에서는 전원 비어(7B)와 그라운드 비어(8)의 수의 비를 1:2로 하여, 동일한 방식의 해석을 행하였다.

본 실시예 3은 전원 비어(7B)와 그라운드 비어(8)의 수의 비를 1:3으로 하여, 그와 같은 조합을 1 세트에서 4 세트까지 증가시킨 경우에 관해서 BC층(6)의 임피던스 특성을 산출하였다. 다른 구성은 실시예 1 또는 실시예 2의 경우와 마찬가지다.

도 10에 본 실시예에 있어서의 LSI(1)의 전원 핀 위치(전원 비어(7A)), 전원 비어(7B) 및 그라운드 비어(8)의 배치 위치를 도시한다. 도 10과 같이, V1G3-1에서부터 V1G3-4 중 어디에 있어서도, 전원 비어(7B)의 3쪽에 그라운드 비어(8)를 설치한 것을 1 세트로 하고 있다. 이 경우, 전원 비어(7B)의 좌우 및 하측에 그라운드 비어(8)를 설치한 것의 타입 1이라고 부르기로 한다. 또한, 전원 비어(7B)의 좌우 및 상측에 그라운드 비어(8)를 설치한 것의 타입 2라고 부르기로 한다.

그리고, V1G3-1에서는 타입 1의 세트를 LSI(1)의 전원 핀의 좌측에 설치하고 있다. 또한, V1G3-2에서는 V1G3-1에 대하여 타입 2의 세트를 LSI(1)의 전원 핀의 우측에 추가하고 있다. 또한, V1G3-3에서는 V1G3-2에 대하여 타입 2의 세트를 LSI(1)의 전원 핀의 상측에 추가하고 있다. 또한, V1G3-4에서는 V1G3-3에 대하여 타입 1의 세트를 LSI(1)의 전원 핀의 하측에 추가하고 있다.

도 11에 BC층(6)의 임피던스의 주파수 특성을 도시한다. 도 11에 있어서도, BC층(6)의 임피던스는 도 5 또는 도 9와 같은 특성을 보인다. 즉, V1G3-1에서부터 V1G3-4와 같이, 전원 비어(7B)와 그라운드 비어(8)의 세트의 수가 증가하는 동시에, 고대역화가 도모되는 것을 알 수 있다.

<변형예>

상기 제1 실시예에서는, 도 1 또는 도 2에 도시한 바와 같이, 전원층(3), 박막 유전체층(4) 및 그라운드층(5)에 의해 BC층(6)을 구성하고, 이 순서(예컨대, 도 2에서, 프린트 기판(복수층)(2-1)으로부터 보아 전원층(3), 박막 유전체층(4), 그라운드층(5)의 순)로 다층 프린트 기판을 구성하였다.

그러나, 본 발명의 실시는 이러한 구성에는 한정되지 않는다. 예컨대, BC층(6)에 있어서, 전원층(3)과 그라운드층(5)의 위치 관계를 임의로 교체하더라도 좋다.

도 12 및 도 13에 그와 같은 다층 프린트 기판의 예를 도시한다. 도 12는 본제1 실시예의 변형예에 따른 다층 프린트 기판의 사시도이며, 도 13은 도 12의 화살표 C 방향에서 본 다층 프린트 기판의 정면도이다.

이 예에서는, 다층 프린트 기판 내에 2개의 BC 기판(6A 및 6B)이 포함되어 있다. BC 기판(6A)은 프린트 기판(복수층)(2-1)으로부터 보아 전원층(3), 박막 유 전체층(4), 그라운드층(5)의 순서로 이들 층을 갖고 있다. 또한, BC 기판(6B)은 프린트 기판(복수층)(2-1)으로부터 보아 그라운드층(5), 박막 유전체층(4), 전원층(3)의 순으로 이들의 층을 갖고 있다. 그리고, 이들 복수의 BC층(6A와 6B) 사이에서, 전원 비어(7B)에 의해 전원층(3)끼리를 접속하고, 그라운드 비어(8)에 의해 그라운드층(8)끼리를 접속한다. 이와 같이, BC층(6A와 6B)을 구성하더라도, 그 해석 결과는 도 5-도 7, 도 9, 도 11에 도시한 것과 동일하였다.

또한, 다층 프린트 기판 내에 2를 초과하는 BC층(6)을 포함하는 경우에도 그 BC층(6) 내의 전원층(3)과 그라운드층(5)의 순서에 제한은 없다. 즉, 도 12에 도시한 BC층(6A와 6B)을 임의로 조합하더라도, 상기 제1 실시예와 같이, BC층(6A 또는 6B) 중 어느 것을 복수개 조합한 경우와, 임피던스 특성에 현저한 차이는 없다.

또한, 상기 제1 실시예에 있어서, BC층(6)과 다른 층, 예컨대, 프린트 기판(2-1, 2-2) 등과는 거의 동일한 형상으로 구성하였다. 그러나, 본 발명의 실시는 이러한 형상에는 한정되지 않는다.

도 48은 본 실시예의 변형예에 따른 다층 프린트 기판을 상측(예컨대 도 3의 화살표 B 방향)에서 본 도면이다. 도 48에 도시한 바와 같이, BC층(6)의 크기를 다른 프린트 기판과 비교하여 좁게 구성하더라도 좋다. 즉, 전원층(3)의 금속 피막 부분(3A)을 전원층(3)을 구성하는 기판의 일부에 형성하고, 그라운드층(5)의 금속 피막 부분(5A)을 그라운드층(5)을 구성하는 기판의 일부에 형성하더라도 좋다. 이것은 특정한 LSI(1)의 근방만을 BC층(6)으로 하는 경우이다. 이와 같이, 다층 프린트 기판의 일부가 BC층(6)으로서 구성되는 경우라도 본 발명의 실시는 가능하다.

즉, 그와 같은 다층 프린트 기판에 포함되는 복수의 전원층(3)끼리를 전원 비어(7B)로 접속하면 좋다. 또한, 그와 같은 다층 프린트 기판에 포함되는 복수의 그라운드층(5)끼리를 그라운드 비어(8)로 접속하면 좋다.

≪제2 실시예≫

이하, 본 발명의 제2 실시예에 따른 다층 프린트 기판을 도 14에서부터 도 35의 도면에 기초하여 설명한다. 상기 제1 실시예에서는, 복수의 BC층(6)에 포함되는 전원층(3)의 사이를 전원 비어(7)(7B)로 접속하고, 복수의 BC층(6)에 포함되는 그라운드층(5)의 사이를 그라운드 비어(8)로 접속하는 다층 프린트 기판의 임피던스 특성을 도시하였다.

본 실시예에서는 소자에 전원을 공급하는 전원 비어를 BC층(6)의 중심축 부근에 설치하여, 임피던스 특성을 개선하는 다층 프린트 기판의 예를 도시한다. 다른 구성 및 작용은 제1 실시예와 마찬가지다. 그래서, 동일한 구성 요소에 관하여는 동일한 부호를 붙여서 그 설명을 생략한다.

<구성>

도 14 및 도 15에 본 발명의 제2 실시예에 따른 다층 프린트 기판의 개요를 도시한다. 도 14는 이 다층 프린트 기판의 사시도이며, 도 15는 이 다층 프린트 기판을 도 14의 화살표 D 방향에서 본 평면도이다.

도 14에 도시한 바와 같이, 본 다층 프린트 기판은 프린트 기판(신호층을 포함하는 복수층)(2-1, 2-2 또는 2-3 등)과, BC층(6)을 갖는 다층 프린트 기판에 있어서, LSI(1)를 탑재하는 위치를 고안한 것이다. 여기서, LSI(1)로서는 본 다층 프 린트 기판에 있어서 가장 고속으로 구동하는 신호를 입력 또는 출력하는 소자가 바람직하다.

또한, 도 14에 도시한 바와 같이, 본 다층 프린트 기판에 있어서 신호층의 층수에 특별히 한정은 없다. 즉, 신호층은 1층이라도 좋고, 복수층이라도 상관없다.

또한, 도 14에서는, 다층 프린트 기판에는 BC층(6)이 2층 포함되어 있다. 그러나, 본 발명의 실시에 있어서, BC층(6)은 단수라도 상관없다. 또한, 제1 실시예와 같이, BC층(6)을 2 이상 설치하여, 각 BC층 내의 전원층(3)과 전원층(3)을 전원 비어로 접속하고, 그라운드층(5)과 그라운드층(5)을 그라운드 비어로 접속하더라도 상관없다.

본 실시예의 다층 프린트 기판의 특징은 도 15에 도시한 바와 같이, LSI(1)의 전원 핀(17)을 다층 프린트 기판 내의 BC층(6)의 거의 중앙에 배치하는 데에 있다. 이러한 배치에 의해, 전원 핀(17)에 접속되는 전원 비어를 BC층(6)의 거의 중앙을 지나는 중심축 부근에 형성할 수 있다. 또한, 도 15의 예에서는 전원 핀(17)에 인접하여 그라운드 핀(18)이 배치되어 있다.

한편, 도 14에 도시한 다층 프린트에서는, 각 프린트 기판(복수층(2-1, 2-2, 2-3) 및 BC층(6))은 도 14의 화살표 D 방향에서 본 평면도에 있어서, 거의 동일한 치수(1변이 50 mm인 직사각형)를 갖고 있다.

<기판의 고유 공진 주파수>

도 16은 프린트 기판의 고유 공진 주파수를 설명하는 도면이다. 도 16은 고 주파 신호에 대한 직사각형 시트형의 구리의 고유 공진 주파수를 나타내고 있다. 여기서, 구리의 형상은 치수 a(미터) ×b(미터)의 직사각형 시트(9)로 나타낸다. 또한, 구리의 직사각형 시트(9)의 주위에는 유전율(εr)의 비유전율의 유전체가 존재한다고 가정한다. 이 때, 고유 공진 주파수는 식 1과 같이 기술할 수 있음이 경험적으로 알려져 있다.

식 1에 있어서 C0는 진공중인 광속이다. 또한, 식 1에 있어서, m 및 n은 0 이상의 정수(적어도 한 쪽은 1 이상)이며, 공진 모드에 의해 결정된다.

예컨대, 비유전율(εr) = 3.12, a = 0.05(미터), b = 0.05(미터)에 있어서의 제1 공진 주파수(m = 1, n = 0인 경우)는 fc = 1.69 GHz로 산출된다.

본 실시예에서는, LSI(1)의 전원 핀(17) 및 전원 비어(7)를 BC층(6)의 중심 부근에 배치함으로써, 이러한 공진을 억제할 수 있음을 나타낸다.

상기 공진은 1/2 파장의 고주파 신호가 예컨대, 길이 a에 거의 일치한 경우에 발생한다고 상정된다(m = 1인 경우). 또한, 상기 공진은 1/2 파장의 고주파 신호가 예컨대 길이 b에 거의 일치한 경우에 발생한다고 상정된다(n = 1인 경우). 다만, 실제의 프린트 기판에서는 도 16의 식 1에 도시한 경험식으로 특정할 수 없는 공진 모드도 존재한다.

본 다층 프린트 기판에서는, LSI(1)의 전원 핀(17) 및 전원 비어를 BC층(6)의 중심 위치[전원층(3) 및 그라운드층(5)을 형성하는 구리의 박판의 중심축 상(구리의 박판에 수직인 방향의 축 상)]에 배치한다. 이 배치에 의해, BC층(6)의 신호 발생 위치[전원 핀(17)에 접속되는 전원 비어의 BC층(6) 상에서의 위치]로부터 BC층(6)의 각 단부[전원층(3)을 형성하는 구리의 직사각형 박판의 양쪽 변들]까지의 거리가 짧아진다. 그 때문에, 신호 발생 위치에서부터 BC층(6)의 각 단부까지의 거리가 그 고주파의 1/2 파장과 일치하지 않게 된다. 이에 따라, BC층(6)에 있어서의 고유 공진이 억제된다.

한편, 실제의 설계에서는, LSI(1)의 전원 핀(17) 및 이것에 접속되는 전원 비어를 BC층(6)의 정확한 중심축 부근에 둘 수 없는 경우가 있다. 이 경우, 정확한 중심 위치로부터의 어긋남의 정도에 따라 고유 공진 억제의 정도가 변화된다. 이하의 실시예에 나타낸 바와 같이, 전원 비어가 BC층(6)의 단부에 근접함에 따라서 공진에 의한 방사 전계 강도가 증가한다. 다만, BC층(6)의 중심에서부터 구리의 직사각형 박판 단부까지의 거리의 20% 이내의 위치에서는, 최악의 값과 비교하여 10 dB 정도의 방사 전계 강도를 삭감하는 효과를 얻고 있다.

<실시예 4 : 임피던스의 측정 결과>

도 17 및 도 18에 본 발명의 실시예 4를 도시한다. 이 다층 프린트 기판은 각 층의 평면 치수가 50 mm ×50 mm인 정방형이다. 이 다층 프린트 기판은 내부에 BC층을 1층 갖는다. BC층은 전원층, 박막 유전체 및 그라운드층으로 이루어진다. 박막 유전체층의 두께는 제1 실시예와 마찬가지로 25 마이크론이다. 또한, BC층의 상하의 각 층에는 각각 두께 40 마이크론의 절연체를 갖는다.

도 17에 있어서, 프린트 기판(2-1)(또는, BC층(6))은 도 14에 있어서 다층 프린트 기판을 화살표 D 방향에서 본 형상을 하고 있다. 또한, TH3은 BC층(6)의 중심 위치 부근을 지나는 관통 구멍을 나타내고 있다. 이 관통 구멍에 대응하는 지면 에 수직인 축을 BC층(6)의 중심축이라고 부른다.

또한, TH1은 마찬가지로, BC층(6)의 직사각형 정점 부근을 지나는 관통 구멍을 나타내고 있다. 또한, TH2는 마찬가지로 BC층(6)을 구성하는 직사각형의 1변의 중심 부근을 지나는 관통 구멍을 나타내고 있다. 상기 제1 실시예에서 설명한 바와 같이, 관통 구멍에는 전원 비어가 형성된다. 이들 전원 비어는 전원층(3)에 접속된다. 본 실시예의 전원 비어의 외경은 제1 실시예와 마찬가지로 0.3 mm이다.

도 17에 도시한 바와 같이, 본 실시예에서는, TH1∼TH3의 위치에 LSI(1)의 전원 핀을 배치하고, 각 위치의 비어와 접속하여 3 종류의 다층 프린트 기판을 구성한다. 그리고, 각 다층 프린트 기판에 대해서 전원층(3)과 그라운드층(5) 사이의 임피던스를 실측한다.

측정은 BC층(6)을 구성하는 전원층(3)과 그라운드층(5) 사이를 블랙박스라고 간주하여, 네트워크 분석기를 사용하여 S(Scattering) 파라메터를 구하였다. 그리고, S 파라메터의 값으로부터 전원층과 그라운드층 사이의 임피던스를 구하였다. 한편, S 파라메터를 행렬 표현한 것은 S 행렬이라고 불린다. 또한, S 행렬로부터 블랙박스의 임피던스를 구하는 순서는 주지되어 있다.

이 임피던스는 G1∼G3의 그래프의 횡축에 나타내는 바와 같이, 주파수를 0 Hz 부근에서 10 GHz 부근까지 변경하여 측정되고 있다. G1∼G3의 그래프에 있어서, 산 또는 곡의 피크(예컨대, G1에 있어서의 100, 101 등)는 각각 공진점을 나타내고 있다.

도 17의 G3과 같이, LSI(1)의 전원 핀(17)을 TH3에 둠으로써, G1에 있어서 존재한 피크(100∼103)는 소멸한 것을 알 수 있다. 이것은, TH3의 위치에서부터 BC층(6)(전원층(3)의 구리의 박판)의 외주까지의 거리가 고주파의 1/2 파장보다 짧기 때문이라고 생각된다. 즉, TH3의 위치에 형성되는 비어로부터 BC층(6)에 고주파가 주입되게 되지만, 그 공진이 억제되게 된다.

또한, G1에 있어서 존재한 피크(102∼103)는 G2의 측정 결과에 있어서는 소멸하고 있음을 알 수 있다. 이것은 TH2의 위치에서부터 BC층(6)(전원층(3)의 구리의 박판)의 양측의 변(변 50 및 51)까지의 거리가 공진 주파수의 고주파의 1/2 파장보다 짧기 때문이라고 생각된다. 한편, G1에 있어서 존재한 피크(100∼101)는 G2의 측정 결과에 있어서도 소멸되지 않는다(피크 100A 및 101A로서 존재한다). 이것은 TH2의 위치로부터 BC층(6)(전원층(3)의 구리의 박판)의 대변(변 52)까지의 거리가 이 공진 주파수의 고주파의 1/2 파장에 가깝기 때문이라고 생각된다.

도 18은 도 17의 G1에서부터 G3의 측정 결과를 중합시킨 것이다. 도 18에 도시한 바와 같이, 측정 결과 G1에 있어서의 피크(100)에 비교하여 측정 결과 G2에 있어서의 피크(100A)는 공진 특성이 약해지고 있다. 한편, 이들 피크의 주파수는, 식 1에 따라서 계산한 결과와 거의 일치하며, 약 1690 MHz 부근이다. 또한, G3에 의한 측정 결과에서는 부호 100B로 나타낸 바와 같이, 1.69 GHz 부근의 피크가 소멸된다.

<전류 분포의 해석 결과>

도 19에서부터 도 24에, TH1에서부터 TH3에 LSI(1)의 전원 핀(17)을 둔 경우 에 있어서의 공진 주파수 근방에서의 고주파 전류의 분포의 해석 결과를 도시한다. 이 해석은 전원 핀(17)으로부터 고주파 신호가 누설되기 시작하고 있다고 가정하여, TH1∼TH3의 위치로부터 고주파 전압을 급전한 경우의 전류의 분포이다.

도 49에 본 실시예의 다층 프린트 기판의 해석 모델을 도시한다. 도 49에 도시한 바와 같이, 이 해석 모델은 박막 유전체(2A), 전원층(3), 박막 유전체(2B), 그라운드층(5) 및 박막 유전체(2C)를 포함한다. 박막 유전체(2A, 2B 및 2C)는 두께가 각각 40 마이크론, 25 마이크론 및 40 마이크론이다. 또한, 박막 유전체(2A, 2B 및 2C)는 모두 비유전율 Er = 3.12이다.

또한, 본 모델에서는 전원층(3)과 그라운드층(5) 사이에 파원(고주파 전원)을 설정하여, 이 파원과 전원층(3) 및 그라운드층(5)을 비어로 접속하였다. 이 파원은 원래 다층 프린트 기판에 탑재되는 LSI의 전원 핀과 전원층을 접속하는 전원 비어로 설정되어야 하지만, 제1 실시예와 마찬가지로 파원을 상기 위치에 설정하여, 모델을 간소화하였다. 한편, 간소화한 모델을 실측값에 맞추기 위해서, 전원 비어에 기생 인덕터를 설정하고 있다.

또한, 고주파 전원은 제1 실시예와 마찬가지로, 상승 시간 및 하강 시간이 함께 500 ps, 주기 100 MHz, 진폭 3.3 볼트인 사다리꼴 파형이다.

이 해석도 제1 실시예와 마찬가지로 구분 정현파 모멘트법에 기초하여 전자파 해석 프로그램에 의한 것이다. 이하, 도 19에서부터 도 21은 주파수 1600 MHz의 전류 분포이며, 도 18에 도시한 피크(100) 부근에 해당한다.

도 19는 전원 핀(17)을 도 17의 TH1에 둔 경우의 화살표 E 방향의 전류 분포의 해석 결과이다. 이 해석은 파원을 TH1의 바로 아래에서 전원층(3) 및 그라운드 층(5) 사이로 설정함에 의한 것이다(도 49 참조). 도 19와 같이 화살표 E 방향의 전류는 BC층(6)의 변(51)에 대하여 산과 같은 형상의 분포를 형성한다. 산과 같은 형상의 피크는 약 0.1 A/m의 전류 밀도이다.

도 20은 전원 핀(17)(전원 비어(7))을 도 17의 TH2에 둔 경우의 화살표 E 방향의 전류 분포의 해석 결과이다. 이 해석은 파원을 TH2의 비로 아래로, 전원층(3) 및 그라운드층(5) 사이로 설정함에 의한 것이다(도 49 참조). 도 20과 같이, 이 경우도 화살표 E 방향의 전류는 BC층(6)의 변(51)에 대하여 산과 같은 형상의 분포를 형성한다. 산과 같은 형상의 피크는 약 0.15 A/m의 전류 밀도이다.

도 21은 전원 핀(17)(전원 비어(7))을 도 17의 TH3에 둔 경우의 화살표 E 방향의 전류 분포의 해석 결과이다. 이 해석은 파원을 TH3의 바로 아래로, 전원층(3) 및 그라운드층(5) 사이로 설정함에 의한 것이다(도 49 참조). 도 21과 같이, 이 경우에는, 화살표 E 방향의 전류는 LSI(1)의 전원 핀(17)의 위치 부근에 국소적으로 존재한다. 또한, 전원 핀(17)의 위치 부근의 극히 한정된 위치에 있어서의 전류의 피크는 약 0.75 A/m 정도이다.

이하, 도 22에서부터 도 24는 주파수 2330 MHz의 전류 분포이며, 도 18에 도시한 피크(101) 부근에 해당한다. 도 22는 전원 핀(17)을 도 17의 TH1에 둔 경우의 화살표 F 방향의 전류 분포의 해석 결과이다. 도 22와 같이, 화살표 F 방향의 전류는 안장부를 갖는 산과 같은 형상의 분포를 형성한다. 이러한 안장부가 형성되는 것은 도 19의 경우와 비교하여, 공진 모드가 상이하기 때문이라고 해석된다. 도 22에 있어서 산과 같은 형상의 피크는 약 0.3 A/m의 전류 밀도이다.

도 23은 전원 핀(17)을 도 17의 TH2에 둔 경우의 화살표 F 방향의 전류 분포의 해석 결과이다. 도 23과 같이, 이 경우에는 화살표 F 방향의 전류는 LSI(1)의 전원 핀(17)의 위치 부근에 국소적으로 존재한다. 또한, 전원 핀(17)의 위치 부근의 극히 한정된 위치에 있어서의 전류의 피크는 약 0.75 A/m 정도이다. 이것은 급전점에서부터 화살표 F 방향의 변(50 또는 51)까지의 거리가 공진 주파수(2.333 GHz)의 고주파에 있어서의 반파장의 정수배가 되기 때문이다.

도 24는 전원 핀(17)을 도 17의 TH3에 둔 경우의 화살표 F 방향의 전류 분포의 해석 결과이다. 도 24의 해석 결과는 도 21의 경우와 거의 마찬가지이다.

<방사 전계 강도의 해석 결과>

도 25에서부터 도 35에 본 다층 프린트 기판으로부터의 전자파에 의한 방사 전계 강도의 해석 결과를 도시한다. 이 해석은 도 49에 도시한 다층 프린트 기판의 모델로부터 방사되는 전자파를 도 50에 도시하는 각 위치에서 해석하여, 그 해석된 위치에서 얻게 된 값들 중에서 전계 강도의 최대치도 구한 것이다. 전계 강도의 최대치를 구하는 것은, 다층 프린트 기판에 의해 구성되는 방사 패턴의 지향성이 최대가 되는 위치에서의 전계 강도를 구하기 위해서이다.

이 해석은 도 49의 다층 프린트 기판의 모델에 있어서, 전류 분포를 얻을 수 있었던 경우에, 각 전류 분포에 대하여 맥스웰 방정식을 푸는 것으로 산출할 수 있다. 이것은, 예컨대, 도 25에 도시한 것과 같은 메쉬 상에서 구한 각 전류에 의한 방사 전계 강도를 중첩으로 한 것으로 된다.

도 50에 방사 전계 강도의 관측점을 도시한다. 도 50에 도시한 바와 같이, 원통 좌표계를 이용하여, 원통의 중심에 다층 프린트 기판을 둔다. 이 때, 원통의 중심축(Z축)이 다층 프린트 기판의 중심을 지나는 법선에 일치시킨다. 그리고, 중심축으로부터 반경 1.5 m의 원통면을 원주 방향으로 72 분할하는 Z축에 평행한 분할선을 설정한다.

또한, 원통면에서 Z 방향으로, 3 m의 범위를 6등분하는 원주 방향의 분할선을 설정한다. 원주 방향의 분할선의 위치는, Z = 1.5 m, 0.9 m, 0.3 m, -0.3 m, -0.9 m, 및 -1.5 m이다. 이 경우, 다층 프린트 기판의 Z 방향의 중심 위치(도 49에 도시한 Z0의 위치)를 원통 좌표의 Z = 0으로 하였다. 그리고, 상기 Z축에 평행한 분할선과 원주 방향의 분할선과의 교점을 관측점으로 하였다. 전계 강도를 실측하는 경우에는, 이들 관측점에 수직 편파 및 수평 편파를 측정하기 위한 안테나를 설정하면 된다.

도 25는 BC층(6)의 중심 위치와, LSI(1)의 전원 핀(17)에 접속되는 전원 비어(7)의 위치(파원을 BC층(6)에 투영한 위치)의 관계를 도시한 도면이다. 다만, 도 25에서는 전원 비어(7)의 위치에 따라서 BC층(6)을 BC층(6A) 내지 BC층(6G)의 부호로 식별하고 있다.

BC층(6A)의 도면은 전원 비어(7)가 BC층의 중심(110)에 위치하는 경우이다. 한편, 어느 경우(6A에서 6G)에 있어서도, BC층의 평면의 치수는 1변이 50 mm인 정방형이라고 가정한다.

BC층(6B)의 도면은 전원 비어(7)가 BC층의 중심(110)에서부터 3.85 mm 틀어진 위치에 위치하는 경우이다. 이 경우, 전원 비어(7)의 중심(110)으로부터의 어긋 남의 정도는 직사각형의 4변의 위치를 100%로 한 상대량으로 기술하면, 3.85/25 = 15.4%이다. 한편, 도 25에서는 어긋나는 방향은 BC층의 중심에서부터 직사각형 영역의 1변의 중심으로 향하는 방향이다.

BC층(6C)의 도면은 전원 비어(7)가 BC층의 중심(110)에서부터 7.7 mm 틀어진 위치에 위치하는 경우이다. 이 경우, 전원 비어(7)의 중심(110)으로부터의 어긋남의 정도는 직사각형의 4변의 위치를 100%로 한 상대량으로 기술하면, 7.7/25 = 30.8%이다.

BC층(6D)의 도면은 전원 비어(7)가 BC층의 중심(110)에서부터 11.6 mm 틀어진 위치에 위치하는 경우이다. 이 경우, 전원 비어(7)의 중심(110)으로부터의 어긋남의 정도는 직사각형의 4변의 위치를 100%로 한 상대량으로 기술하면, 11.6/25 = 46.4%이다.

BC층(6E)의 도면은 전원 비어(7)가 BC층의 중심(110)에서부터 15.4 mm 틀어진 위치에 위치하는 경우이다. 이 경우, 전원 비어(7)의 중심(110)으로부터의 어긋남의 정도는 직사각형의 4변의 위치를 100%로 한 상대량으로 기술하면, 15.4/25 = 61.6%이다.

BC층(6F)의 도면은 전원 비어(7)가 BC층의 중심(110)에서부터 19.3 mm 틀어진 위치에 위치하는 경우이다. 이 경우, 전원 비어(7)의 중심(110)으로부터의 어긋남의 정도는 직사각형의 4변의 위치를 100%로 한 상대량으로 기술하면, 19.3/25 = 77.2%이다.

BC층(6G)의 도면은 전원 비어(7)가 BC층의 중심(110)에서부터 23.1 mm 틀어 진 위치에 위치하는 경우이다. 이 경우, 전원 비어(7)의 중심(110)으로부터의 어긋남의 정도는 직사각형의 4변의 위치를 100%로 한 상대량으로 기술하면, 23.1/25 = 92.4%이다.

이상과 같이, 전원 비어(7)(도 49에 도시한 파원)의 위치를 변경한 경우의 방사 전계 강도의 해석 결과를 도 26 및 도 27에 도시한다.

도 26은 BC층(6)에 있어서의 중심 위치(110)와 전원 비어(7)의 위치 관계에 따른 방사 전계 강도(수평 편파 성분)를 주파수에 따라서 도시한 것이다. 다만, 도 26에 있어서, 중심 위치(110)와 LSI(1)의 전원 비어(7)의 위치 관계는 BC층 전체의 크기에 대한 비율로 기술되고 있다. 이 경우, 전원 비어(7)가 BC층(6)(전원층 및 그라운드층의 도체)이 이루는 직사각형의 변 상에 있는 경우가 100%이다.

또한, 도 26의 종축은 각 위치 관계에서의 고주파 신호가 전원 비어(7)(도 49에 도시한 파원)에 급전된 경우의 수평 편파의 방사 전계 강도이며, 단위는 dB ㎶/m 이다. 한편, 파원에 설정되는 고주파 전원은 전술한 것과 마찬가지로, 상승 시간 및 하강 시간이 함께 500 ps, 주기 100 MHz, 진폭 3.3 볼트인 사다리꼴 파형이다.

도 26에 도시한 바와 같이, 어느 위치 관계에 있어서도 주파수 1690 MHz 부근에서 방사 전계 강도가 최대가 되어, 이미 전술한 측정 결과(도 17및 도 18), 또는 해석 결과(도 19-도 24)와 정합한다.

또한, 수평 편파는 전원 비어(7)(LSI(1)의 전원 핀(17))가 BC층의 중심(110)에 위치하는 경우에는 매우 약하다.

한편, 전원 비어(7)(LSI(1)의 전원 핀(17))가 주변부로 시프트함에 따라, 방사 전계 강도는 증가한다. 다만, 중심 위치(110)에서 주변으로 향하여 90% 이상 이격된 경우와 비교하여, 20% 이내의 이격인 경우에는, 전계 강도는 대체로 10 dB 이상 억제되고 있다.

도 27은 도 26과 같은 조건으로 수직 편파 성분을 해석한 것이다. 도 27로부터 수직 편파에 있어서도, 주파수 1690 MHz 부근에서 방사 전계 강도가 최대가 되는 것을 알 수 있다.

또한, 수직 편파는 수평 편파와 비교하여, 전원 비어(7)(LSI(1)의 전원 핀(17))가 BC층의 중심(110)에 위치하는 경우에도 커진다.

수직 편파의 경우에도 LSI(1)의 전원 핀(17)의 투영 위치(17A)가 주변부로 시프트함에 따라, 방사 전계 강도는 더욱 증가한다. 다만, 중심 위치(110)에서 주변으로 향하여 90% 이상 이격된 경우와 비교하여, 20% 이내의 이격인 경우에는 전계 강도는 역시 대체로 10 dB 이상 억제되고 있다.

도 28은 전원 비어(7)(LSI(1)의 전원 핀(17))를 중심 위치에서부터 BC층을 구성하는 직사각형의 정점 방향으로 이동한 경우의 BC층(6)의 각 상태(6H에서 6L)를 나타내고 있다.

도 29는 도 28과 같이 위치 관계를 변화시킨 경우의 방사 전계 강도의 수평 편파를 해석한 결과이다. 도 28과 같이 정점 방향으로 시프트해 간 경우에도 수평 편파는 도 26과 같은 결과를 나타내고 있다. 한편, 도 29에서 100%의 위치는 도 28에 도시한 BC층을 구성하는 직사각형의 정점 위치(4 코너의 단부)의 위치이다.

또한, 도 30은 도 28과 같이 위치 관계를 변화시킨 경우의 방사 전계 강도의 수직 편파를 해석한 결과이다. 도 28과 같이 정점 방향으로 시프트해 간 경우에도 수직 편파는 도 27과 같은 결과를 나타내고 있다.

도 31-도 35는 도 25-도 30과 같은 해석을 1변 25 mm인 직사각형 형상의 BC층(6)을 갖는 다층 기판에 있어서 해석한 결과이다. 도 31은 LSI(1)의 전원 핀(17)에 접속되는 전원 비어(7)의 위치(파원은 전원층과 그라운드층 사이에 설정된다)를 나타내고 있다. 도 32는 BC층의 중심(110)에서 직사각형의 1변의 중앙으로 향하여 전원 비어(7)를 이동한 경우의 수평 편파의 해석 결과이다. 또한, 도 33은 그 경우의 수직 편파의 해석 결과이다.

도 34는 BC층의 중심(110)으로부터 직사각형의 정점 방향을 향해서 전원 비어(7)(및 그 바로 아래의 파원)를 이동한 경우의 수평 편파의 해석 결과이다. 또한, 도 35는 그 경우의 수직 편파의 해석 결과이다.

도 16의 식 1에 따르면, 25 mm의 직사각형의 고유 공진 주파수는 50 mm 직사각형인 경우의 2배가 되어, 3.38 GHz가 된다. 도 32-도 35에 도시한 바와 같이, 이 고유 공진 주파수 부근에서 모든 전계 강도는 최대가 되고 있다. 또한, 어느 쪽의 경우에도 전원 비어(7)가 주변부로 시프트함에 따라 방사 전계 강도는 증가한다. 다만, 중심 위치(110)에서 주변으로 향하여 90% 이상 이격된 경우와 비교하여, 20% 이내의 이격인 경우에는, 전계 강도는 역시 대체로 10 dB 이상 억제되고 있다.

이상 설명한 바와 같이, 다층 프린트 기판에 있어서, 신호층 상의 LSI(1)(가장 높은 동작 주파수를 갖는 소자가 바람직하다)의 전원 핀(17)을 그 BC층(6) 상 으로의 투영 위치가 BC층(6)의 중앙 부근에 위치하도록 배치함으로써, 고유 공진을 저감할 수 있다. 예컨대, 신호층 상의 LSI(1)의 전원 핀(17)을 전원 비어(7)에 의해 각 기판에 수직 방향으로 접속하는 경우, 전원 비어(7)를 BC층의 중심부 부근에 설치하면 된다.

기판 전체의 크기(BC층을 구성하는 직사각형의 단부 위치)를 100%로 했을 때, 중심 위치(110)로부터 20% 이내의 위치라면, BC층(6)의 기판 단부에 전원 비어(7)를 배치하는 경우와 비교하여, 10 dB 이상 전계 강도를 저감할 수 있다.

<변형예>

상기 제1 실시예 및 제2 실시예에 있어서, BC층(6)과 다른 층, 예컨대 신호층(2-1 등)과는 거의 동일한 형상으로 구성하였다. 그러나, 본 발명의 실시는 이러한 형상에는 한정되지 않는다.

예컨대, 도 48에 도시한 바와 같이, BC층(6)의 크기를 다른 프린트 기판과 비교하여 좁게 구성하더라도 좋다. 도 48은 본 실시예의 변형예에 따른 다층 프린트 기판을 상측(예컨대 도 14의 화살표 D 방향)에서 본 도면이다.

즉, 전원층(3)의 금속 피막 부분(3A)을 전원층(3)을 구성하는 기판의 일부에 형성하고, 그라운드층(5)의 금속 피막 부분(5A)을 그라운드층(5)을 구성하는 기판의 일부에 형성하더라도 좋다. 이것은 다층 프린트 기판에 있어서 특정한 LSI(1)의 근방만을 BC층(6)으로 하는 경우이다. 이와 같이, 다층 프린트 기판의 일부가 BC층(6)으로서 구성되는 경우라도 본 발명의 실시는 가능하다.

즉, 그와 같은 부분적인 BC층(6)에 대하여 BC층(6)의 중심 부근에 LSI(1)의 전원 비어(7)를 배치하도록 하면 좋다.

≪제3 실시예≫

이하, 본 발명의 제3 실시예에 따른 다층 프린트 기판을 도 36에서부터 도 47의 도면에 기초하여 설명한다.

<구성>

도 36은 본 발명의 제3 실시예에 따른 다층 프린트 기판의 사시도이다.

도 36에 도시한 바와 같이, 본 실시예의 다층 프린트 기판은, 제1 실시예(도 1 등) 또는 제2 실시예(도 14)에 도시한 것과 비교하여, BC층(16)이 원형으로 되어 있다(이것을 원형 BC층(16)이라 함). 즉, 전원층(13) 및 그라운드층(15)을 구성하는 각각의 금속 박막(구리 박막)이 원형으로 되어 있다.

한편, 본 실시예에 따른 다층 프린트 기판의 다른 구성 요소는 제1 실시예 또는 제2 실시예의 경우와 마찬가지다. 그래서, 동일한 구성 요소에 대해서는 동일한 부호를 붙여서 그 설명을 생략한다.

한편, 도 36에 있어서, 박막 유전체(4)는 제1 실시예(도 1 등) 또는 제2 실시예(도 12)에 도시한 것과 동일한 형상이다. 다만, 이 대신에, 박막 유전체(4)를 전원층(13) 및 그라운드층(15)과 마찬가지로 원형 형상으로 하더라도 좋다.

도 37은 도 36의 화살표 G 방향에서 본 평면도이다. 도 37에 도시한 바와 같이, 본 실시예의 다층 프린트 기판에서는 LSI(1)의 전원 핀(17)의 위치를 BC층(16)(전원층(13) 및 그라운드층(15))의 중심축을 지나는 위치에 배치한다.

예컨대, 전원 핀(17)의 위치에 기판면에 수직으로 전원 비어를 형성하여, 그 전원 비어가 BC층(16)의 중심축을 지나도록 하면 된다. 또한, 도 37에서는 LSI(1)의 그라운드 핀(18)은 전원 핀(17)의 근방에 위치하고 있다.

이러한 구성으로 함으로써 BC층(16)에 있어서, 전원 비어로부터 BC층(16)의 주변부(전원층(13)의 구리 박막의 주변부 및 그라운드층(15)의 구리 박막의 주변부)까지의 거리를 등거리로 할 수 있다. 도 38은 이 BC층(16)을 제1 실시예 또는 제2 실시예의 BC층(6)과 비교한 도면이다.

상기 제2 실시예에서는, BC층이 1변 50 mm(또는 25 mm)의 직사각형으로 구성되고 있었다. 한편, 본 실시예에서는, 원형 BC층(16)으로 하기 위해서, 전원층(13) 및 그라운드층(15)으로서 직경 50 mm의 구리 박막을 사용한다.

도 39에 제2 실시예에서 이용한 1변 50 mm의 직사각형으로 이루어지는 BC층의 중심축 부근에 전원 비어를 배치한 경우와, 직경 50 mm의 원형 BC층(16)의 중심축 부근에 전원 비어를 배치한 경우의 임피던스의 해석 결과를 도시한다. 이 해석의 순서 및 해석 조건은 제2 실시예의 경우와 마찬가지다. 즉, 파원을 전원층과 그라운드층 사이에 설정한다.

그래프(120)는 제2 실시예에서 이용한 1변 50 mm인 직사각형으로 이루어지는 BC층의 중심축 부근에 전원 비어(및 그 바로 아래의 파원)를 배치한 경우의 전원층(3)과 그라운드층(5) 사이의 임피던스의 주파수 특성이다. 이미, 제2 실시예에서 설명한 것과 같이, 이러한 직사각형의 BC층(6)의 중심 부근에 전원 비어를 배치(LSI(1)의 전원 핀(17)이 신호층 상에서 BC층(6)의 중심축 부근에 위치)함으로써, 고유 공진 모드를 억제하고, 또한 고유 공진시의 피크의 임피던스값을 저감할 수 있다.

그리고, 본 실시예의 원형 BC층(16)을 채용하여, 그 중심축 부근에 전원 비어를 배치한 경우에는, 그래프(121)에 도시한 바와 같이, 직사각형인 경우와 비교하여 더욱 고유 공진 모드를 억제할 수 있다. 예컨대, 도 39의 그래프(121)의 경우에는 4000 MHz 부근 및 7100 MHz 부근의 2개의 공진만이 존재하고 있다.

이것은 원형 BC층(16)의 중심에서 보아 원형 BC층(16) 주변까지의 거리가 어디나 거의 같게 됨으로써, 공진 모드의 조합을 삭감할 수 있기 때문이라고 생각할 수 있다.

<변형예>

상기 제3 실시예에서는, 원형 BC층(16)을 채용하여, 그 원형 BC층(16)의 중심축 부근에 전원 비어를 배치함으로써, 공진 모드를 억제할 수 있음을 나타냈다. 즉, 가장 고속의 동작 주파수를 갖는 IC의 전원 핀(17)이 원형 BC층(16)의 중심을 지나는 축 근방에 위치시킴으로써 BC층의 고유 공진 모드를 삭감하였다.

그러나, 본 발명의 실시는 이러한 구성에는 한정되지 않는다. 예컨대, 도 40에 도시한 바와 같이, BC층을 정방형 이외의 정다각형, 예컨대 정8각형, 정16각형 또는 정32각형 등의 평면 형상으로 하여도 좋다.

도 41은 정방형, 정8각형, 정16각형 및 정32각형 등의 평면 형상을 갖는 BC층에 있어서의 전원층과 그라운드층 사이의 임피던스의 주파수 특성을 도시한 그래프이다.

도 41에서, 4각형이란 BC층이 1변 50 mm의 직사각형인 경우이다. 또한, 8각 형, 16각형 또는 32각형이란 BC층이 각각의 정다각형인 경우이다. 그 경우, 정8각형, 정16각형 및 정32각형에서는 대각선이 50 mm로 설정되고 있다.

도 41에 도시한 바와 같이, 4각형에서부터 정8각형, 정16각형 또는 정32각형으로 됨에 따라(도 41에서는, 각각 8각형, 16각형 및 32각형으로 나타냄), 저역의 공진이 억제되어, 공진 위치가 고주파측에 존재하도록 되는 것을 알 수 있다. 한편, 도 41에서, 정16각형이 정32각형보다 공진 위치가 고역측에 위치하는 것은 모델링에 따른 해석상의 오차라고 생각된다.

도 42-도 43에 4각형의 BC층에 있어서의 공진점 부근의 전류 밀도의 해석 결과를 나타낸다. 또한, 도 44-도 45에 정8각형 및 정32각형의 BC층에 있어서의 공진시의 전류 밀도의 해석 결과를 나타낸다. 이들은 모두 제2 실시예의 경우와 동일한 고주파 전압을 급전하여, 전류 밀도 분포를 구한 결과이다.

도 42는 4각형의 BC층에 있어서 3.29 GHz의 고주파 전류의 전류 분포를 나타낸다. 이것은 도 41의 4각형의 저역측(도 41에 있어서 왼쪽)의 공진점 부근의 전류 분포이다. 또한, 도 43은 4각형의 BC층에 있어서 4.65 GHz의 고주파 전류의 전류 분포를 도시한다. 이것은 도 41의 4각형의 고역측(도 41에 있어서 우측 부근)의 공진점 부근의 전류 분포이다.

도 44는 8각형의 BC층에 있어서 4.65 GHz의 고주파 전류의 전류 분포를 나타낸다. 또한, 도 45는 32각형의 BC층에 있어서 4.65 GHz의 고주파 전류의 전류 분포를 나타낸다.

도 42-도 45로부터 4각형의 BC층과 비교하여, 정8각형 및 정32각형의 BC층의 경우에는, 전류 밀도가 저하하는 것을 알 수 있다. 또한, 정16각형의 BC층의 경우에도 정32각형의 BC층의 경우와 마찬가지였다(여기서는 도시하지 않는다).

도 46에 4각형, 정8각형, 정16각형 및 정32각형의 BC층에 있어서의 공진시의 방사 전계 강도의 해석 결과를 나타낸다. 이 해석 조건 및 측정 조건은 제2 실시예의 경우(도 26-도 27, 도 29-도 30)와 마찬가지이다.

도 46으로부터 4각형의 BC층의 경우에는 공진점 부근(예컨대, 3300 MHz, 4800 MHz 부근)에서 방사 전계 강도가 강하게 된다. 한편, 정8각형, 정16각형 및 정32각형에서는 4각형과 비교하여 방사 전계 강도를 억제할 수 있음을 알 수 있다.

이상의 결과를 일반화하면, BC층의 평면 형상을 BC층의 중심에서 BC층의 주변부까지의 거리의 최대치(Lmax)와 최소치(Lmin)의 비(Lmax/Lmin)가 1∼1.41의 범위가 되는 형상으로 함으로써 공진 모드를 저감하여, 방사 전계 강도를 저하시킬 수 있다. 이것은 예컨대 전원층 및 그라운드층(또는 적어도 그 한 쪽)을 구성하는 도체 박막의 형상을 그 형상의 중심에서 주변부까지의 거리의 최대치(Lmax)와 최소치(Lmin)의 비(Lmax/Lmin)가 1∼1.41의 범위가 되도록 형성하면 된다.

예컨대, 정방형에 있어서는, 중심에서부터 주변부까지의 거리의 최대치와 최소치와의 비는 1.41421356이다. 또한, 원의 경우에는 중심에서부터 주변부까지의 거리의 최대치와 최소치와의 비는 1이다.

≪제4 실시예≫

이하, 본 발명의 제4 실시예에 따른 전자 기기(100)를 도 47의 도면에 기초하여 설명한다. 이 전자 기기(100)는 예컨대, 라우터, 패킷 교환기와 같은 통신 기 기, 또는 컴퓨터 본체 등의 정보 처리 장치이다. 이 전자 기기(100)의 특징은 그 몸체 내에 상기 제1 실시예에서부터 제3 실시예에서 설명한 것과 같은 어느 한 다층 기판(도 47에서는 다층 기판(101))을 갖고 있고, 상기 소자를 탑재하고 있다.

따라서, 이 다층 기판(101)이 제1 실시예에서 설명한 것과 마찬가지로 복수의 BC층(6)을 접속하는 구성인 경우에는 전원층(3)과 그라운드층(5) 사이에 있어서의 저역(예컨대, 최초의 공진점까지)에서의 임피던스를 저감할 수 있다. 또한, 그 경우에 전원 비어(7) 또는 그라운드 비어(8)를 복수개 설치함으로써, 공진 주파수를 고역으로 시프트할 수 있고, 동작 주파수를 광대역화할 수 있다.

또한, 이 다층 기판(101)에 있어서, 제2 실시예에서 설명한 것과 마찬가지로, 고속(예컨대, 동작 주파수가 1 GHz 이상)의 소자의 전원 핀을 BC층의 중심축 부근에 배치함으로써, 공진 모드를 삭감하고, 방사 전계 강도를 저감할 수 있다.

또한, 이 다층 기판(101)에 있어서, 제3 실시예에서 설명한 것과 마찬가지로 BC층을 정5각형 이상의 형상으로 형성하여, 최고속 소자의 전원 핀을 그 BC층의 중심축 부근에 배치함으로써, 더욱 공진 모드를 삭감하고, 방사 전계 강도를 저감할 수 있다.

이와 같이, 제1 실시예에서부터 제3 실시예에서 설명한 어느 한 BC층(6)을 포함하는 다층 프린트 기판을 전자 기기에 도입함으로써, 불필요한 공진을 피하여, 안정된 동작을 얻을 수 있다. 또한, 그와 같은 안정된 전자 기기를 설계하기 위한 자유도를 증가할 수 있다.

본 발명은 프린트 기판의 제조 산업, 프린트 기판을 포함하는 전자 기기의 제조 산업에 있어서 이용할 수 있다.

Claims (34)

1. 삭제
2. 유전체층과 그 유전체층을 사이에 두고 대향하는 전원층 및 그라운드층을 각각 갖는 복수의 용량 결합층과;

   상기 복수의 용량 결합층에 포함되는 전원층들 사이를 접속하는 제1 비어(first via)와;

   상기 복수의 용량 결합층에 포함되는 그라운드층들 사이를 접속하는 제2 비어(second via)

   를 구비하며,

   상기 제2 비어의 수는 상기 제1 비어의 수의 2배 이상인 것인 다층 프린트 기판.
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 유전체층과 그 유전체층을 사이에 두고 대향하는 전원층 및 그라운드층을 각각 갖는 복수의 용량 결합층과;

   상기 복수의 용량 결합층에 포함되는 전원층들 사이를 접속하는 제1 비어(first via)와;

   상기 복수의 용량 결합층에 포함되는 그라운드층들 사이를 접속하는 제2 비어(second via)

   를 구비하며,

   가장 고속으로 구동하는 신호를 입력 또는 출력하는 소자의 전원 단자를 상기 전원층에 접속하는 전원 비어는 상기 용량 결합층의 평면 영역의 대략 중심부를 지나는 중심축 근방에 형성되는 것인 다층 프린트 기판.
8. 삭제
9. 삭제
10. 제7항에 있어서, 상기 전원층 및 그라운드층의 적어도 한 쪽의 평면 형상은 그 평면 형상의 중심부에서 주변부까지의 최단 거리에 대한 최장 거리의 비는 1∼1.41의 범위가 되는 것인 다층 프린트 기판.
11. 유전체층과 그 유전체층을 사이에 두고 대향하는 전원층 및 그라운드층을 갖는 용량 결합층과;

    상기 전원층으로부터 급전되는 소자를 탑재하는 소자층과;

    상기 용량 결합층의 평면 영역의 대략 중심부를 지나는 중심축 근방에 형성되어, 상기 소자의 전원 단자를 상기 전원층에 접속하는 비어(via)

    를 구비하는 다층 프린트 기판.
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 다층 프린트 기판을 설치한 전자 기기로서,

    상기 다층 프린트 기판은,

    유전체층과 그 유전체층을 사이에 두고 대향하는 전원층 및 그라운드층을 갖는 용량 결합층과,

    상기 전원층으로부터 급전되는 소자를 탑재하는 소자층과,

    상기 용량 결합층의 평면 영역의 대략 중심부를 지나는 중심축 근방에 형성되어, 상기 소자의 전원 단자를 상기 전원층에 접속하는 비어를 구비하는 전자 기기.
19. 유전체층과 그 유전체층을 사이에 두고 대향하는 전원층 및 그라운드층을 각각 갖는 복수의 용량 결합층을 작성하는 단계와;

    제1 비어를 통해 상기 복수의 용량 결합층에 포함되는 전원층들 사이를 접속하는 제1 비어 접속 단계와;

    제2 비어를 통해 상기 복수의 용량 결합층에 포함되는 그라운드층들 사이를 접속하는 제2 비어 접속 단계

    를 포함하고,

    상기 제2 비어의 수는 상기 제1 비어의 수의 2배 이상인 전자 기기의 실장 방법.
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 유전체층과 그 유전체층을 사이에 두고 대향하는 전원층 및 그라운드층을 갖는 용량 결합층을 형성하는 용량 결합 단계와;

    상기 전원층으로부터 급전되는 소자를 탑재하는 소자층을 형성하는 단계와;

    상기 용량 결합층의 평면 영역의 대략 중심부를 지나는 중심축 근방에서 상기 소자의 전원 단자를 상기 전원층에 접속하는 비어를 형성하는 단계

    를 포함하는 전자 기기의 실장 방법.
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제

Images