KR100494821B1

KR100494821B1 - 인쇄배선기판장치

Info

Publication number: KR100494821B1
Application number: KR10-1998-0704231A
Authority: KR
Inventors: 다이수케 이구치; 오사무 우에노
Original assignee: 후지제롯쿠스 가부시끼가이샤
Priority date: 1996-10-07
Filing date: 1997-10-06
Publication date: 2005-09-30
Also published as: TW351909B; EP0873046A4; WO1998016092A1; JP3036629B2; EP0873046A1; DE69733118D1; DE69733118T2; CN1210661A; JPH10112574A; CN1113584C; KR19990071943A; US6166457A; EP0873046B1

Abstract

본 발명은 정보 기기 등의 전자 기기에 이용하는 인쇄 배선 기판 장치에 관한 것으로, 인쇄 배선 기판(10)은 전원층(11) 및 그라운드층(12)을 가지며, 디지탈 IC 등의 능동 소자(3, 4)가 실장된다. 이 인쇄 배선 기판(10)의 전원층(11)과 그라운드층(12)이 대향하는 기판 부분의 일단측 또는 타단측의 주변부에 전원층(11)과 그라운드층(12)을 고주파적으로 결합하는 제1 커패시터(1)를 배치한다. 능동 소자(3, 4) 부근에서는 각각 능동 소자(3, 4)의 전원핀(3V, 4V)과 그라운드층(12) 사이에 능동 소자(3, 4)에 대한 과도적 전류의 공급원이 되는 제2 커패시터(2)를 배치한다. 이것에 의해, 인쇄 배선 기판(10)의 전원층(11) 및 그라운드층(12)에 기인하는 전자기 방사를 용이하면서도 대폭적으로 억제할 수 있다.

Description

인쇄 배선 기판 장치{PRINTED WIRING BOARD DEVICE}

본 발명은 정보 기기 등의 전자 기기에 이용하는 인쇄 배선 기판 장치 및 인쇄 배선 기판 장치를 이용한 정보 기기 등의 전자 기기에 관한 것이다.

근래, 여러가지 정보 기기에 있어서, 원하지 않는 전자기파의 방사가 문제가 되고 있다. 또한, 이러한 전자기 방사의 주요 성분이 인쇄 배선 기판 상의 클록의 고조파에 상당하는 주파수 스펙트럼을 갖기 때문에, 지금까지 이러한 전자기 방사는 주로 클록 신호나 이것에 동기한 디지탈 신호의 신호선에 기인하는 것으로 생각되었고, 이 때문에 인쇄 배선 기판 상의 신호선이나 이것과 접속된 배선 등에 대하여 각종 전자기 방사 방지 대책이 취해져 왔다.

구체적으로는, (1)클록 신호나 디지탈 신호 등의 신호에 대하여 저역 통과 필터링 처리를 행하여 필요한 대역만을 통과시키는 방법, (2)신호 출력 라인에 댐핑 저항을 부가하여 신호의 상승 및 하강을 둔화시키는 방법, (3)신호선 부근에 그라운드 전위의 가아드 패턴을 배치하여 귀환 전류 루프를 작게 하는 방법 등이 고려되고 있다.

그러나, 실제로 인쇄 배선 기판에서 관측되는 전자기파는 신호선 상의 전류 분포로부터 예측되는 것과는 주파수 분포가 다르고, 또한 신호선의 성질과 무관하게 특정한 주파수에서 예리한 피크를 나타내는 등의 특징을 갖는 것으로 알려져 있으며, 인쇄 배선 기판으로부터의 전자기 방사의 주된 요인이 신호선이 아니라 전원계에 있는 것으로, 즉 인쇄 배선 기판의 전원층 및 그라운드층의 전기적 공진에 의한 것으로 예측되고 있다.

그리고, 종래의 상술한 인쇄 배선 기판 상의 신호선이나 이것과 접속된 배선 등에 대한 방사 방지 대책으로는 이 인쇄 배선 기판의 전원층 및 그라운드층에 기인하는 전자기 방사에 대해 효과를 갖지 못한다.

그러므로, 이 인쇄 배선 기판의 전원계에 기인하는 전자기 방사를 억제하는 방법으로서, 회로 실장 학회 대회 논문지 제10권 제175페이지의 「저 EMI 다층 회로 기판」에는 도 19에 도시된 바와 같은 기판 구조가 제안되어 있다.

즉, 이 「저 EMI 다층 회로 기판」에 사용된 방법은 전원층(31)의 양면측에서 인쇄 배선 기판에 2층의 그라운드층(32A, 32B)을 형성하고, 이 그라운드층(32A, 32B)의 단부에서 그라운드층(32A, 32B) 사이에 저항체(33)를 접속하는 동시에 전원층(31)과 그라운드층(32A, 32B) 사이의 유전체(34A, 34B)의 유전율을 변경시킴으로써, 인쇄 배선 기판의 전원층 및 그라운드층의 전기적 공진을 억제하고자 하는 방법이다.

그러나, 도 19에 도시된 종래의 방법은 2층의 그라운드층(32A, 32B)을 형성하여 그 사이에 저항체(33)를 접속하고, 전원층(31)과 그라운드층(32A, 32B) 사이의 유전체(34A, 34B)의 유전율을 변경시키는 등, 인쇄 배선 기판 자체의 구조를 일반적인 구조에서 대폭적으로 변경하여야 하는 동시에 인쇄 배선 기판의 크기나 형상의 차이 등에 따라서 개개의 인쇄 배선 기판마다 전자기 방사를 억제하는 매칭 조건을 설정하여야 하기 때문에, 실제적인 제품으로의 적용이 상당히 곤란하고, 또한 실제 제품으로 적용할 수 있다고 해도 제조 비용이 현저히 높아지는 결점이 있다.

그러므로, 본 발명은 정보 기기 등의 전자 기기에 이용하는 인쇄 배선 기판 장치에서, 인쇄 배선 기판 상의 신호선이나 이것과 접속된 배선 등에 대하여 종래 이루어지고 있는 방사 방지 대책으로는 억제할 수 없는 인쇄 배선 기판의 전원층 및 그라운드층에 기인하는 전자기 방사를, 인쇄 배선 기판 자체의 구조를 일반적인 구조에서 변경할 필요가 없고 또한 인쇄 배선 기판의 크기나 형상의 차이 등에 따라서 개개의 인쇄 배선 기판마다 조건을 설정할 필요가 없는 범용성이 있는 저비용의 방법에 의해 용이하면서도 대폭적으로 억제할 수 있도록 한 것이다.

도 1은 본 발명의 인쇄 배선 기판 장치의 일례의 개략적 구성을 도시하는 도면이다.

도 2는 본 발명의 인쇄 배선 기판 장치의 일례를 도시하는 개략적 평면도이다.

도 3은 본 발명의 인쇄 배선 기판 장치의 일례의 일부분에 대한 단면 구조를 도시하는 도면이다.

도 4는 본 발명의 인쇄 배선 기판 장치의 일례의 일부를 도시하는 평면도이다.

도 5는 인쇄 배선 기판에 발생되는 정재파를 설명하기 위한 도면이다.

도 6은 전원층 및 그라운드층의 공진을 설명하기 위한 도면이다.

도 7의 (A) 내지 (C)는 본 발명에 의한 경우의 전자기 방사의 감소를 설명하기 위한 도면이다.

도 8의 (A) 및 (B)는 기판단에서의 반사의 설명에 제공되는 도면이다.

도 9는 본 발명의 작용을 설명하기 위한 도면이다.

도 10의 (A) 내지 (C)는 본 발명의 작용 설명에 제공되는 도면이다.

도 11의 (A) 및 (B)는 본 발명의 효과를 설명하기 위한 도면이다.

도 12는 커패시터의 용량과 전자기 방사의 감소 효과의 관계를 도시하는 도면이다.

도 13은 커패시터의 용량과 전자기 방사의 감소 효과의 관계를 도시하는 도면이다.

도 14는 커패시터의 밀도와 전자기 방사의 감소 효과의 관계를 도시하는 도면이다.

도 15는 본 발명의 인쇄 배선 기판 장치의 다른 예를 도시하는 개략적 평면도이다.

도 16의 (A) 및 (B)는 본 발명의 인쇄 배선 기판 장치의 또 다른 예를 도시하는 개략적 평면도이다.

도 17은 본 발명의 인쇄 배선 기판 장치의 또 다른 예를 도시하는 개략적 평면도이다.

도 18은 제1 커패시터에 대하여 직렬로 저항을 접속한 경우의 예를 도시하는 도면이다.

도 19는 종래의 인쇄 배선 기판 장치의 일례를 도시하는 단면도이다.

제1 발명에서는, 전원층 및 그라운드층을 갖고, 상기 전원층 및 상기 그라운드층에 접속되어 능동 소자가 실장되는 인쇄 배선 기판에 대하여, 상기 전원층과 상기 그라운드층이 대향하는 기판 부분의 주변부를 따라 배치되고, 상기 능동 소자의 동작에 의해 발생하여 상기 전원층 및 상기 그라운드층 상에 분포하는 전기적 공진 전류의 상기 인쇄 배선 기판의 단부에서의 반사율을 저하시키는 복수의 제1 커패시터와, 상기 인쇄 배선 기판 상의 상기 능동 소자의 전원핀 또는 그 부근의 전원층과 상기 그라운드층 사이에 배치되고, 상기 능동 소자 측으로부터 본 임피던스가 상기 제1 커패시터의 상기 능동 소자 축으로부터 본 임피던스 보다 충분히 작게 되도록 배치되며, 상기 제1 커패시터와 상기 능동 소자 사이에 흐르는 루프 전류를 억압하는 제2 커패시터를 설치한다.

이 경우, 상기 제1 커패시터를 배치하는 기판 부분의 주변부는 상기 인쇄 배선 기판에 고유한 전기적 공진 전류의 방향의 일단측 주변부, 일단측 및 타단측의 대향하는 주변부, 또는 상기 기판 부분의 전체 둘레에 걸친 주변부가 될 것이다.

또한, 상기 제1 커패시터를 배치하는 기판 부분의 주변부를 상기 인쇄 배선 기판에 고유한 전기적 공진 전류의 방향의 일단측 및 타단측의 대향하는 주변부로 하는 경우에는, 상기 제1 커패시터를 상기 전기적 공진 전류의 방향과 직교하는 축에 관하여 선대칭으로 배치하는 것이 바람직하다.

제2 발명에서는, 전원층 및 그라운드층을 갖고, 상기 전원층 및 상기 그라운드층에 접속되어 능동 소자가 실장되는 인쇄 배선 기판에 대하여, 상기 전원층과 상기 그라운드층이 대향하는 기판 부분의 상기 능동 소자의 동작에 의해 발생하여 상기 전원층 및 상기 그라운드층 상에 분포하는 상기 인쇄 배선 기판에 고유한 전기적 공진 전류의 절부(節部)를 따라 배치되고, 상기 절부에서 상기 전원층 및 상기 그라운드층의 전위차를 억압하는 복수의 제1 커패시터와, 상기 인쇄 배선 기판 상의 상기 능동 소자의 전원핀 또는 그 부근의 전원층과 상기 그라운드층과의 사이에 배치되고, 상기 능동 소자 측으로부터 본 임피던스가 상기 제1 커패시터의 상기 능동 소자 측으로부터 본 임피던스 보다 충분히 작게 되도록 배치되며, 상기 제1 커패시터 및 상기 능동 사자 사이에 흐르는 루프 전류를 억압하는 제2 커패시터를 설치한다.

이 경우, 상기 제1 커패시터를 배치하는 전기적 공진 전류의 절부는 상기 기판 부분의 상기 전기적 공진 전류의 방향의 일단측 주변부인 절부, 일단측 및 타단측의 대향하는 주변부인 절부, 또는 상기 기판 부분의 전체 둘레에 걸친 주변부가 될 것이다.

또한, 제1 발명 또는 제2 발명에서, 상기 제1 커패시터의 정전 용량은 10^-9F 이상으로 하고, 또한 상기 제2 커패시터의 정전 용량은 10^-8F 이상으로 하는 것이 바람직하다.

또한, 제1 발명 또는 제2 발명에서, 상기 제1 커패시터는 1미터당 20개 이상의 선밀도로 배치하는 것이 바람직하다.

또, 제1 발명 또는 제2 발명에서, 상기 제1 커패시터와 직렬로 저항을 접속하여도 된다.

제3 발명에서는, 인쇄 배선 기판 장치를 이용한 전자 기기에 있어서, 그 인쇄 배선 기판 장치가 제1 발명 또는 제2 발명의 인쇄 기판 장치인 것을 특징으로 한다.

실제로 4층 인쇄 배선 기판을 이용하여, 인쇄 배선 기판의 전원층 및 그라운드층의 전기적 공진과 인쇄 배선 기판으로부터의 전자기 방사와의 관계를 조사한 결과, 기판단을 해방단으로 하는 전원층과 그라운드층 상에 정재파가 발생되고, 그 정재파에 의해 인쇄 배선 기판으로부터 전자기 방사가 야기되는 것으로 판명되었다.

이 전원층과 그라운드층 상에서 발생되는 정재파는 전원층과 그라운드층이 대향하는 기판 부분의 전기적 공진 전류의 방향에 있어서의 폭(W)을 파장(λ)의 1/2로 하고, 주파수가 f=c/(2Wε ^1/2)인 기본파에 대하여(단, c는 광속, ε 는 기판 재료의 비유전율) 2차 고조파, 3차 고조파 등의 정수차 고조파가 합성된 것이다.

그리고, 이와 같이 인쇄 배선 기판으로부터의 전자기 방사가 전원층과 그라운드층 상의 정재파에 의한 것으로서, 그 고주파 전류원은 주로 인쇄 배선 기판 상에 실장된 디지탈 IC(집적회로) 등의 능동 소자의 스위칭 동작시 등의 과도적 동작시에 전원계로부터 능동 소자의 전원핀을 통하여 능동 소자에 흘러 들어가는 관통 전류이다.

즉, 인쇄 배선 기판의 전원층으로부터 능동 소자의 전원핀에 과도적 전류가 인입되고, 이것을 파원으로 하는 변위 전류가 기판단에서 반사를 반복함으로써, 전원층과 그라운드층 상에 정재파가 생성되어 전자기 방사가 발생된다.

따라서, 발명자는 먼저 전원층과 그라운드층이 대향하는 기판 부분의 인쇄 배선 기판에 고유한 전기적 공진 전류의 방향의 일단측 주변부 또는 일단측 및 타단측의 대향하는 주변부를 따라, 또는 인쇄 배선 기판에 고유한 전기적 공진 전류의 절부를 따라, 전원층과 그라운드층을 고주파적으로 결합하는 커패시터를 배치하는 것을 고려하였다.

전원층과 그라운드층이 대향하는 기판 부분의 전기적 공진 전류의 방향의 일단측 주변부 또는 일단측 및 타단측의 대향하는 주변부를 따라 전원층과 그라운드 층을 고주파적으로 결합하는 커패시터를 배치함으로써, 상기 변위 전류의 기판단에서의 반사가 억제되고, 전원층 및 그라운드층의 전기적 공진에 의한 전자기 방사를 감소시킬 수 있다고 생각된다.

또는, 전원층과 그라운드층이 대향하는 기판 부분의 전기적 공진 전류의 절부를 따라 전원층과 그라운드층을 고주파적으로 결합하는 커패시터를 배치함으로써, 그 전기적 공진 전류의 절부에 있어서 전원층과 그라운드층 사이의 고주파적인 전위차가 억제되고, 전원층 및 그라운드층의 전기적 공진이 억압되며, 그 전기적 공진에 의한 전자기 방사를 감소시킬 수 있다고 생각된다.

그러나, 이와 같이 전원층과 그라운드층을 고주파적으로 결합하는 커패시터를 배치하여도 전원층 및 그라운드층의 전기적 공진에 의한 전자기 방사의 감소 효과가 작을 뿐만 아니라, 이와 같이 전원층과 그라운드층을 고주파적으로 결합하는 커패시터를 배치함으로써, 전원층 및 그라운드층의 전기적 공진에 의하지 않은 부차적인 전자기 방사가 발생하여 인쇄 배선 기판으로부터의 전자기 방사를 근본적으로 감소시킬 수는 없는 것으로 판명되었다.

전원층 및 그라운드층의 전기적 공진에 의한 전자기 방사의 감소 효과가 작은 것은 전원층과 그라운드층을 고주파적으로 결합하는 커패시터에 축적된 전하가 인쇄 배선 기판 상에 실장된 디지탈 IC 등의 능동 소자의 전원 단자에서 볼때 저임피던스의 전류원이 되고, 능동 소자의 동작시 그 능동 소자에 대한 전하의 공급원이 되어 커패시터에서 능동 소자로 과도적 전류가 흐르게 되며, 그 과도적 전류가 전원층 및 그라운드층의 공진과 커플링하여 기판면에서의 공진 전류가 된다.

더욱이, 이 과도적 전류 자체가 전원층과 그라운드층을 루프형으로 흐름으로써, 전원층 및 그라운드층의 전기적 공진에 의하지 않은 부차적인 전자기 방사가 발생된다.

그러므로, 발명자는 상기 전원층과 그라운드층을 고주파적으로 결합시키는 커패시터를 제1 커패시터로 하고, 또, 인쇄 배선 기판 상의 각각의 능동 소자의 전원핀과 그라운드층 사이에 각각의 능동 소자에 대한 과도적 전류의 공급원이 되는 제2 커패시터를 배치하는 것을 고려하였다.

여기서, 능동 소자의 전원핀과 그라운드층 사이는 그 능동 소자의 부근으로서, 그 능동 소자의 전원계에서 본 제2 커패시터의 임피던스가 제1 커패시터의 임피던스보다 충분히 작고, 또한 그 능동 소자의 전원계와 제2 커패시터로 형성되는 그라운드 루프에 의한 방사가 충분히 작은 범위를 의미한다. 즉, 제2 커패시터는 후술하는 실시예에 나타낸 바와 같이 능동 소자의 전원핀과 이것을 전원층에 접속시키는 관통홀과의 중간에 배치하는 것이 바람직하지만, 반드시 이 위치로 한정시킬 필요는 없다.

이와 같이, 각각의 능동 소자 부근에 그 능동 소자에 대한 과도적 전류의 공급원이 되는 제2 커패시터를 배치함으로써, 그 능동 소자의 동작시 전원층에서 능동 소자로 흐르는 전류 자체가 국소화되고, 상기한 바와 같이 제1 커패시터에서 능동 소자로 과도적 전류가 유입되는 것이 방지된다.

따라서, 제1 커패시터로부터의 과도적 전류가 기판면에서의 공진 전류가 되는 것이 방지되고, 전원층 및 그라운드층의 전기적 공진이 충분히 억압되고, 전원층 및 그라운드층의 전기적 공진에 의한 주된 전자기 방사가 충분히 감소된다.

또한, 제1 커패시터로부터의 과도적 전류가 전원층과 그라운드층을 루프형으로 흐르는 일이 거의 없으므로, 전원층 및 그라운드층의 전기적 공진에 의하지 않은 부차적인 전자기 방사도 충분히 억제된다.

이상과 같이, 제1 및 제2 커패시터를 동시에 배치함으로써, 제1 커패시터만을 배치한 경우의 효과와 제2 커패시터만을 배치한 경우의 효과의 단순한 곱보다 훨씬 큰 효과를 발생하고, 제1 및 제2 커패시터를 동시에 배치함으로써 전원층 및 그라운드층의 전기적 공진에 의한 주된 전자기 방사와 전원층 및 그라운드층의 전기적 공진에 의하지 않은 부차적인 전자기 방사를 함께 충분히 억제할 수 있고, 인쇄 배선 기판의 전원층 및 그라운드층에 기인하는 전자기 방사를 문제가 되지 않는 정도로 대폭 억제할 수 있다. 따라서, 제1 커패시터를 배치하는 것과 제2 커패시터를 배치하는 것은 불가분의 관계에 있다.

그리고, 상기한 바와 같이 구성한 제1 발명 또는 제2 발명에서는, 이와 같이 제1 및 제2 커패시터를 동시에 배치하기 때문에 인쇄 배선 기판의 전원층 및 그라운드층에 기인하는 전자기 방사를 대폭 억제할 수 있다.

또한, 인쇄 배선 기판 자체는 단지 1개 층의 전원층 및 그라운드층을 갖는 일반적인 구성으로도 충분하며, 이와 동시에 인쇄 배선 기판의 크기나 형상의 차이 등에 따라서 개개의 인쇄 배선 기판마다 조건을 설정할 필요도 없다.

이하, 도면을 인용하여 본 발명을 실시하기 위한 최선의 형태를 상세히 기술한다.

도 1 내지 도 4는 본 발명의 인쇄 배선 기판 장치의 일례를 도시한다. 도 1은 장치의 개략적 구성을 도시하고, 도 2는 장치의 개략적 평면도이며, 도 3은 제1 커패시터의 배치 부분에서의 단면 구조를 도시하고, 도 4는 능동 소자로서의 디지탈 IC와 제2 커패시터의 배치 부분의 개략적 평면도이다.

이 예의 인쇄 배선 기판 장치의 인쇄 배선 기판(10)은 도 3에 도시된 바와 같이, 4층 인쇄 배선 기판으로 전원층(11), 그라운드층(12), 패턴층(13) 및 패턴층(14)을 갖는다, 단, 전원층(11)과 그라운드층(12) 사이에 추가로 1개 층 또는 복수 층의 패턴층을 갖는 것도 무방하다.

또한, 인쇄 배선 기판(10)은 도 2에 도시된 바와 같이 직사각형 형상인 동시에, 이 예에서는 전원층(11)이 그라운드층(12)보다 약간 작다. 따라서, 이 예에서는 전원층(11)과 그라운드층(12)이 대향하는 기판 부분은 전원층(11)이 존재하는 기판 부분이다.

이 인쇄 배선 기판(10)의 패턴층(13)측에는 디지탈 IC(3, 4)를 포함하는 복수의 능동 소자가 실장되어 디지탈 신호의 수수(授受)를 행한다. 디지탈 IC(3, 4)의 전원핀(3V, 4V)은 각각 후술하는 제2 커패시터(2)의 한쪽 전극(2a)을 통해 관통홀(17)에 의해 전원층(11)에 접속되고, 그라운드핀(3G, 4G)은 각각 관통홀(19)에 의해 그라운드층(12)에 접속된다.

후술하는 바와 같이 제1 커패시터(1) 및 제2 커패시터(2)가 배치되지 않는 경우, 인쇄 배선 기판(10)에 있어서는, 디지탈 IC(3, 4)가 스위칭 동작을 행할 때, 전원층(11)으로부터 디지탈 IC(3, 4)의 전원핀(3V, 4V)에 과도적인 스위칭 전류가 인입되고, 도 6에 도시된 바와 같이 전원층(11)과 그라운드층(12) 사이에 동작 주파수의 고조파 변위 전류 ia가 발생하고, 그 변위 전류 ia가 전류 ir로 도시된 바와 같이 전원층(11)과 그라운드층(12)이 대향하는 기판 부분의 단부에서 개방단 반사하여, 인쇄 배선 기판(10)에 고유한 공진 조건에 의해 정재파가 발생되며, 그 정재파에 의해 인쇄 배선 기판(10)으로부터 전자기 방사가 발생된다.

그 정재파는 도 5에 도시된 바와 같이 전원층(11)과 그라운드층(12)이 대향하는 기판 부분의 전기적 공진 전류의 방향인 X축 방향 또는 Y축 방향에서의 폭(W)을 파장(λ )의 1/2로 하고, 주파수가 f=c/(2Wε^1/2)인 기본파 S1에 대하여(단, c는 광속, ε 는 기판 재료의 비유전률), 2차 고조파 S2, 3차 고조파 S3 등의 정수차 고조파가 합성된 것으로, 인쇄 배선 기판(10)에 고유한 공진 조건에 의해, X축 방향 또는 Y축 방향의 정재파, 또는 X축 방향 및 Y축 방향의 2개의 정재파가 발생된다.

이 정재파에 의한 전자기 방사의 스펙트럼은 도 7의 (A)의 스펙트럼 Sa1로 도시된 바와 같이 공진 주파수 fa1을 중심으로 하여 어떤 퍼짐을 갖는다. 단, 스펙트럼 Sa1은 최저차의 공진에 의한 전자기 방사만을 나타내는 것으로, 일반적으로는 상기한 바와 같이 고차의 공진에 의한 전자기 방사를 갖는다.

그리고, 이 예에서는 인쇄 배선 기판(10)에 고유한 전기적 공진 전류가 주로 상기 X축 방향으로 흐르는 것으로서, 도 1 및 도 2에 도시된 바와 같이 전원층(11)과 그라운드층(12)이 대향하는 기판 부분의 X축 방향의 일단측 및 타단측의 대향하는 주변부를 따라 전원층(11)과 그라운드층(12)을 고주파적으로 결합하는 제1 커패시터(1)를 배치한다.

그 X축 방향의 일단측 및 타단측의 대향하는 주변부는 동시에 상기 기본파 S1의 절부로서 2차 고조파 S2, 3차 고조파 S3 등의 정수차 고조파의 절부의 일부이다.

이 경우, 도 3에 도시된 바와 같이, 각각의 커패시터(1)의 한쪽 전극을 관통홀(16)을 통해 전원층(11)에 접속시키는 동시에, 다른쪽 전극을 관통홀(15)을 통해 그라운드층(12)에 접속시킨다.

이와 같이 제1 커패시터(1)를 배치함으로써, 상기 변위 전류 ia의 전원층(11)과 그라운드층(12)이 대향하는 기판 부분의 단부에서의 반사가 억제되고, 전원층(11)및 그라운드층(12)의 전기적 공진에 의한 전자기 방사를 감소시킬 수 있다.

즉, 인쇄 배선 기판(10) 상의 공진 전류는 기판면 상을 거의 기판축을 따라 균일하게 흐르고, 개개의 공진 전류는 도 8의 (A)에 도시된 바와 같이 특성 임피던스 Zo의 평행 2선로를 흐르는 것과 등가가 되며, 그 양단에서 반사를 반복한 결과 공진을 일으킨다.

이 경우, 일반적으로, 기판단의 종단 임피던스를 r, 전원층(11)과 그라운드층(12) 상의 전송 임피던스를 Z로 하면, 기판 단부에 있어서의 반사율은,

ρ =(r-Z)(r+Z) □□□(1)

로 표시되고, 통상의 인쇄 배선 기판에서, 기판단은 종단 임퍼던스 ro가 무한대에 가까운 해방단으로 되기 때문에, 반사율 ρ o는 1에 가까운 값을 갖는다.

이것에 대하여, 상기한 바와 같이 제1 커패시터(1)를 배치함으로써, 도 8의 (B)에 도시된 바와 같이, 커패시터(1)의 부분에서는 기판단의 고주파에 대한 종단 임피던스 rc가 저하되기 때문에, 반사율 ρ c가 저하되고, 인쇄 배선 기판(10) 상의 공진 전류가 저하된다.

제1 커패시터(1)는 안테나에서의 파장 단축과 동일한 효과를 초래하고, 그 커패시터(1)의 부분에서, 도 7의 (B)의 스펙트럼 Sa2로 도시된 바와 같이, 공진 주파수를 상기의 주파수 fa1로부터 고주파측의 주파수 fa2로 시프트한다. 이 때문에, 이하의 2개의 효과에 의해, 다시 공진에 의한 전자기 방사의 레벨이 저하된다.

즉, 첫번째는 공진 주파수가 고주파측으로 시프트됨으로써, 공진 조건이 기판면 상에서 분포적이 되고, 등가적인 Q가 저하된다.

두번째로, 디지탈 IC(3, 4)를 예컨대 10MHz로 구동한 경우, 디지탈 IC(3, 4)의 스위칭 전압의 스펙트럼은 그 고조파 성분이 도 9에 도시된 바와 같이, 약 200MHz까지는 거의 20dB/oct.이고, 그 이상에서는 거의 40dB/oct.이며, 각각 감소하게 되어, 공진 주파수의 고주파측으로의 시프트에 의해 스위칭 전압중의 고조파 성분이 저하한다.

그러나, 이와 같이 전원층(11)과 그라운드층(12)을 고주파적으로 결합하는 제1 커패시터(1)를 배치하여도, 도 7의 (B)의 스펙트럼 Sa2로 도시된 바와 같이, 전원층(11) 및 그라운드층(12)의 전기적 공진에 의한 전자기 방사의 감소 효과가 작을 뿐만 아니라, 이와 같이 전원층(11)과 그라운드층(12)을 고주파적으로 결합하는 제1 커패시터(1)를 배치함으로써, 도 7의 (B)의 스펙트럼 Sb2로 도시된 바와 같이 전원층(11) 및 그라운드층(12)의 전기적 공진에 의하지 않는 부차적인 전자기 방사가 발생된다.

전원층(11) 및 그라운드층(12)의 전기적 공진에 의한 주된 전자기 방사의 감소 효과가 작은 것은 제1 커패시터(1)에 축적된 전하가 디지탈 IC(3, 4)의 전원핀(3V, 4V)에서 볼때 저임피던스의 전류원이 되어, 디지탈 IC(3, 4)의 스위칭 동작시 디지탈 IC(3, 4)에 대한 전하의 공급원이 되고, 제1 커패시터(1)에서 디지탈 IC(3, 4)로 과도적 전류가 흘러 그 과도적 전류가 전원층(11) 및 그라운드층(12)의 공진과 커플링하여 기판면에서의 공진 전류가 되기 때문이다.

또, 부차적인 전자기 방사는 제1 커패시터(1)와 디지탈 IC(3, 4)의 전원계에 의한 루프 공진 현상에 의해 발생된다. 즉, 디지탈 IC(3)에 대해서 나타내면, 도 10의 (A)에 도시된 바와 같이, 디지탈 IC(3) 내지 그 전원계는 커패시턴스 Cp, 리드 인덕턴스 Ls 및 저항 Rp를 가지며, 도 10의 (B)에 도시된 바와 같이, 이것과 제 1 커패시터(1)의 커패시턴스 Cd 및 제1 커패시터(1)와 디지탈 IC(3) 사이의 보드 인덕턴스 Lb에 의해 루프 공진 회로가 형성된다.

여기서, 전원계의 커패시턴스 Cp는 예컨대 디지탈 IC(3)가 표준적인 TTL-IC인 경우 200pF 정도이고, 제1 커패시터(1)의 커패시턴스 Cd는 후술하는 바와 같이 바람직하게는 10^-9F 이상으로 되기 때문에, 전원계의 커패시턴스 Cp는 제1 커패시터(1)의 커패시턴스 Cd에 비하여 매우 작다. 또한, 보드 인덕턴스 Lb는 면 인덕턴스이므로, 리드 인덕턴스 Ls에 비하여 매우 작다.

따라서, 루프 공진 회로는 등가적으로 도 10의 (C)에 도시된 바와 같이 되고, 루프 공진의 공진 주파수 fb는 실질적으로, 제1 커패시터(1)의 커패시턴스 Cd 및 제1 커패시터(1)와 디지탈 IC(3)의 거리에 의하지 않고서 전원계의 커패시턴스 Cp 및 디지탈 IC(3)의 리드인덕턴스 Ls에 의해 결정된다. Cp=200pF, Ls=20nH로 하면, 공진 주파수 fb는 약 80MHz가 된다.

이 루프 공진에 의한 부차적인 전자기 방사의 레벨은 루프 면적이 클수록 커진다. 그러므로, 이 예에서는 도 1, 도 2 및 도 4에 도시된 바와 같이, 디지탈 IC(3, 4)의 전원핀(3V, 4V)과 그라운드층(12) 사이에 각각 디지탈 IC(3, 4)에 대한 과도적 전류의 공급원이 되는 제2 커패시터(2)를 배치한다.

이 경우, 디지탈 IC(3, 4)의 전원핀(3V, 4V)을 각각 제2 커패시터(2)의 한쪽 전극(2a)을 통해 관통홀(17)에 의해 전원층(11)에 접속시키고, 제2 커패시터(2)의 다른쪽 전극(2b)을 각각 관통홀(18)에 의해 그라운드층(12)에 접속시킨다.

단, 디지탈 IC(3, 4)의 전원핀(3V, 4V)과 제2 커패시터(2)의 한쪽 전극(2a)을 직접 접속시키지 않고, 디지탈 IC(3, 4)의 전원핀(3V, 4V)및 제2 커패시터(2)의 한쪽 전극(2a)을 각각 관통홀에 의해 전원층(11)에 접속시켜도 된다.

이와 같이, 디지탈 IC(3, 4)의 전원핀(3V, 4V) 부근에 디지탈 IC(3, 4)에 대한 과도적 전류의 공급원이 되는 제2 커패시터(2)가 배치됨으로써, 디지탈 IC(3, 4)의 스위칭 동작시, 디지탈 IC(3, 4)에 유입되는 과도적 전류는 대부분 제2 커패시터(2)로부터 공급되게 되고, 제1 커패시터(1)에서 디지탈 IC(3, 4)로 과도적 전류가 유입되는 일이 거의 없게 된다.

따라서, 루프 전류는 대부분 디지탈 IC(3, 4)의 전원계와, 그 부근의 제2 커패시터(2)를 흐르게 되고, 제1 커패시터(1)로부터의 과도적 전류가 전원층(11)과 그라운드층(12)을 루프형으로 흐르는 경우가 거의 없기 때문에, 도 7의 (C)의 스펙트럼 Sb3으로 도시된 바와 같이, 루프 공진에 의한 부차적인 전자기 방사가 충분히 억제된다.

또한, 이와 같이 제1 커패시터(1)에서 디지탈 IC(3, 4)로 과도적 전류가 유입되는 일이 거의 없고, 제1 커패시터(1)에서 디지탈 IC(3, 4)로 흐르는 과도적 전류의 고조파 성분이 전원층(11) 및 그라운드층(12)의 공진과 커플링하여 공진 전류가 되는 일도 거의 없으므로, 도 7의 (C)의 스펙트럼 Sa3으로 도시된 바와 같이, 전원층(11) 및 그라운드층(12)의 공진이 충분히 억압되고, 전원층(11) 및 그라운드층(12)의 공진에 의한 주된 전자기 방사도 충분히 감소된다.

도 11은 인쇄 배선 기판(10)으로서, 42cm 각의 글래스 에폭시 4층 인쇄 배선 기판에서 전원층(11)과 그라운드층(12)의 간격이 8mm이고, 전원층(11)과 그라운드층(12)이 대향하는 기판 부분이 40cm 각인 것을 이용하여, 제1 커패시터(1) 및 제2 커패시터(2)를 설치하지 않은 경우와 제1 커패시터(1) 및 제2 커패시터(2)를 설치한 경우의 전자기 방사 레벨을 실측한 결과이다. 기판 상에서는 TTLIC74ALS04의 1개의 게이트를 10MHz의 클록으로 동작시켜 3m법에 의해 전자계를 측정한 것이다.

도 11의 (A)는 제1 커패시터(1) 및 제2 커패시터(2)를 설치하지 않은 경우에 기판의 1차 고유 진동에 의한 170MHz 부근의 피크에서 최대 방사 전계 강도 E가 37dBμV/m라는 것을 나타내고 있다.

도 11의 (B)는 상기 40cm 각의 기판 부분의 대향하는 주변부에 제1 커패시터(1)로서 10^-7F 용량의 커패시터를 각각 5cm 간격으로 9개를 배치하는 동시에, IC 전원핀 부근에 제2 커패시터(2)로서 10^-8F 용량의 커패시터를 배치한 경우에, 20dBμV/m 이상의 전자기 방사 감소 효과를 얻을 수 있다는 것을 확인하였다.

제1 커패시터(1)는 전원층(11)과 그라운드층(12)을 고주파적으로 결합하고, 제2 커패시터(2)는 과도적 전류의 공급원이 되므로, 모두 어느 정도 이상의 용량이 필요하다.

도 12는 제2 커패시터(2)의 용량을 파라미터로 하여 제1 커패시터(1)의 용랑을 변경시킨 경우의 전자기 방사 감소 효과의 측정 결과를 나타내며, 도 11의 경우와 동일한 기판에 대하여 제1 커패시터(1)로서 한 변에 9개의 커패시터를 5cm 간격으로 배치한 경우이다. ○ 표의 도표는 제2 커패시터(2)의 용량이 10^-8F 인 경우이고, △표의 도표는 제2 커패시터(2)의 용량이 10^-9F 이하인 경우이다.

도 13은 반대로 제1 커패시터(1)의 용량을 파라미터로 하여 제2 커패시터(2)의 용량을 변경시킨 경우의 전자기 방사 감소 효과의 측정 결과를 나타내며, ○ 표의 도표는 도 11의 경우와 동일한 기판의 한 변에 제1 커패시터(1)로서 10^-9F 용량의 커패시터 및 10^-10F 용량의 커패시터를 각각 9개씩 5cm 간격으로 배치한 경우이고, △표의 도표는 동일 기판의 한 변에 제1 커패시터(1)로서 10^-10F 이하의 커패시터를 5cm 간격으로 9개를 배치한 경우이다.

도 12 및 도 13으로부터 밝혀진 바와 같이, 본 발명에 의한 경우의 전자기 방사 감소 효과는 제1 커패시터(1)가 10^-9p 이상, 또한 제2 커패시터(2)가 10^-8F 이상일 때에는 특히 현저하고, 동일 용량의 제1 커패시터(1)만을 배치한 경우와 동일 용량의 제2 커패시터(2)만을 배치한 경우의 단순한 곱보다 훨씬 크다.

예컨대, 도 11의 경우와 동일한 기판에 대하여 제1 커패시터(1)만을 배치한 경우에는, 주된 전자기 방사의 억압 효과가 -10dB이고, 부차적 전자기 방사의 증대를 포함시킨 실질 억압 효과가 -2dB이며, 제2 커패시터(2)만을 배치한 경우에는, 주된 전자기 방사의 억압 효과 및 실질 억압 효과가 -2dB이며, 제1 커패시터(1) 및 제2 커패시터(2)를 배치한 경우에는, 주된 전자기 방사의 억압 효과 및 실질 억압효과가 -22dB이다.

도 14는 기판의 한 변당의 제1 커패시터(1)의 밀도와 전자기 방사의 억압 효과와의 관계의 측정 결과를 나타내고, ○ 표의 도표는 기판의 대향하는 2개의 변에 그 대향 방향과 직교하는 축에 관해서 선대칭으로 제1 커패시터(1)를 배치한 경우이고, △표의 도표는 기판의 한 변에만 제1 커패시터(1)를 배치한 경우이다.

기판의 한 변에만 제1 커패시터(1)를 배치하는 경우에는, 제1 커패시터(1)의 밀도가 어느 정도 이상이 되면, 쇄선으로 나타내는 부차적인 전자기 방사가 주요한 전자기 방사가 되고, 전자기 방사 레벨이 오히려 커지지만, 기판의 대향하는 2개의 변에 선대칭으로 제1 커패시터(1)를 배치하는 경우에는, 그와 같은 것을 발생하지 않는다.

도 14로부터 밝혀진 바와 같이, 기판의 한 변에 관해 제1 커패시터(1)를 40cm 당 8개 이상, 즉 1m 당 20개 이상의 선밀도로 배치함으로써, 전자기 방사를 충분히 경감할 수 있다. 또한, 도 15에 도시된 바와 같이, 기판의 전체 둘레에 걸친 주변부에, 즉 기판이 직사각형 형상인 경우에는 기판의 4개의 변에 제1 커패시터(1)를 배치하면, 상승적으로 전자기 방사의 억압 효과를 높일 수 있다.

기판의 대향하는 2개의 변에 제1 커패시터(1)를 배치하는 경우에는, 일반적으로 도 16의 (A)에 도시된 바와 같이, 2개의 변의 대향 방향과 직교하는 축에 관하여 비대칭으로 배치하는 것보다도, 도 16의 (B)에 도시된 바와 같이 대향 방향과 직교하는 축에 관해서 선대칭으로 배치하는 쪽이 바람직하다. 특히, 1차 공진 등, 전류가 거의 기판축을 따라서 흐르는 것에 대해서는 이와 같이 선대칭으로 배치하면 전자기 방사의 억제 효과가 커진다.

단, 이들 전류는 엄밀히 기판축을 따르는 것이 아니라, 기판 상의 부품 배치 등에 의해 분포나 편향을 갖기 때문에, 제1 커패시터(1)의 배치도 거의 대칭이면 충분하다.

도 17은 본 발명의 인쇄 배선 기판 장치의 다른 예를 나타낸다. 이 예는 인쇄 배선 기판의 전원층(11)과 그라운드층(12)이 대향하는 기판 부분의 X축 방향의 일단측의 라인 X1, 타단측의 라인 X3 및 정확히 이들의 중간 라인인 X2의 위와, Y축 방향의 일단측의 라인 Y1, 타단측의 라인 Y3 및 정확히 이들의 중간 라인 Y2 위에 제1 커패시터(1)를 배치한 경우이다.

이 예에서는 라인 X1 및 X3 상의 커패시터가 X축 방향에 대한 홀수차 및 짝수차의 공진 성분을 억제하고, 라인 Y1 및 Y3 상의 커패시터가 Y축 방향에 대한 홀수차 및 짝수차 공진 성분을 억제하는 동시에, 라인 X2 상의 커패시터가 X축 방향에 대한 짝수차 공진 성분을 억제하며, 라인 Y2 상의 커패시터가 Y축 방향에 대한 짝수차의 공진 성분을 억제한다.

IC 등의 능동 소자 및 제2 커패시터는 생략하였지만, IC 등의 능동 소자가 전기적 공진 전류의 절부의 부근에 배치되는 경우에는, 그 능동 소자의 전원핀을 그 전기적 공진 전류의 절부에 배치함으로써, 그 전원핀에 대한 제2 커패시터가 그 전기적 공진 전류의 절부에 배치되어야 할 제1 커패시터의 역할을 겸하도록 할 수도 있다.

도 18에 도시된 바와 같이, 각각의 제1 커패시터(1)에 대해서는 이것과 직렬로 저항(21)을 접속하여도 된다. 저항(21)을 접속함으로써 제1 커패시터(1)를 바이패스한 고주파 전류가 저항(21)에서 에너지적으로 소비되고, 전원층(11) 및 그라운드층(12)의 전위가 안정화되는 이점이 있다.

이상과 같이, 본 발명의 인쇄 배선 기판 장치는 정보 기기 등의 전자 기기에 적합하게 이용할 수 있다.

Claims

전원층 및 그라운드층을 갖고, 상기 전원층 및 상기 그라운드층에 접속되어 능동 소자가 실장되는 인쇄 배선 기판과,

상기 전원층과 상기 그라운드층이 대향하는 기판 부분의 주변부를 따라 배치되고, 상기 능동 소자의 동작에 의해 발생하여 상기 전원층 및 상기 그라운드층 상에 분포하는 전기적 공진 전류의 상기 인쇄 배선 기판의 단부에서의 반사율을 저하시키는 복수의 제1 커패시터와,

상기 인쇄 배선 기판 상의 상기 능동 소자의 전원핀 또는 그 부근의 전원층과 상기 그라운드층 사이에 배치되고, 상기 능동 소자 측으로부터 본 임피던스가 상기 제1 커패시터의 상기 능동 소자 측으로부터 본 임피던스 보다 충분히 작게 되도록 배치되며, 상기 제1 커패시터와 상기 능동 소자 사이에 흐르는 루프 전류를 억압하는 제2 커패시터

를 구비하는 것을 특징으로 하는 인쇄 배선 기판 장치.
제1항에 있어서, 상기 제1 커패시터가 배치된 기판 부분의 주변부는 상기 인쇄 배선 기판에 고유한 전기적 공진 전류의 방향의 적어도 일단측의 주변부인 것을 특징으로 하는 인쇄 배선 기판 장치.
제1항에 있어서, 상기 제1 커패시터가 배치된 기판 부분의 주변부는 상기 인쇄 배선 기판에 고유한 전기적 공진 전류의 방향의 일단측 및 타단측의 대향하는 주변부인 것을 특징으로 하는 인쇄 배선 기판 장치.
제3항에 있어서, 상기 제1 커패시터가 배치된 대향하는 주변부에는 상기 전기적 공진 전류의 방향과 직교하는 축에 관해서 선대칭으로 상기 제1 커패시터가 배치되는 것을 특징으로 하는 인쇄 배선 기판 장치.
제1항에 있어서, 상기 제1 커패시터가 배치된 기판 부분의 주변부는 상기 기판 부분의 전체 둘레에 걸친 주변부인 것을 특징으로 하는 인쇄 배선 기판 장치.
전원층 및 그라운드층을 갖고, 상기 전원층 및 상기 그라운드층에 접속되어 능동 소자가 실장되는 인쇄 배선 기판과,

상기 전원층과 상기 그라운드층이 대향하는 기판 부분의 상기 능동 소자의 동작에 의해 발생하여 상기 전원층 및 상기 그라운드층 상에 분포하는 상기 인쇄 배선 기판에 고유한 전기적 공진 전류의 절부(節部)를 따라 배치되고, 상기 절부에서 상기 전원층 및 상기 그라운드층의 전위차를 억압하는 복수의 제1 커패시터와,

상기 인쇄 배선 기판 상의 상기 능동 소자의 전원핀 또는 그 부근의 전원층과 상기 그라운드층과의 사이에 배치되고, 상기 능동 소자 측으로부터 본 임피던스가 상기 제1 커패시터의 상기 능동 소자 측으로부터 본 임피던스 보다 충분히 작게 되도록 배치되며, 상기 제1 커패시터 및 상기 능동 사자 사이에 흐르는 루프 전류를 억압하는 제2 커패시터

를 구비하는 것을 특징으로 하는 인쇄 배선 기판 장치.
제6항에 있어서, 상기 제1 커패시터가 배치된 전기적 공진 전류의 절부는 상기 기판 부분의 상기 전기적 공진 전류의 방향의 적어도 일단측의 주변부인 것을 특징으로 하는 인쇄 배선 기판 장치.
제6항에 있어서, 상기 제1 커패시터가 배치된 전기적 공진 전류의 절부는 상기 기판 부분의 상기 전기적 공진 전류의 방향의 일단측 및 타단측의 대향하는 주변부인 것을 특징으로 하는 인쇄 배선 기판 장치.
제6항에 있어서, 상기 제1 커패시터가 배치된 전기적 공진 전류의 절부는 상기 기판 부분의 전체 둘레에 걸친 주변부인 것을 특징으로 하는 인쇄 배선 기판 장치.
제1항 또는 제6항에 있어서, 상기 제1 커패시터의 정전 용량은 10^-9F 이상이 고, 또한 상기 제2 커패시터의 정전 용량은 10^-8F 이상인 것을 특징으로 하는 인쇄 배선 기판 장치.
제1항 또는 제6항에 있어서, 상기 제1 커패시터는 1미터당 20개 이상의 선밀도로 배치되는 것을 특징으로 하는 인쇄 배선 기판 장치.
제1항 또는 제6항에 있어서, 상기 제1 커패시터와 직렬로 저항이 접속되는 것을 특징으로 하는 인쇄 배선 기판 장치.
인쇄 배선 기판 장치를 이용한 전자 기기에 있어서, 상기 인쇄 배선 기판 장치가 제1항 또는 제6항 기재의 인쇄 배선 기판 장치인 것을 특징으로 하는 전자 기기.