CN1210661A - 印刷电路板装置 - Google Patents
印刷电路板装置 Download PDFInfo
- Publication number
- CN1210661A CN1210661A CN97192035A CN97192035A CN1210661A CN 1210661 A CN1210661 A CN 1210661A CN 97192035 A CN97192035 A CN 97192035A CN 97192035 A CN97192035 A CN 97192035A CN 1210661 A CN1210661 A CN 1210661A
- Authority
- CN
- China
- Prior art keywords
- aforementioned
- capacitor
- ground plane
- pcb
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10446—Mounted on an edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及在信息设备等的电子设备中应用的印刷电路板装置。印刷电路板(10)具有电源层(11)以及接地层(12),并且装配了数字集成电路等的有源元件(3,4)。在该印刷电路板(10)的电源层(11)和接地层(12)彼此对置的电路板(10)的一端侧或另一端侧的周边部配置了使电源层(11)和接地层(12)高频耦合的第1电容器(1)。在有源元件(3,4)的近旁,在有源元件(3,4)的电源引脚(3V,4V)和接地层(12)之间配置第2电容器(2),该第2电容器(2)构成对有源元件(3,4)的瞬态电流供给源。据此,能够容易并且大幅度抑制由印刷电路板(10)的电源层(11)和接地层(12)引起的电磁辐射。
Description
本发明涉及信息设备等电子设备用的印刷电路板装置以及应用印刷电路板的信息设备等的电子设备。
近年来在各种信息设备中电磁波的干扰幅射成为问题。而且,由于该电磁幅射主要的有相当于印刷电路板上的时钟脉冲的高次谐波的频谱,所以迄今为止,认为该电磁幅射主要起因于时钟脉冲信号或与其同步的数字信号的信号线,因此,就对印刷电路板上的信号线及与其连接的线束等采取各种电磁波幅射防止对策。
具体地说,考虑如下三点;(1)对时钟信号或数字信号等的信号进行低通滤波处理,只通过所需的频带、(2)在信号输出线上附加阻尼电阻,削弱信号的前沿和后沿、(3)在信号线附近配置地电位的保护网,降低反馈电流环。
但是,大家知道:在实际上,印刷电路板上观测的电磁波与从信号线上的电流分布预测的频率分布不同、并且其特征为:与信号线无关而在特定频率显示尖峰等,可以预测到:从印刷电路板来的电磁幅射主要原因不是由于信号线,而是由于电源系统,即:归因于印刷电路板的电源层及接地层的电谐振。
而且,很显然,采用过去的、对上述印刷电路板上信号线或与其连接的线束幅射防止对策对于起因于该印刷电路板的电源层及接地层的电磁幅射没有效果。
那么,作为抑制起因于该印刷电路板的电源系统的电磁幅射的方法,在“回路实装学会大会论文志”第10卷175页“低电磁干扰多层电路板”上提出了如图19所示的基板构造。
即:在该“低电磁干扰多层电路板”中给出的方法是在电源层31的两面侧在印刷电路板上形成两层接地层32A、32B,在该接地层32A、32B的端部、在接地层32A、32B之间连接电阻器33,同时,通过改变电源层31和接地层32A,32B之间电介质34A,34B的介电常数,就能抑制印刷电路板的电源层及接地层的电谐振。
但是,该图19所示的过去的方法有以下缺点:形成两层接地层32A,32B,在两者之间连接电阻器33,改变电源层31和接地层32A,32B之间电介质34A,34B的介电常数等,对于一般的印刷电路板必须大幅度改变印刷电路板本身的构造,同时,由于对应于印刷电路板的大小、形状的差异等必须对每个印刷电路板设定抑制电磁幅射的匹配条件,所以对实际产品的应用颇有困难,即使能够适用,其制造价格也很高。
因此,本发明是针对上述问题提出的,所提供的信息设备等的电子设备用的印刷电路板装置,对印刷电路板上的信号线及与其连接的线束等用过去的幅射防止对策不能抑制的、起因于印刷电路板的电源层及接地层的电磁幅射,无需对一般的印刷电路板改变印刷电路板本身的构造,而且也不必对应于印刷电路板的大小和形状的不同对每个印刷电路板设定条件,就能够通过通用性强、低价格的方法,容易且大幅度地进行抑制。
在第一发明,对于有电源层及接地层,并在前述电源层及前述接地层上连接、且装配了有源元件的印刷电路板,设置了沿着前述电源层和前述接地层对置的电路板部分的周边部上配置、使前述电源层和前述接地层高频耦合的第1电容器以及在前述印刷电路板上的前述各有源元件的电源引脚或者在其附近的电源层和前述接地层之间配置、构成对前述各有源元件的瞬态电流供给源的第2电容器。
在这种情况下,配置前述第1电容器的基板部分的周边部能够作为在前述印刷电路板上固有的电谐振电流方向的一端侧的周边部,或者能够作为一端侧及另一端侧对置的周边部,或者作为涉及前述基板部分整个周边的周边部。
此外,在以配置前述第1电容器的基板部分的周边部作为在前述印刷电路板上固有的电谐振电流方向的一端侧以及另一端侧对置的周边部时,希望前述第一电容器,对于与前述电谐振电流正交的轴,以线对称方式配置。
在第二发明,对于有电源层及接地层,并且在前述电源层及前述接地层上连接、且装配了有源元件的印刷电路板,设置了第1电容器和第2电容器,该第1电容器沿着前述电源层和前述接地层对置的基板部分的、前述印刷电路板上固有的电谐振电流节点配置、使前述电源层和前述接地层高频耦合,该第2电容器在前述印刷电路板上的前述各有源元件的电源引脚或其近旁的电源层和前述接地层之间配置、构成对前述各有源元件的瞬态电流的供给源。
这种情况下,配置前述第1电容器的电谐振电流的节点能够作为前述基板部分的前述电谐振电流方向的一端侧周边部的节点、或者一端侧及另一端侧对置的周边部的节点、或者涉及前述基板部分整个周边的周边部。
此外,在第1或第2发明,希望前述第1电容器的电容量取10-9法拉(F)以上,而且前述第2电容器的电容量取10-8法拉(F)以上。
此外,在第1或第2发明,希望前述第1电容器以每米20只以上的线密度配置。
在第1或第2发明,也可以对前述第1电容器串联电阻。
第3发明,为用印刷电路板装置的电子设备,该印刷电路板装置采用第1或第2发明。
发明者在实际上应用4层印刷电路板研究了印刷电路板的电源层及接地层的电谐振与来自印刷电路板的电磁幅射的关系。其结果,判明以基板端作为释放端的电源层上及接地层上产生驻波,通过该驻波从印刷电路板产生电磁幅射。
该电源层上以及接地层上产生的驻波是对以电源层和接地层对置的基板部分的、电谐振电流方向的振幅W作为波长λ的1/2,频率f=c/(2wε1/2)的基波(其中,c是光速,ε是基板材料的相对介电系数)、二次高频谐波、三次高频谐波等整数高次谐波合成的。
而且,像这样,从印刷电路板来的电磁幅射是由于电源层上以及接地层上的驻波产生的,其高频电流源主要是在印刷电路板上安装的数字集成电路IC等的有源元件的开关动作等瞬态动作时,从电源系统通过有源元件的电源引线在有源元件内流入的穿通电流。
即:从印刷电路板的电源层引入瞬态电流到有源元件的电源引线,通过以此为波源的位移电流在基板端上重复反射,而在电源层上及接地层上发生驻波、产生电磁幅射。
因此,发明者首先第一点考虑沿着电源层和接地层对置的基板部分的、在印刷电路板上固有的电谐振电流方向的一端侧的周边部、或者一端侧及另一端侧的对置的周边部、或者沿着印刷电路板上固有的电谐振电流的节点配置使电源层和接地层高频耦合的电容器。
考虑通过沿着电源层和接地层对置的基板部分的、电谐振电流方向的一端侧的周边部、或者一端侧及另一端侧对置的周边部,配置使电源层和接地层高频耦合的电容器,抑制上述位移电流在基板端的反射,这能够降低由电源层及接地层的电谐振产生的电磁幅射。
或者,考虑通过沿着电源层和接地层对置的基板部分的、电谐振电流的节点,配置使电源层和接地层高频耦合的电容器,在该电谐振电流的节点,抑制在电源层和接地层之间的高频电位差,抑制电源层及接地层的电谐振,降低因该电谐振产生的电磁幅射。
可是人们发现即使象这样配置使电源层和接地层高频耦合的电容器,因电源层和接地层的电谐振产生的电磁幅射的降低效果也很小,同时通过像这样配置使电源层和接地层高频耦合的电容器会发生并非由于电源层及接地层的电谐振引起的次级的电磁幅射,并不能彻底地降低从印刷电路板来的电磁幅射。
认为电源层及接地层的电谐振产生的电磁幅射的降低效果小是由于:使电源层和接地层高频耦合的电容器上积蓄的电荷,从安装在印刷电路板上的数字集成电路等有源元件的电源端子看,构成低阻抗的电流源、在该有源元件动作时,构成对该有源元件的电荷供给源,从该电容器到该有源元件流过瞬态电流,该瞬态电流使电源层和接地层谐振和耦合,构成基板面上的谐振电流。
进而,由于该瞬态电流本身环状地流过电源层和接地层,产生并非由于电源层和接地层的电谐振引起的次级的电磁幅射。
因此,发明者考虑以使上述电源层和接地层高频耦合的电容器作为第1电容器,进而,在印刷电路板上的各有源元件的电源引脚和接地层之间配置构成对各有源元件的瞬态电流供给源的第2电容器。
在这里,所谓有源元件的电源引脚和接地层之间,这意味着在该有源元件的近旁,从该有源元件的电源系统看的第2电容器的阻抗比第1电容器的阻抗小得多、而且由该有源元件的电源系统和第2电容器形成的接地环产生的幅射在足够小的范围。即:希望第2电容器如后述的实施例所示地配置在有源元件的电源引脚和把它接到电源层上的通孔的中间,但是没有必要一定限于该位置。
这样一来,通过在各有源元件的近旁,配置对该有源元件构成瞬态电流供给源的第2电容器,在该有源元件动作时,从电源层流入该有源元件的电流本身局部化,防止了如上所述地从第1电容器到该有源元件的瞬态电流的流入。
从而,防止了从第1电容器来的瞬态电流构成基板面的谐振电流,充分抑制了电源层和接地层的电谐振、充分降低了由电源层和接地层的电谐振产生的电磁幅射。
此外,因为从第1电容器来的瞬态电流几乎不呈环状地流过电源层和接地层,所以也能充分抑制并非由于电源层及接地层的电谐振产生的次级的电磁幅射。
如上所述地,通过同时配置第1及第2电容器,由于对只配置第1电容器时的效果和只配置第2电容器时的效果的简单的乘积,产生极大效果,通过同时配置第1及第2电容器才能共同充分地抑制由电源层及接地层电谐振产生的主要电磁幅射,以及并非由电源层及接地层电谐振产生的次级电磁幅射,能够大幅度抑制印刷电路板的电源层及接地层产生的电磁幅射到不成为问题的程度。从而,配置第1电容器和配置第2电容器是不可分的。
而且,在如上所示构成的第1或第2发明,因为同时配置了第1及第2电容器,所以能够大幅度抑制起因于印刷电路板的电源层及接地层的电磁幅射。
但是,印刷电路板本身可以是只具有1层电源层及接地层的一般结构,同时,也没有必要对应于印刷电路板的大小及形状不同等,根据每个印刷电路板设定条件。
附图的简单说明
图1是表示本发明的印刷电路板装置一例的概略构成图;
图2是表示本发明的印刷电路板装置一例的概略平面图;
图3是表示本发明的印刷电路板装置一例的局部断面的构造图;
图4是表示本发明的印刷电路板装置一例的一部分平面图;
图5是对在印刷电路上产生的驻波提供说明的图;
图6是为说明电源层及接地层的谐振用图;
图7的(A)、(B)及(C)是用于说明用本发明时,电磁幅射的降低的图;
图8(A)及(B)是对基板端的反射提供说明的图;
图9是供说明本发明作用的图;
图10(A)、(B)及(C)是供说明本发明作用的图;
图11(A)及(B)是供说明本发明效果的图;
图12是表示电容器电容量和电磁幅射降低效果关系的图;
图13是表示电容器电容量和电磁幅射降低效果关系的图;
图14是表示电容器密度和电磁幅射的降低效果关系的图;
图15是表示本发明的印刷电路板装置另一例的概略平面图;
图16(A)及(B)是表示本发明印刷电路板装置再一例的概略平面图;
图17是表示本发明的印刷电路板装置的再一例的概略平面图;
图18是表示对第1电容器串联电阻时的例子图;
图19是表示现有的印刷电路板装置一例的断面图。
实施发明的最佳实施例
以下引用附图,详述为实施本发明的最佳实施例。
图1~图4给出本发明印刷电路板装置的一例。图1给出了装置的概略构成,图2是装置的概略平面图,图3给出了第1电容器的配置部分的断面构造,图4是作为有源元件的数字集成电路和第2电容器配置部分的概略平面图。
本例的印刷电路板装置的印刷电路板10如图3所示是4层印刷电路板,具有电源层11、接地层12、图形层13及图形层14。其中在电源层11和接地层12之间再有1层或多层图形层也可以。
此外,印刷电路板10如图2所示是长方形形状,同时在该例中,电源层11比接地层12小一点。从而,在该例中,电源层11和接地层12对置的基板部分是电源层11存在的基板部分。
在该印刷电路板10的图形层13侧安装了包含数字集成电路3及4的多个有源元件,进行数字信号的授受。数字集成电路3,4的电源引脚3V,4V各通过后述的第2电容器2的一电极2a,依靠通孔17接到电源层11,接地引脚3G,4G分别通过通孔19接到接地层12上。
如后所述,在未配置第1电容器1及第2电容器2的情况下,在印刷电路板10,数字集成电路3,4进行开关动作时,从电源层11到数字集成电路3,4的电源引脚3V,4V引入瞬态的开关电流,如图6所示,在电源层11和接地层12之间发生工作频率高的高次谐波的位移电流ia,该位移电流ia如ir所示以在电源层11和接地层12对置的基板部分的端部为开放端反射,发生由印刷电路板10上固有的谐振条件决定的驻波,通过该驻波从印刷电路板10产生电磁幅射。
如图5所示,该驻波是对电源层11和接地层12对置的基板部分的、电谐振电流方向的X轴或Y轴方向的振幅W作为波长λ的1/2,频率f=c/(2wε1/2)的基波(其中c为光速,ε为基板材料的介电系数)的二次谐波S2、三次谐波S3等的整数高次谐波合成的,所以根据印刷电路板10的固有谐振条件在X轴方向或Y轴方向、或者在两方向发生驻波。
由该驻波产生的电磁幅射频谱如图7(A)的频谱Sa1所示,以谐振频率fa1为中心具有某种宽度。但是,频谱Sa1只表示了最低次的谐振产生的电磁幅射,一般如以上所述是具有由高次谐振产生电磁幅射的。
而且,在该例中,印刷电路板10上固有谐振电流主要取作上述X轴方向流的电流,如图1及图2所示,沿着电源层11和接地层12对置的基板部分的X轴方向的一端侧及另一端侧对置的周边部配置使电源层11和接地层12高频耦合的第1电容器1。
该X轴方向的一端侧及另一端侧对置的周边部同时是上述基波S1的节点,是二次谐波S2、三次谐波S3等整数高次谐波节点的一部分。
在这种情况,如图3所示,通过通孔16将各自的电容器1的一侧电极接到电源层11,另一电极通过通孔15接到接地层12上。
这样一来,通过配置第1电容器1抑制了上述位移电流ia在电源层11和接地层12对置的基板部分的端部上的反射,能够降低由于电源层11及接地层12的电谐振产生的电磁幅射。
即:如果采用发明者的分析结果,在印刷电路板10上的谐振电流大体沿着基板轴均匀地流过基板面,每个谐振电流如图8(A)所示地等效于流过特性阻抗Zo的平行两线路的电流,在其两端重复反射的结果产生谐振。
在这种情况下,一般令基板端的终端阻抗为r,电源层11上及接地层12上的传输阻抗为Z,则在基板端部的反射率由
ρ=(r-z)(r+z) (1)表示,因为在通常的印刷电路板上基板端为终端阻抗ro接近无限大的开放端,所以反射率ρo具有接近于1的值。
与此相反,如上所述,通过配置第1电容器1,如图8(B)所示,由于在该电容器1的部分,基板端对高频的终端阻抗rc降低,所以反射率ρc降低,就是说,印刷电路板10上的谐振电流变小。
第1电容器1同时带来与天线波长缩短同样的效果,在该电容器1的部分,如图7(B)的频谱Sa2所示地,谐振频率从上述的fa1位移到高频侧的频率fa2。因此,通过以下两个效果进一步降低了由谐振产生的电磁幅射的电平。
即:第1,通过谐振频率向高频侧位移,谐振条件在基板面上形成分布,所以等效的Q降低。
第2,例如以10MHz驱动数字集成电路3,4时,数字集成电路3,4的开关电压的频谱的高频成分,如图9所示,直到约200MHz,约为20dB/oct,在200MHz以上,大体为40dB/oct,就会分别减小,通过谐振频率向高频侧位移,开关电压中的高频成分降低。
但是,这样一来,即使配置使电源层11和接地层12高频耦合的第1电容器1,正如图7(B)的频谱Sa2所示,由电源层11及接地层12的电谐振产生的电磁幅射的降低效果也还是很小,同时,通过这样地配置使电源层11和接地层12高频耦合的第1电容器1,正如图7(B)的频谱Sb2所示,产生并非由于电源层11及接地层12的电谐振引起的次级电磁幅射。
由电源层11及接地层12的电谐振产生的主要电磁幅射降低效果小的原因是:从数字集成电路3,4的电源引脚3V,4V看,在第1电容器1储蓄的电荷成为低阻抗的电流源,在数字集成电路3,4的开关动作时,成为对数字集成电路3,4的电荷供给源,从第1电容器1到数字集成电路3,4流过瞬态电流,该瞬态电流使得电源层11及接地层12产生谐振和耦合,形成在基板面上的谐振电流。
进而,次级的电磁幅射是通过由第1电容器1和数字集成电路3、4的电源系统发生的环路谐振现象而产生的。即:就数字集成电路3来表示,正如图10(A)所示,数字集成电路3及其电源系统具有电容Cp、引线电感Ls以及电阻Rp,正如图10(B)所示,由这与第1电容器1的电容Cd以及在第1电容器1和数字集成电路3之间的基板电感Lb形成环路谐振电路。
这里,电源系统的电容Cp例如,在数字集成电路3是标准的晶体管-晶体管逻辑(TTL)集成电路的情况下约为200PF,因为第1电容器1的电容Cd,如后述所示,希望10-9F以上,所以电源系统的电容Cp比第1电容器1的电容Cd小得多,此外,因为基板电感Lb是面电感,所以比引线电感Ls小得多。
从而,环路谐振电路,等效地,如图10(c)所示构成,环路谐振的谐振频率fb,实质上,并非由第1电容器1的电容Cd以及第1电容器1和数字集成电路3的距离决定,而是由电源系统的电容Cp及数字集成电路3的引线电感Ls决定。如果取Cp=200pF,Ls=20nH,则谐振频率fb约为80MHz。
环路面积越大,则由该环路谐振产生的次级的电磁幅射也越大。所以在本例中,如图1、图2及图4所示地,在数字集成电路3,4的电源引脚3V,4V和接地层12之间配置分别对数字集成电路3、4构成瞬态电流供给源的第2电容器2。
这种情况下,把数字集成电路3,4的电源引脚3V,4V分别通过第2电容器一侧的电极2a,依靠通孔17接到电源层11上,第2电容器2的另一电极2b分别通过通孔18接到接地层12上。
但是,数字集成电路3,4的电源引脚3V,4V不直接与第2电容器2的一电极2a连接,也可以使数字集成电路3,4的电源引脚3V,4V及第2电容器2的一电极2a分别通过通孔连接到电源层11上。
像这样,通过在数字集成电路3,4的电源引脚3V,4V的近旁,配置对数字集成电路3,4构成瞬态电流供给源的第2电容器2,在数字集成电路3、4开关动作时,流入数字集成电路3,4的瞬态电流几乎就是由第2电容器2供给的,而从第1电容器1流入数字集成电路3,4的瞬态电流几乎没有。
从而,环状电流大体上流过数字集成电路3,4的电源系统及其近旁的第2电容器2,因为从第1电容器1环状地流过电源层11和接地层12的瞬态电流几乎没有,所以正如图7(c)的频谱Sb3所示,充分抑制了由环路谐振产生的次级电磁幅射。
此外,因为像这样,从第1电容器1流入数字集成电路3、4的瞬态电流几乎没有,从第1电容器1流入数字集成电路3、4的瞬态电流的高次谐波成分使得电源层11及接地层12产生谐振和耦合而构成谐振电流也几乎没有,所以正如图7(c)的频谱Sa3所示,充分抑制了电源层11及接地层12的谐振,由电源层11及接地层12的谐振产生的主要电磁幅射也大幅减少。
图11是:作为印刷电路板10是42cm的四方形的环氧树脂四层印刷电路板,电源层11和接地层12的间隔为8mm,电源层11和接地层12对置的基板部分用40cm的四方形的、在不设置和设置第1电容器1及第2电容器2的情况下,测定电磁幅射电平的结果。在基板上用10MHz的时钟脉冲使TTL集成电路74ALSO4的1门动作,应用3米法测定了电磁场。
在不设置第1电容器1及第2电容器2的情况下,图11(A)给出了在由基板的1次固有振动产生的170MHz近旁的谱峰最大幅射电场强度E为37dBμV/m。
在上述40cm的四方形的基板部分对置的周边部上,作为第1电容器1,每间隔5cm各配置9个10-7法拉电容量的电容器,同时在集成电路电源引脚近旁,作为第2电容器2,配置10-8法拉电容量的电容器的情况下,图11(B)确认了可以获得电磁幅射降低20dBμV/m的效果。
因为第1电容器1使电源层11和接地层12高频耦合,第2电容器2成为瞬态电流的供给源,所以无论哪一个都需要有某种程度以上的电容量。
图12给出了以第2电容器2的电容量作参量,改变第1电容器1的电容量的情况下的电磁幅射降低效果的测定结果。对于与图11相同的基板,作为第1电容器1是在一边部间隔5cm配置了9个电容器。有小圆圈的曲线是第2电容器2的电容量取10-8法拉的情况,而有三角形的曲线是第2电容器的电容量取10-9法拉以下的情况。
反之,图13给出了在以第1电容器1的电容量作为参量、改变第2电容器2的电容量情况下,测定电磁幅射降低效果的结果,有小圆圈的曲线是在与图11情况相同的基板的一边部上,作为第1电容器1每间隔5cm,配置10-9法拉(F)的电容器及10-10法拉(F)的电容器各9个的情况,有三角形的曲线是在相同基板的一边部上,作为第1电容器1,每间隔5cm,配置10-10法拉(F)以下的电容器9个的情况。
正如图12及图13看到的那样,采用本发明时的电磁幅射降低效果,在第1电容器1的电容量在10-9法拉以上,而且第2电容器2的电容量在10-8法拉以上时,特别明显,比只配置具有相同电容量的第1电容器1和只配置具有相同电容量的第2电容器2的情况的简单的乘积的效果大得多。
例如,对于与图11情况相同的基板,在只配置第1电容器1的情况下,主要的电磁幅射的抑制效果为-10dB,包含次级电磁幅射的增大,其实质抑制效果为-2dB,在只配置第2电容器2的情况下,主要的电磁幅射的抑制效果及实质抑制效果为-2dB,在配置第1电容器1及第2电容器2的情况下,主要的电磁幅射的抑制效果及实质抑制效果为-22dB。
图14给出了在基板每边的第1电容器1的密度和电磁幅射抑制效果关系的测定结果,有小圆圈的曲线表示在基板对置的二边部上,对与该对置方向正交的轴线对称地配置第1电容器1的情况,而有小三角形的曲线表示只在基板的一边部配置第1电容器的情况。
只在基板的一边部配置第1电容器1的情况下,第1电容器1的密度一超过某种程度,则用点划线表示的次级电磁幅射成为主要的电磁幅射,电磁幅射电平反而变大,而在基板对置的二边部上线对称地配置第1电容器1的情况下,则不产生这样的情形。
正如从图14所看到的那样,通过在基板的每一边上以每40cm、8个以上,即1m、20个以上的线密度配置第1电容器1,能够充分降低电磁幅射。
此外,如图15所示,如果在基板的整个周边的周边部上,即在基板为长方形形状的情况下,在基板的四边部上,配置第1电容器1,则能够相乘地提高电磁幅射的抑制效果。
在基板对置的两边部配置第1电容器的情况下,与一般如图16(A)所示地、对于两边部对置方向正交的轴非对称地配置相比较,更希望如同图(B)所示地、对于对置方向正交的轴线对称配置。尤其对于1次谐振等,电流大体上沿基板轴流动的情况,如果采用这样的线对称配置,则电磁幅射的抑制效果增大。
可是,这些电流并非严格地沿着基板轴,因为按照基板上部件配置等会有分布和偏差,所以第1电容器1的配置大体对称就可以了。
图17给出了本发明的印刷电路板的另一例。该例是在印刷电路板的电源层11及接地层12对置的基板部分的、在X轴方向的一端侧线X1上、另一端侧线X3上、其恰好的中间线X2上,以及Y轴方向的一端侧的线Y1上,另一端侧的线Y3,其恰好的中间线Y2上配置第1电容器1的情况。
在该例,线X1,X3上的电容器抑制沿X轴方向的奇次及偶次的谐振成分,线Y1,Y3上的电容器抑制沿Y轴方向的奇次及偶次的谐振成分,同时,线X2上的电容器抑制沿X轴方向的偶次谐振成分,线Y2上的电容器抑制沿Y轴方向的偶次谐振成分。
集成电路等的有源元件及第2电容器省略,而在集成电路等的有源元件配置于电谐振电流节点近旁时,通过把该有源元件的电源引脚配置于该电谐振电流的节点,面对该电源引脚的第2电容器能够兼顾应配置于该电谐振电流节点的第1电容器的作用。
如图18所示,对于各第1电容器1,也可以串联电阻21。通过串联电阻21,使第1电容器1旁路的高频电流在电阻21内消耗能量,因而,其优点是使电源层11及接地层12的电位稳定。工业上利用的可能性
如上所述,本发明的印刷电路板装置能够合适地用于信息设备等的电子设备。
Claims (13)
1.一种印刷电路板装置,其特征为:具有印刷电路板、第1电容器和第2电容器,该印刷电路板有电源层和接地层、连接于前述电源层及前述接地层、且安装有有源元件;该第1电容器沿着前述电源层和前述接地层对置的基板部分的周边部配置、使前述电源层和前述接地层高频耦合;该第2电容器配置在前述印刷电路板上的前述各有源元件的电源引脚或其近旁的电源层和前述接地层之间。
2.根据权利要求1所述的印刷电路板装置,其特征为:配置前述第1电容器的基板部分的周边部是在前述印刷电路板上固有的电谐振电流方向的至少一端侧的周边部。
3.根据权利要求1所述的印刷电路板装置,其特征为:配置前述第1电容器的基板部分的周边部是在前述印刷电路板上固有的电谐振电流方向的一端侧及另一端侧对置的周边部。
4.根据权利要求3所述的印刷电路板装置,其特征为:在配置前述第1电容器的对置的周边部上,以与前述电谐振电流方向正交的轴线对称地配置第1电容器。
5.根据权利要求1所述的印刷电路板装置,配置前述第1电容器的基板部分的周边部是涉及前述基板部分整个周边的周边部。
6.一种印刷电路板装置,其特征为:具有印刷电路板、第1电容器和第2电容器,该印刷电路板有电源层和接地层,连接于前述电源层及前述接地层、且安装有有源元件;该第1电容器沿着前述电源层和前述接地层对置的基板部分的、在前述印刷电路板固有的电谐振电流节点配置,使前述电源层和前述接地层高频耦合;该第2电容器在前述印刷电路板上的前述各有源元件的电源引脚或其近旁的电源层和前述接地层之间配置、成为对前述各有源元件的瞬态电流的供给源。
7.根据权利要求6所述的印刷电路板装置,其特征为:配置前述第1电容器的电谐振电流的节点是在前述基板部分的前述电谐振电流方向至少一端侧的周边部。
8.根据权利要求6所述的印刷电路板装置,其特征为:配置前述第1电容器的电谐振电流的节点是在前述基板部分的前述电谐振电流方向的一端侧及另一端侧对置的周边部。
9.根据权利要求6所述的印刷电路板装置,其特征为:配置前述第1电容器的电谐振电流的节点是在涉及前述基板部分整个周边的周边部。
10.根据权利要求1或6所述的印刷电路板装置,其特征为:前述第1电容器的电容量在10-9法拉以上,而前述第2电容器的电容量在10-8法拉以上。
11.根据权利要求1或6所述的印刷电路板装置,其特征为:前述第1电容器以每米20只以上的线密度配置。
12.根据权利要求1或6所述的印刷电路板装置,其特征为:前述第1电容器串联电阻。
13.一种使用印刷电路板装置的电子设备,其特征为:前述印刷电路板装置是权利要求1或6所述的印刷电路板装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP284688/96 | 1996-10-07 | ||
JP8284688A JP3036629B2 (ja) | 1996-10-07 | 1996-10-07 | プリント配線基板装置 |
JP284688/1996 | 1996-10-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1210661A true CN1210661A (zh) | 1999-03-10 |
CN1113584C CN1113584C (zh) | 2003-07-02 |
Family
ID=17681697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97192035A Expired - Lifetime CN1113584C (zh) | 1996-10-07 | 1997-10-06 | 印刷电路板装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6166457A (zh) |
EP (1) | EP0873046B1 (zh) |
JP (1) | JP3036629B2 (zh) |
KR (1) | KR100494821B1 (zh) |
CN (1) | CN1113584C (zh) |
DE (1) | DE69733118T2 (zh) |
TW (1) | TW351909B (zh) |
WO (1) | WO1998016092A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1322386C (zh) * | 2004-01-09 | 2007-06-20 | 佛山市顺德区顺达电脑厂有限公司 | 可抑制电磁干扰的抵销电路及其运行方法 |
CN107018675A (zh) * | 2015-11-27 | 2017-08-04 | 西门子保健有限责任公司 | 用于减小最大的电场强度的电路装置、具有这样的电路装置的高电压产生单元和具有这样的高电压产生单元的伦琴射线发生器 |
CN111123065A (zh) * | 2018-10-30 | 2020-05-08 | 浙江宇视科技有限公司 | 印刷电路板布线检视方法及装置 |
CN112910246A (zh) * | 2021-01-20 | 2021-06-04 | 华中科技大学 | 一种pcb功率环路emi抑制电路 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3036629B2 (ja) * | 1996-10-07 | 2000-04-24 | 富士ゼロックス株式会社 | プリント配線基板装置 |
JP2970660B1 (ja) | 1998-06-30 | 1999-11-02 | 日本電気株式会社 | プリント基板 |
JP3471679B2 (ja) * | 1999-10-15 | 2003-12-02 | 日本電気株式会社 | プリント基板 |
US6775122B1 (en) * | 1999-12-28 | 2004-08-10 | Intel Corporation | Circuit board with added impedance |
US6337798B1 (en) * | 2000-01-25 | 2002-01-08 | Dell Usa, L.P. | Digital circuit decoupling for EMI reduction |
NL1014192C2 (nl) * | 2000-01-26 | 2001-08-08 | Industree B V | Printplaat. |
JP3925032B2 (ja) * | 2000-03-14 | 2007-06-06 | 富士ゼロックス株式会社 | プリント配線基板 |
JP2001332825A (ja) | 2000-03-14 | 2001-11-30 | Fuji Xerox Co Ltd | 回路基板装置及び設計支援装置 |
US6418031B1 (en) * | 2000-05-01 | 2002-07-09 | International Business Machines Corporation | Method and means for decoupling a printed circuit board |
JP3455498B2 (ja) * | 2000-05-31 | 2003-10-14 | 株式会社東芝 | プリント基板および情報処理装置 |
US6727774B1 (en) * | 2000-06-19 | 2004-04-27 | Sun Microsystems, Inc. | Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures |
US6501664B1 (en) * | 2000-06-30 | 2002-12-31 | Intel Corporation | Decoupling structure and method for printed circuit board component |
JP4599678B2 (ja) * | 2000-07-19 | 2010-12-15 | 日本電気株式会社 | 多層プリント回路基板 |
US6525622B1 (en) | 2000-11-17 | 2003-02-25 | Sun Microsystems, Inc. | Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure |
JP3531621B2 (ja) * | 2001-04-12 | 2004-05-31 | 日本電気株式会社 | 携帯型無線利用機器 |
KR100720410B1 (ko) * | 2001-07-13 | 2007-05-22 | 앰코 테크놀로지 코리아 주식회사 | 수동소자가 패턴된 반도체 패키지용 섭스트레이트 |
US20030042044A1 (en) * | 2001-08-30 | 2003-03-06 | Micron Technology, Inc. | Circuit board plane interleave apparatus and method |
US6900992B2 (en) * | 2001-09-18 | 2005-05-31 | Intel Corporation | Printed circuit board routing and power delivery for high frequency integrated circuits |
US6646425B2 (en) * | 2002-02-21 | 2003-11-11 | Texas Instruments Incorporated | Multi-cell voltage regulator and method thereof |
US7061772B2 (en) | 2002-08-05 | 2006-06-13 | Nec Tokin Corporation | Electronic circuit with transmission line type noise filter |
US6856209B2 (en) * | 2002-09-27 | 2005-02-15 | Visteon Global Technologies, Inc. | EMI suppression method for powertrain control modules |
DE10305520A1 (de) * | 2003-02-11 | 2004-08-19 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Dämpfung von Hohlraumresonanzen in einer mehrschichtigen Trägereinrichtung |
US7120398B2 (en) * | 2003-09-18 | 2006-10-10 | Kyocera Wireless Corp. | Mobile communication devices having high frequency noise reduction and methods of making such devices |
KR100583458B1 (ko) * | 2004-01-28 | 2006-05-26 | 삼성전자주식회사 | Emi를 고려한 인쇄회로기판 |
JP4273098B2 (ja) * | 2004-09-07 | 2009-06-03 | キヤノン株式会社 | 多層プリント回路板 |
JP4967241B2 (ja) * | 2005-02-25 | 2012-07-04 | パナソニック株式会社 | コンデンサ内蔵配線基板及びその製造方法と電子機器 |
JP4689461B2 (ja) * | 2005-12-26 | 2011-05-25 | 富士通株式会社 | プリント基板 |
CN100562210C (zh) * | 2006-02-22 | 2009-11-18 | 鸿富锦精密工业(深圳)有限公司 | 电路板组合 |
KR100801288B1 (ko) | 2006-02-28 | 2008-02-11 | 인천대학교 산학협력단 | 평면 회로 기판〔pcb〕전력 공급 장치 |
JP5176736B2 (ja) | 2008-07-15 | 2013-04-03 | 富士ゼロックス株式会社 | プリント配線基板 |
JP5133813B2 (ja) * | 2008-08-11 | 2013-01-30 | レノボ・シンガポール・プライベート・リミテッド | 積層セラミック・コンデンサの単位配置構造、全体配置構造およびプリント配線基板 |
JP2010098162A (ja) * | 2008-10-17 | 2010-04-30 | Hitachi Ltd | プリント配線基板および設計支援システム |
CN101932192A (zh) * | 2009-06-18 | 2010-12-29 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
KR101038236B1 (ko) * | 2009-09-16 | 2011-06-01 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
JP6669513B2 (ja) | 2016-02-03 | 2020-03-18 | 富士ゼロックス株式会社 | 回路基板および回路基板の製造方法 |
CN106102304B (zh) * | 2016-06-28 | 2017-10-17 | 广东欧珀移动通信有限公司 | 移动终端及其印刷电路板pcb |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63107187A (ja) * | 1986-10-24 | 1988-05-12 | 株式会社東芝 | 実装基板 |
JPH0290587A (ja) * | 1988-09-28 | 1990-03-30 | Hitachi Ltd | プリント基板 |
JPH02187093A (ja) * | 1989-01-13 | 1990-07-23 | Toshiba Corp | 印刷配線板 |
US4904988A (en) * | 1989-03-06 | 1990-02-27 | Nesbit Charles E | Toy with a smoke detector |
JPH02237091A (ja) * | 1989-03-09 | 1990-09-19 | Fujitsu Ltd | 印刷配線板 |
JP2819775B2 (ja) * | 1990-05-21 | 1998-11-05 | 日本電気株式会社 | 混成集積回路装置 |
JPH04202477A (ja) * | 1990-11-30 | 1992-07-23 | Titan Kogyo Kk | 樹脂組成物 |
US5376759A (en) * | 1993-06-24 | 1994-12-27 | Northern Telecom Limited | Multiple layer printed circuit board |
JPH07202477A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 電磁妨害雑音対策用プリント板 |
JPH07235775A (ja) * | 1994-02-21 | 1995-09-05 | Mitsubishi Electric Corp | 多層プリント配線基板 |
US5523921A (en) * | 1994-12-22 | 1996-06-04 | Hewlett-Packard Company | Printed circuit assembly having improved reference plane isolation |
JPH08242047A (ja) * | 1995-03-06 | 1996-09-17 | Oki Electric Ind Co Ltd | プリント配線板 |
JP3036629B2 (ja) * | 1996-10-07 | 2000-04-24 | 富士ゼロックス株式会社 | プリント配線基板装置 |
JP3926880B2 (ja) * | 1997-03-31 | 2007-06-06 | 富士通株式会社 | 多層プリント板 |
JP3058121B2 (ja) * | 1997-05-19 | 2000-07-04 | 日本電気株式会社 | プリント基板 |
-
1996
- 1996-10-07 JP JP8284688A patent/JP3036629B2/ja not_active Expired - Lifetime
-
1997
- 1997-10-04 TW TW086114498A patent/TW351909B/zh not_active IP Right Cessation
- 1997-10-06 EP EP97942258A patent/EP0873046B1/en not_active Expired - Lifetime
- 1997-10-06 WO PCT/JP1997/003566 patent/WO1998016092A1/ja active IP Right Grant
- 1997-10-06 DE DE69733118T patent/DE69733118T2/de not_active Expired - Lifetime
- 1997-10-06 KR KR10-1998-0704231A patent/KR100494821B1/ko not_active IP Right Cessation
- 1997-10-06 US US09/068,763 patent/US6166457A/en not_active Expired - Lifetime
- 1997-10-06 CN CN97192035A patent/CN1113584C/zh not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1322386C (zh) * | 2004-01-09 | 2007-06-20 | 佛山市顺德区顺达电脑厂有限公司 | 可抑制电磁干扰的抵销电路及其运行方法 |
CN107018675A (zh) * | 2015-11-27 | 2017-08-04 | 西门子保健有限责任公司 | 用于减小最大的电场强度的电路装置、具有这样的电路装置的高电压产生单元和具有这样的高电压产生单元的伦琴射线发生器 |
CN107018675B (zh) * | 2015-11-27 | 2019-06-28 | 西门子保健有限责任公司 | 用于减小最大的电场强度的电路装置 |
CN111123065A (zh) * | 2018-10-30 | 2020-05-08 | 浙江宇视科技有限公司 | 印刷电路板布线检视方法及装置 |
CN112910246A (zh) * | 2021-01-20 | 2021-06-04 | 华中科技大学 | 一种pcb功率环路emi抑制电路 |
Also Published As
Publication number | Publication date |
---|---|
TW351909B (en) | 1999-02-01 |
EP0873046A4 (en) | 2001-02-07 |
WO1998016092A1 (fr) | 1998-04-16 |
JP3036629B2 (ja) | 2000-04-24 |
EP0873046A1 (en) | 1998-10-21 |
KR100494821B1 (ko) | 2005-09-30 |
DE69733118D1 (de) | 2005-06-02 |
DE69733118T2 (de) | 2005-12-01 |
JPH10112574A (ja) | 1998-04-28 |
CN1113584C (zh) | 2003-07-02 |
KR19990071943A (ko) | 1999-09-27 |
US6166457A (en) | 2000-12-26 |
EP0873046B1 (en) | 2005-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1113584C (zh) | 印刷电路板装置 | |
US8107254B2 (en) | Integrating capacitors into vias of printed circuit boards | |
CN1610971A (zh) | 具有垂直连接电容器的电子装置及其制造方法 | |
CN200953345Y (zh) | 具有指叉结构的内嵌式电容器 | |
CN1062377C (zh) | 多层穿心式电容器阵列 | |
CN1284835A (zh) | 多层印刷电路板 | |
CN1621995A (zh) | 谐振树驱动的时钟分配栅格 | |
CN1685509A (zh) | 具有背侧面空穴安装电容器的电子封装及其加工方法 | |
CN1154645A (zh) | 多层印刷电路板 | |
US20100118501A1 (en) | Integrated inductor | |
TW200839812A (en) | Capacitors, circuit having the same and integrated circuit substrate | |
CN1468448A (zh) | 具有埋置电容器的电子封装及其制造方法 | |
CN1691871A (zh) | 元件内置型多层基板 | |
CN100343989C (zh) | 集成电路芯片组件 | |
US7016198B2 (en) | Printed circuit board having outer power planes | |
CN1864259A (zh) | 电子器件及其承载衬底 | |
CN1541414A (zh) | 具有侧向连接的电容器的电子组件及其制造方法 | |
CN101048030A (zh) | 印刷线路板,印刷线路板半导体封装及含有印刷电路板的电子装置 | |
CN1469545A (zh) | 宽带除噪特性好、构造小型简单的传送线路型噪声滤波器 | |
US8332790B1 (en) | Capacitive decoupling method and module | |
JPH10223997A (ja) | プリント配線基板 | |
JP2008198761A (ja) | 半導体装置 | |
CN1317923C (zh) | 一种具内藏电容的基板结构 | |
CN1725694A (zh) | 具有滤波装置的网口 | |
CN1946262A (zh) | 具有传输线型噪声滤波器的电子电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: Tokyo, Japan, Japan Patentee after: Fuji Xerox Corp. Address before: Tokyo, Japan, Japan Patentee before: Fuji Xerox Co., Ltd. |
|
CX01 | Expiry of patent term |
Granted publication date: 20030702 |
|
CX01 | Expiry of patent term |