CN111123065A - 印刷电路板布线检视方法及装置 - Google Patents

Abstract

本申请实施例提供一种印刷电路板布线检视方法及装置，通过获取印刷电路板中的顶层信号层和底层信号层中的信号线以放置至新建的自定义层中，根据自定义层中的信号线的重叠区域以及连通顶层信号层和底层信号层的地网络过孔检测印刷电路板的连通性是否合格。在连通性合格的情况下，获得顶层信号层和底层信号层中属于相同电路模块的元器件中任意两个元器件的地管脚，并检测该地管脚之间的连接路径是否满足预设的长度要求。若满足可确定该印刷电路板布线合格。提供了一种印刷电路板地网络连通性及电路模块环路最小化的自动检视方法，可实现布线效率的提高，且提高了PCB板的设计质量。

Description

印刷电路板布线检视方法及装置

技术领域

本发明涉及印刷电路板技术领域，具体而言，涉及一种印刷电路板布线检视方法及装置。

背景技术

在进行印刷电路板设计时，需要考虑信号完整性及电磁兼容性。常见的印刷电路板一般由表层信号层(顶层信号层和底层信号层)、内层信号层、地层铜皮及由绝缘材料组成的介质层等叠加而成。为了降低成本，现在常采用两层板设计，由于缺少完整地平面参考，增加了PCB(Print Circuit Board，印刷电路板)设计难度且易引起信号回流路径加大，及信号完整性的问题。现有技术中针对两层板地网络回路问题的检测时，一般仅局限于导通与否的检测，且还停留在人工检测的方式上，检查过程繁杂并且检测不全面。

发明内容

有鉴于此，本申请的目的在于，提供一种印刷电路板布线检视方法及装置以改善上述问题。

本申请实施例提供一种印刷电路板布线检视方法，所述方法包括：

分别获取印刷电路板中的顶层信号层和底层信号层中的信号线，并将获得的信号线放置至新建的自定义层；

根据所述自定义层中的从所述顶层信号层获得的信号线及从所述底层信号层获得的信号线之间的重叠区域以及连通所述顶层信号层和所述底层信号层的地网络过孔检测所述印刷电路板的连通性是否合格；

若合格，则获得所述顶层信号层和所述底层信号层中属于相同电路模块的元器件中任意两个元器件的地管脚，并检测所述任意两个元器件的地管脚之间的连接路径是否满足预设的长度要求；

若所述任意两个元器件的地管脚之间的连接路径满足所述预设的长度要求，则确定所述印刷电路板布线合格。

可选地，所述根据所述自定义层中的从所述顶层信号层获得的信号线及从所述底层信号层获得的信号线之间的重叠区域以及连通所述顶层信号层和所述底层信号层的地网络过孔检测所述印刷电路板的连通性是否合格的步骤，包括：

获得所述自定义层中的从所述顶层信号层获得的信号线和从所述底层信号层获得的信号线之间的多个重叠区域，并获得各个所述重叠区域的位置信息；

分别获取连通所述顶层信号层和所述底层信号层的地网络过孔的位置信息；

根据各个所述重叠区域的位置信息和各所述地网络过孔的位置信息检测各所述重叠区域是否存在地网络过孔；

若存在，则确定所述印刷电路板的连通性合格。

可选地，所述获得各个所述重叠区域的位置信息的步骤，包括：

针对各所述重叠区域，获得该重叠区域的边缘点中的目标点，并获得各所述目标点的坐标值；

根据所述重叠区域的所有目标点的坐标值计算得到所述重叠区域的位置信息。

可选地，所述检测所述任意两个元器件的地管脚之间的连接路径是否满足预设的长度要求的步骤，包括：

获得所述任意两个元器件的地管脚之间的所有网络路径中的目标网络路径；

比对所有目标网络路径中的各目标网络路径的长度以获得所述所有目标网络路径中的最短目标网络路径；

检测所述最短目标网络路径的长度是否小于所述任意两个元器件的地管脚之间的直线路径的长度的预设倍数；

若小于，则确定所述任意两个元器件的地管脚之间的连接路径满足预设的长度要求。

可选地，所述获得所述任意两个元器件的地管脚之间的所有网络路径中的目标网络路径的步骤，包括：

从连接所述任意两个元器件的地管脚的所有网络路径中的其中一条网络路径开始进行路径寻历；

若所述网络路径的路径寻历长度超过预设长度，则停止对所述网络路径的路径寻历，并对所述所有网络路径中的其他网络路径进行路径寻历以获得所述所有网络路径中的路径寻历长度小于所述预设长度的网络路径，并标记为目标网络路径。

本申请另一实施例还提供一种印刷电路板布线检视装置，所述装置包括：

第一获取模块，用于分别获取印刷电路板中的顶层信号层和底层信号层中的信号线，并将获得的信号线放置至新建的自定义层；

第一检测模块，用于根据所述自定义层中的从所述顶层信号层获得的信号线及从所述底层信号层获得的信号线之间的重叠区域以及连通所述顶层信号层和所述底层信号层的地网络过孔检测所述印刷电路板的连通性是否合格；

第二获取模块，用于在所述印刷电路板的连通性合格时，获得所述顶层信号层和所述底层信号层中属于相同电路模块的元器件中任意两个元器件的地管脚；

第二检测模块，用于检测所述任意两个元器件的地管脚之间的连接路径是否满足预设的长度要求；

确定模块，用于在所述任意两个元器件的地管脚之间的连接路径满足所述预设的长度要求，确定所述印刷电路板布线合格。

可选地，所述第一检测模块包括：

重叠区域位置信息获取单元，用于获得所述自定义层中的从所述顶层信号层获得的信号线和从所述底层信号层获得的信号线之间的多个重叠区域，并获得各个所述重叠区域的位置信息；

地网络过孔位置信息获取单元，用于获取连通所述顶层信号层和所述底层信号层的地网络过孔的位置信息；

第一检测单元，用于根据各个所述重叠区域的位置信息和各所述地网络过孔的位置信息检测各所述重叠区域是否存在地网络过孔；

第一确定单元，用于在各所述重叠区域存在与其位置对应的地网络过孔时，确定所述印刷电路板的连通性合格。

可选地，所述重叠区域位置信息获取单元包括：

边缘点获取子单元，用于针对各所述重叠区域，获得该重叠区域的边缘点中的目标点，并获得各所述目标点的坐标值；

计算子单元，用于根据所述重叠区域的所有目标点的坐标值计算得到所述重叠区域的位置信息

可选地，所述第二检测模块包括：

目标网络路径获取单元，用于获得所述任意两个元器件的地管脚之间的所有网络路径中的目标网络路径；

比对单元，用于比对所有目标网络路径中的各目标网络路径的长度以获得所述所有目标网络路径中的最短目标网络路径；

第二检测单元，用于检测所述最短目标网络路径的长度是否小于预设倍数的所述任意两个元器件的地管脚之间的直线路径的长度；

第二确定单元，用于在所述最短目标网络路径的长度小于所述任意两个元器件的地管脚之间的直线路径的长度的预设倍数时，确定所述任意两个元器件的地管脚之间的连接路径满足预设的长度要求。

可选地，所述目标网络路径获取单元包括：

路径寻历子单元，用于从连接所述任意两个元器件的地管脚的所有网络路径中的其中一条网络路径开始进行路径寻历；

目标网络路径获取子单元，用于在所述网络路径的路径寻历长度超过预设长度，则停止对所述网络路径的路径寻历，并对所述所有网络路径中的其他网络路径进行路径寻历以获得所述所有网络路径中的路径寻历长度小于所述预设长度的网络路径，并标记为目标网络路径。

本申请实施例提供的印刷电路板布线检视方法及装置，通过获取印刷电路板中的顶层信号层和底层信号层中的信号线以放置至新建的自定义层中，根据自定义层中的信号线的重叠区域以及连通顶层信号层和底层信号层的地网络过孔检测印刷电路板的连通性是否合格。在连通性合格的情况下，获得顶层信号层和底层信号层中属于相同电路模块的元器件中任意两个元器件的地管脚，并检测该地管脚之间的连接路径是否满足预设的长度要求。若满足可确定该印刷电路板布线合格。提供了一种印刷电路板地网络连通性及电路模块环路最小化的自动检视方法，可实现布线效率的提高，且提高了PCB板的设计质量。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的电子设备的结构框图。

图2为本申请实施例提供的印刷电路板布线检视方法的流程图。

图3为数字电路原理图。

图4为现有技术中常见的PCB板叠层结构示意图。

图5为本申请实施例提供的待检视的PCB板的层级结构示意图。

图6为本申请实施例提供的待检视的PCB板的另一层级结构示意图。

图7为图2中步骤S120的子步骤的流程图。

图8为图7中步骤S121的子步骤的流程图。

图9为图2中步骤S130的子步骤的流程图。

图10为本申请实施例提供的印刷电路板布线检视装置的功能模块框图。

图11为本申请实施例提供的第一检测模块的功能模块框图。

图12为本申请实施例提供的第二检测模块的功能模块框图。

图标：100-电子设备；110-印刷电路板布线检视装置；111-第一获取模块；112-第一检测模块；1121-重叠区域位置信息获取单元；1122-地网络过孔位置信息获取单元；1123-第一检测单元；1124-第一确定单元；113-第二获取模块；114-第二检测模块；1141-目标网络路径获取单元；1142-比对单元；1143-第二检测单元；1144-第二确定单元；115-确定模块；120-存储器；130-处理器。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

如图1所示，本发明实施例提供了一种电子设备100，所述电子设备100包括存储器120、处理器130和印刷电路板布线检视装置110。

所述存储器120和处理器130之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。所述印刷电路板布线检视装置110包括至少一个可以软件或固件(firmware)的形式存储于所述存储器120中的软件功能模块。所述处理器130用于执行所述存储器120中存储的可执行的计算机程序，例如，所述印刷电路板布线检视装置110所包括的软件功能模块及计算机程序等，以实现印刷电路板布线检视方法。

其中，所述存储器120可以是，但不限于，随机存取存储器(Random AccessMemory，RAM)，只读存储器(Read Only Memory，ROM)，可编程只读存储器(ProgrammableRead-Only Memory，PROM)，可擦除只读存储器(Erasable Programmable Read-OnlyMemory，EPROM)，电可擦除只读存储器(Electric Erasable Programmable Read-OnlyMemory，EEPROM)等。其中，存储器120用于存储程序，所述处理器130在接收到执行指令后，执行所述程序。

所述处理器130可能是一种集成电路芯片，具有信号的处理能力。上述的处理器130可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器130也可以是任何常规的处理器等。

可以理解，图1所示的结构仅为示意，所述电子设备100还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。图1中所示的各组件可以采用硬件、软件或其组合实现。

可选地，所述电子设备100的具体类型不受限制，例如，可以是，但不限于，个人电脑(personal computer，PC)、平板电脑、个人数字助理(personal digital assistant，PDA)、移动上网设备(mobile Internet device，MID)、web(网站)服务器、数据服务器等具有处理功能的设备。

结合图2，本发明实施例还提供一种可应用于上述电子设备100的印刷电路板布线检视方法。其中，所述方法有关的流程所定义的方法步骤可以由所述处理器130实现。下面将对图2所示的具体流程进行详细阐述。

步骤S110，分别获取印刷电路板中的顶层信号层和底层信号层中的信号线，并将获得的信号线放置至新建的自定义层。

结合图3所示的数字电路原理图，数字信号的传播是从一个逻辑门向另一逻辑门，信号通过导线从输出端送到接收端，看起来似乎是单向流动的。但是根据基本电路原理可知，信号是由电流传播的，明确的说是电子的运动，电子流的特性之一就是电子并不会作停留，无论电流流到哪里必须要回来，因此电流总是在环路中流动的，电路中任意的信号都是以一个闭合回路的形式存在。

对于高频信号传输，实际上是对传输线与直流层之间包夹的介质电容充电的过程。数字电路通常借助于地和电源平面来完成回流。高频信号和低频信号的回流通路是不相同的，低频信号回流选择阻抗最低路径，高频信号选择感抗最低的路径。当电流从信号的驱动器出发，流经信号线注入信号的接收端，总有一个与之方向相反的返回电流。从负载的地引脚出发，经过敷铜平面，流向信号源，与流经信号线上的电流构成闭合回路。高频的电流在电阻一定的情况下，总是流向感抗最小的方向。

经典的常见的PCB叠层结构如图4所示，其中，第二层和第三层作为完整参考平面，为信号提供最小回流路径。但是随着降成本的需求，目前常采用两层板设计，由于缺少完整地平面参考，会引起信号回流路径加大，也易导致信号完整性较差的问题。

本实施例中针对两层结构的PCB板设计了一种检视方案，可对该类PCB板进行地网络连通性的检查及电路模块环路最小化检视，可实现布线效率的提高，保证了PCB板的设计质量。

请参阅图5和图6，本实施例中的待检视的PCB板包括顶层信号层及底层信号层，顶层信号层及底层信号层中的信号线包括基本网络连线和铜皮，其中，在顶层信号层上的基本网络连线沿第一方向布线，在底层信号层上的基本网络连线沿与第一方向垂直的第二方向布线。可选地，第一方向可为经线方向、第二方向为纬线方向，或者第一方向为纬线方向、第二方向为经线方向。在经线方向和纬线方向上的基本网络连线的交点处一般会布设地网络过孔，以连通上下两层的网络连线。

本实施例中，通过对检查软件进行二次开发以对待检视的PCB板进行检查，所述检查软件可采用现有技术中的常用软件，例如ALLEGRO软件，本实施例中对此不作具体限制。

如上述的两层结构的待检视PCB板经常会发生因顶层信号层和底层信号层地网络没有充分打孔连接导致的回路过远或者地网络不合理的问题。因此，在本实施例中可预先新建一自定义层，该自定义层为空白层，不包括任意信号线及元器件。可分别获取印刷电路板中的顶层信号层以及底层信号层中的信号线，并将获得的信号线放置至新建的自定义层。如此，采用将顶层信号层及底层信号层中的信号线放置至自定义层中的方式，可将两层的信号线集中至同一层中，便于获得两层的信号线的重叠部分。

步骤S120，根据所述自定义层中的从所述顶层信号层获得的信号线及从所述底层信号层获得的信号线之间的重叠区域以及连通所述顶层信号层和所述底层信号层的地网络过孔检测所述印刷电路板的连通性是否合格。

本实施例中，可获得自定义层中信号线的重叠区域，并获取连通顶层信号层和底层信号层的地网络过孔，根据重叠区域以及地网络过孔的位置关系以检测印刷电路板的连通性。

请参阅图7，在本实施例中，步骤S120可包括以下子步骤：

步骤S121，获得所述自定义层中的从所述顶层信号层获得的信号线和从所述底层信号层获得的信号线之间的多个重叠区域，并获得各个所述重叠区域的位置信息。

步骤S122，获取连通所述顶层信号层和所述底层信号层的地网络过孔的位置信息。

步骤S123，根据各个所述重叠区域的位置信息和各所述地网络过孔的位置信息检测各所述重叠区域是否存在地网络过孔。

步骤S124，若各所述重叠区域均存在地网络过孔，则确定所述印刷电路板的连通性合格。

本实施例中，在将两层中的信号线均放置至自定义层后，从顶层信号层中获得的信号线和从底层信号层中获得的信号线将有多个重叠区域。可获得该多个重叠区域中各所述重叠区域的位置信息。

请参阅图8，在本实施例中，可通过以下步骤获得各个重叠区域的位置信息：

步骤S1211，针对各所述重叠区域，获得该重叠区域的边缘点中的目标点，并获得各所述目标点的坐标值。

步骤S1212，根据所述重叠区域的所有目标点的坐标值计算得到所述重叠区域的位置信息。

需要说明的是，在本实施例中，顶层信号层及底层信号层两者的位置平行且对应设置，其尺寸、形状相同。并且新建的自定义层其尺寸及形状分别与顶层信号层和底层信号层相同。可以自定义层的中心点或者是某个角点为坐标原点建立坐标轴，针对各个重叠区域，可获得该重叠区域的边缘点中的目标点，并获得各个目标点在该坐标轴上的坐标值。其中，边缘点的目标点可根据重叠区域的形状来进行相应选择，例如若重叠区域为不规则的具有角点形状时，则可以选取重叠区域的边缘点的多个不同方向上的角点作为目标点，而若重叠区域为圆形时，则可以选取该圆形区域的边上的三个以上的点作为目标点。需要说明的是，以上仅为举例说明，可根据重叠区域的具体形态确定边缘点的目标点，本实施例对此不做限制。

可根据重叠区域的所有目标点的坐标值计算得到该重叠区域的位置信息。

本实施例中，在顶层信号层和底层信号层上可采用与自定义层上相同的建立坐标轴的方式建立起坐标轴，其中，三者的坐标轴的坐标原点其位置是对应的。可获得连通顶层信号层和底层信号层之间的地网络过孔的位置信息，地网络过孔是用于信号层切换的电气通路，其内壁可涂覆铜，具有导通性。顶层信号层的信号线和底层信号层的信号线由地网络过孔连接起来。

由于自定义层、顶层信号层及底层信号层所建立的坐标轴一致，因此自定义层中的重叠区域的位置信息及连通顶层信号层和底层信号层的地网络过孔的位置信息标准一致，具有可比性。

可选地，根据各个重叠区域的位置信息和各个地网络过孔的位置信息检测各个重叠区域是否均存在与其位置对应的地网络过孔。若每一个重叠区域均存在与其位置对应的地网络过孔，则可以确定所述印刷电路板的连通性合格。若存在不具有与其位置对应的地网络过孔的重叠区域时，则可生成提示信息，以提示设计者进行打孔连接。

步骤S130，若所述印刷电路板的连通性合格，则获得所述顶层信号层和所述底层信号层中属于相同电路模块的元器件中任意两个元器件的地管脚，检测所述任意两个元器件的地管脚之间的连接路径是否满足预设的长度要求。

PCB板的同一电路模块中，例如电源转换模块、数据存取模块等，都是由输入回路、输出回路、反馈回路组成，信号回流的公共路径为地平面，因此，输入地、输出地、系统地三者共同承担整个模块回路稳定性。若任意地与其它地距离较远将可能引起模块系统不稳定，在PCB设计过程中需尽可能保证同一电路模块内部的地回路较近且彼此相连，否则可能导致需进行改板等问题。

本实施例中，可获得顶层信号层及底层信号层中属于相同电路模块的元器件中的任意两个元器件的地管脚，并通过检测该任意两个元器件的地管脚之间的连接路径是否满足预设的长度要求以进行环路最小化检视。

应当理解，在任意两个元器件的地管脚之间可能具有多条网络路径，信号一般从最短路径进行传输。因此，请参阅图9，在本实施例中，步骤S130可包括以下子步骤：

步骤S131，获得所述任意两个元器件的地管脚之间的所有网络路径中的目标网络路径。

步骤S132，比对所述所有目标网络路径中的各目标网络路径的长度以获得所述所有目标网络路径中的最短目标网络路径。

步骤S133，检测所述最短目标网络路径的长度是否小于所述任意两个元器件的地管脚之间的直线路径的长度的预设倍数。

步骤S134，若所述最短目标网络路径的长度小于任意两个元器件的地管脚之间的直线路径的长度的预设倍数时，则确定所述任意两个元器件的地管脚之间的连接路径满足预设的长度要求。

本实施例中，可获得所述任意两个元器件之间的地管脚之间的所有网络路径中的目标网络路径。可选地，可从连接所述任意两个元器件的地管脚的所有网络路径中的其中一条网络路径开始进行路径寻历。若所述网络路径的路径寻历长度超过预设长度，例如2000mil或者1500mil等，则可确定该条网络路径并不是连接该两个任意元器件的地管脚的最短路径，因此可停止对该网络路径的路径寻历，以避免浪费不必要的工作量。并且，可对该任意两个元器件的地管脚之间的所有网络路径中的除该网络路径之外的其他网络路径进行路径寻历。通过此方式可获得所述所有网络路径中的路径寻历长度小于所述预设长度的网络路径，并标记为目标网络路径。即从与某个地管脚相连的所有网络路径中选取一条，沿这条网络路径寻路下一个节点，在到达下一个节点后再任选一条网络路径进行寻历，按此方式，直至若寻历到另一个地管脚则标记该两个地管脚为通路。若从某个节点开始的路径的下一个节点并不是另一个地管脚可能表明该个节点并未导通，则可在该节点的基础上向后退一个节点，从该节点的另一条路径进行寻历。按此方式获得两个地管脚之间的可导通的所有未超过预设长度的网络路径。

在获得目标网络路径后，目标网络路径可能包括多条，因此，可比对各目标网络路径的长度以获得所有目标网络路径中的最短目标网络路径。可获取该任意两个元器件的地管脚之间的直线路径的长度，检测获得的最短目标网络路径的长度是否小于所述直线路径的长度的预设倍数，例如2倍或者是3倍等。若小于，则可确定该任意两个元器件的地管脚之间的连接路径满足预设的长度要求。如果该任意两个元器件之间的最短目标网络路径大于或等于其直线路径的长度的预设倍数，可判定可能会因地回路过长而引起模块系统不稳定的问题。

步骤S140，若所述任意两个元器件的地管脚之间的连接路径满足所述预设的长度要求，则确定所述印刷电路板布线合格。

本实施例中，可按上述的方式对同一电路模块中的所有任意两个元器件的地管脚之间的连接路径进行地回路检视，且对PCB板上的所有电路模块完成地回路检视。在出现任意两个元器件的地管脚之间的连接路径不满足预设的长度要求的情况下，可生成提示信息以提示设计者及时进行整改。若每一个电路模块中的所有任意两个元器件的地管脚之间的连接路径均满足预设的长度要求时，可确定所述印刷电路板布线合格。

请参阅图10，本申请实施例还提供一种应用于上述电子设备100的印刷电路板布线检视装置110，所述装置包括第一获取模块111、第一检测模块112、第二获取模块113、第二检测模块114以及确定模块115。

所述第一获取模块111，用于分别获取印刷电路板中的顶层信号层和底层信号层中的信号线，并将获得的信号线放置至新建的自定义层。

在本实施例中，关于第一获取模块111的描述具体可参考对图2所示的步骤S110的详细描述，即步骤S110可以由第一获取模块111执行。

所述第一检测模块112，用于根据所述自定义层中的从所述顶层信号层获得的信号线及从所述底层信号层获得的信号线之间的重叠区域以及连通所述顶层信号层和所述底层信号层的地网络过孔检测所述印刷电路板的连通性是否合格。

在本实施例中，关于第一检测模块112的描述具体可参考对图2所示的步骤S120的详细描述，即步骤S120可以由第一检测模块112执行。

所述第二获取模块113，用于在所述印刷电路板的连通性合格时，获得所述顶层信号层和所述底层信号层中属于相同电路模块的元器件中任意两个元器件的地管脚。

所述第二检测模块114，用于检测所述任意两个元器件的地管脚之间的连接路径是否满足预设的长度要求。

在本实施例中，关于第二获取模块113和第二检测模块114的描述具体可参考对图2所示的步骤S130的详细描述，即步骤S130可以由第二获取模块113和第二检测模块114执行。

所述确定模块115，用于在所述任意两个元器件的地管脚之间的连接路径满足所述预设的长度要求，确定所述印刷电路板布线合格。

在本实施例中，关于确定模块115的描述具体可参考对图2所示的步骤S140的详细描述，即步骤S140可以由确定模块115执行。

可选地，请参阅图11，在本实施例中，所述第一检测模块112包括重叠区域位置信息获取单元1121、地网络过孔位置信息获取单元1122、第一检测单元1123及第一确定单元1124。

所述重叠区域位置信息获取单元1121，用于获得所述自定义层中的从所述顶层信号层获得的信号线和从所述底层信号层获得的信号线之间的多个重叠区域，并获得各个所述重叠区域的位置信息。

在本实施例中，关于重叠区域位置信息获取单元1121的描述具体可参考对图7所示的步骤S121的详细描述，即步骤S121可以由重重叠区域位置信息获取单元1121执行。

其中，在本实施例中，所述重叠区域位置信息获取单元1121包括边缘点获取子单元及计算子单元。

所述边缘点获取子单元，用于针对各所述重叠区域，获得该重叠区域的边缘点中的目标点，并获得各所述目标点的坐标值。

所述计算子单元，用于根据所述重叠区域的所有目标点的坐标值计算得到所述重叠区域的位置信息。

所述地网络过孔位置信息获取单元1122，用于获取连通所述顶层信号层和所述底层信号层的地网络过孔的位置信息。

在本实施例中，关于地网络过孔位置信息获取单元1122的描述具体可参考对图7所示的步骤S122的详细描述，即步骤S122可以由地网络过孔位置信息获取单元1122执行。

所述第一检测单元1123，用于根据各个所述重叠区域的位置信息和各所述地网络过孔的位置信息检测各所述重叠区域是否存在地网络过孔。

在本实施例中，关于第一检测单元1123的描述具体可参考对图7所示的步骤S123的详细描述，即步骤S123可以由第一检测单元1123执行。

所述第一确定单元1124，用于在各所述重叠区域存在与其位置对应的地网络过孔时，确定所述印刷电路板的连通性合格。

在本实施例中，关于第一确定单元1124的描述具体可参考对图7所示的步骤S124的详细描述，即步骤S124可以由第一确定单元1124执行。

可选地，请参阅图12，在本实施例中，所述第二检测模块114包括目标网络路径获取单元1141、比对单元1142、第二检测单元1143以及第二确定单元1144。

所述目标网络路径获取单元1141，用于获得所述任意两个元器件的地管脚之间的所有网络路径中的目标网络路径。

在本实施例中，关于目标网络路径获取单元1141的描述具体可参考对图9所示的步骤S131的详细描述，即步骤S131可以由目标网络路径获取单元1141执行。

其中，在本实施例中，所述目标网络路径获取单元1141包括路径寻历子单元及目标网络路径获取子单元。

所述路径寻历子单元，用于从连接所述任意两个元器件的地管脚的所有网络路径中的其中一条网络路径开始进行路径寻历。

所述目标网络路径获取子单元，用于在所述网络路径的路径寻历长度超过预设长度，则停止对所述网络路径的路径寻历，并对所述所有网络路径中的其他网络路径进行路径寻历以获得所述所有网络路径中的路径寻历长度小于所述预设长度的网络路径，并标记为目标网络路径。

所述比对单元1142，用于比对所述所有目标网络路径中的各目标网络路径的长度以获得所述所有目标网络路径中的最短目标网络路径。

在本实施例中，关于比对单元1142的描述具体可参考对图9所示的步骤S132的详细描述，即步骤S132可以由比对单元1142执行。

所述第二检测单元1143，用于检测所述最短目标网络路径的长度是否小于预设倍数的所述任意两个元器件的地管脚之间的直线路径的长度。

在本实施例中，关于第二检测单元1143的描述具体可参考对图9所示的步骤S133的详细描述，即步骤S133可以由第二检测单元1143执行。

所述第二确定单元1144，用于在所述最短目标网络路径的长度小于所述任意两个元器件的地管脚之间的直线路径的长度的预设倍数时，确定所述任意两个元器件的地管脚之间的连接路径满足预设的长度要求。

在本实施例中，关于第二确定单元1144的描述具体可参考对图9所示的步骤S134的详细描述，即步骤S134可以由第二确定单元1144执行。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置的具体工作过程，可以参考前述方法中的对应过程，在此不再过多赘述。

综上所述，本申请实施例提供的印刷电路板布线检视方法及装置，通过获取印刷电路板中的顶层信号层和底层信号层中的信号线以放置至新建的自定义层中，根据自定义层中的信号线的重叠区域以及连通顶层信号层和底层信号层的地网络过孔检测印刷电路板的连通性是否合格。在连通性合格的情况下，获得顶层信号层和底层信号层中属于相同电路模块的元器件中任意两个元器件的地管脚，并检测该地管脚之间的连接路径是否满足预设的长度要求。若满足可确定该印刷电路板布线合格。提供了一种印刷电路板地网络连通性及电路模块环路最小化的自动检视方法，可实现布线效率的提高，且提高了PCB板的设计质量。

在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本发明的实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种印刷电路板布线检视方法，其特征在于，所述方法包括：

分别获取印刷电路板中的顶层信号层和底层信号层中的信号线，并将获得的信号线放置至新建的自定义层；

根据所述自定义层中的从所述顶层信号层获得的信号线及从所述底层信号层获得的信号线之间的重叠区域以及连通所述顶层信号层和所述底层信号层的地网络过孔检测所述印刷电路板的连通性是否合格；

若合格，则获得所述顶层信号层和所述底层信号层中属于相同电路模块的元器件中任意两个元器件的地管脚，并检测所述任意两个元器件的地管脚之间的连接路径是否满足预设的长度要求；

若所述任意两个元器件的地管脚之间的连接路径满足所述预设的长度要求，则确定所述印刷电路板布线合格。

2.根据权利要求1所述的印刷电路板布线检视方法，其特征在于，所述根据所述自定义层中的从所述顶层信号层获得的信号线及从所述底层信号层获得的信号线之间的重叠区域以及连通所述顶层信号层和所述底层信号层的地网络过孔检测所述印刷电路板的连通性是否合格的步骤，包括：

获得所述自定义层中的从所述顶层信号层获得的信号线和从所述底层信号层获得的信号线之间的多个重叠区域，并获得各个所述重叠区域的位置信息；

获取连通所述顶层信号层和所述底层信号层的地网络过孔的位置信息；

根据各个所述重叠区域的位置信息和各所述地网络过孔的位置信息检测各所述重叠区域是否存在地网络过孔；

若存在，则确定所述印刷电路板的连通性合格。

3.根据权利要求2所述的印刷电路板布线检视方法，其特征在于，所述获得各个所述重叠区域的位置信息的步骤，包括：

针对各所述重叠区域，获得该重叠区域的边缘点中的目标点，并获得各所述目标点的坐标值；

根据所述重叠区域的所有目标点的坐标值计算得到所述重叠区域的位置信息。

4.根据权利要求1所述的印刷电路板布线检视方法，其特征在于，所述检测所述任意两个元器件的地管脚之间的连接路径是否满足预设的长度要求的步骤，包括：

获得所述任意两个元器件的地管脚之间的所有网络路径中的目标网络路径；

比对所有目标网络路径中的各目标网络路径的长度以获得所述所有目标网络路径中的最短目标网络路径；

检测所述最短目标网络路径的长度是否小于所述任意两个元器件的地管脚之间的直线路径的长度的预设倍数；

若小于，则确定所述任意两个元器件的地管脚之间的连接路径满足预设的长度要求。

5.根据权利要求4所述的印刷电路板布线检视方法，其特征在于，所述获得所述任意两个元器件的地管脚之间的所有网络路径中的目标网络路径的步骤，包括：

从连接所述任意两个元器件的地管脚的所有网络路径中的其中一条网络路径开始进行路径寻历；

若所述网络路径的路径寻历长度超过预设长度，则停止对所述网络路径的路径寻历，并对所述所有网络路径中的其他网络路径进行路径寻历以获得所述所有网络路径中的路径寻历长度小于所述预设长度的网络路径，并标记为目标网络路径。

6.一种印刷电路板布线检视装置，其特征在于，所述装置包括：

第一获取模块，用于分别获取印刷电路板中的顶层信号层和底层信号层中的信号线，并将获得的信号线放置至新建的自定义层；

第一检测模块，用于根据所述自定义层中的从所述顶层信号层获得的信号线及从所述底层信号层获得的信号线之间的重叠区域以及连通所述顶层信号层和所述底层信号层的地网络过孔检测所述印刷电路板的连通性是否合格；

第二获取模块，用于在所述印刷电路板的连通性合格时，获得所述顶层信号层和所述底层信号层中属于相同电路模块的元器件中任意两个元器件的地管脚；

第二检测模块，用于检测所述任意两个元器件的地管脚之间的连接路径是否满足预设的长度要求；

确定模块，用于在所述任意两个元器件的地管脚之间的连接路径满足所述预设的长度要求，确定所述印刷电路板布线合格。

7.根据权利要求6所述的印刷电路板布线检视装置，其特征在于，所述第一检测模块包括：

重叠区域位置信息获取单元，用于获得所述自定义层中的从所述顶层信号层获得的信号线和从所述底层信号层获得的信号线之间的多个重叠区域，并获得各个所述重叠区域的位置信息；

地网络过孔位置信息获取单元，用于获取连通所述顶层信号层和所述底层信号层的地网络过孔的位置信息；

第一检测单元，用于根据各个所述重叠区域的位置信息和各所述地网络过孔的位置信息检测各所述重叠区域是否存在地网络过孔；

第一确定单元，用于在各所述重叠区域存在与其位置对应的地网络过孔时，确定所述印刷电路板的连通性合格。

8.根据权利要求7所述的印刷电路板布线检视装置，其特征在于，所述重叠区域位置信息获取单元包括：

边缘点获取子单元，用于针对各所述重叠区域，获得该重叠区域的边缘点中的目标点，并获得各所述目标点的坐标值；

计算子单元，用于根据所述重叠区域的所有目标点的坐标值计算得到所述重叠区域的位置信息。

9.根据权利要求6所述的印刷电路板布线检视装置，其特征在于，所述第二检测模块包括：

目标网络路径获取单元，用于获得所述任意两个元器件的地管脚之间的所有网络路径中的目标网络路径；

比对单元，用于比对所有目标网络路径中的各目标网络路径的长度以获得所述所有目标网络路径中的最短目标网络路径；

第二检测单元，用于检测所述最短目标网络路径的长度是否小于预设倍数的所述任意两个元器件的地管脚之间的直线路径的长度；

第二确定单元，用于在所述最短目标网络路径的长度小于所述任意两个元器件的地管脚之间的直线路径的长度的预设倍数时，确定所述任意两个元器件的地管脚之间的连接路径满足预设的长度要求。

10.根据权利要求9所述的印刷电路板布线检视装置，其特征在于，所述目标网络路径获取单元包括：

路径寻历子单元，用于从连接所述任意两个元器件的地管脚的所有网络路径中的其中一条网络路径开始进行路径寻历；

目标网络路径获取子单元，用于在所述网络路径的路径寻历长度超过预设长度，则停止对所述网络路径的路径寻历，并对所述所有网络路径中的其他网络路径进行路径寻历以获得所述所有网络路径中的路径寻历长度小于所述预设长度的网络路径，并标记为目标网络路径。

Images