CN111967218A - 一种走线长度检查方法及系统 - Google Patents

一种走线长度检查方法及系统 Download PDF

Info

Publication number
CN111967218A
CN111967218A CN202010869339.0A CN202010869339A CN111967218A CN 111967218 A CN111967218 A CN 111967218A CN 202010869339 A CN202010869339 A CN 202010869339A CN 111967218 A CN111967218 A CN 111967218A
Authority
CN
China
Prior art keywords
length
routing
vertex
copper sheet
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010869339.0A
Other languages
English (en)
Inventor
吴景霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010869339.0A priority Critical patent/CN111967218A/zh
Publication of CN111967218A publication Critical patent/CN111967218A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/16—Cables, cable trees or wire harnesses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种走线长度检查方法及系统，所述方法包括：获取电源层的所有铜皮信息；获取电源层相邻层的走线信息；根据获取的信息判断走线与每一铜皮的距离，找到与走线距离为0的两个铜皮，确定走线与铜皮相交图形的顶点；计算走线与所述两个铜皮分别相交的面积；根据获取的走线总长、线段宽度和计算得到的面积，求得走线横跨两个铜皮的长度；若所求得长度大于预设长度，则判定走线长度不符合设计要求。所述系统包括：信息获取单元、相交图形确定单元、相交面积计算单元、走线长度计算单元和走线长度比较单元。本发明能够快速、精确地检查走线长度，找出不符合设计要求的走线。

Description

一种走线长度检查方法及系统
技术领域
本发明涉及印刷电路板设计领域，具体涉及一种走线长度检查方法及系统。
背景技术
印刷电路板(PrintedCircuitBoard，PCB)最早使用的是纸基覆铜印制板。自半导体晶体管于20世纪50年代出现以来，对PCB的需求量急剧上升。特别是集成电路的迅速发展及广泛应用，使电子设备的体积越来越小，电路布线密度和难度越来越大，这就要求PCB要不断更新。目前PCB的品种已从单面板发展到双面板、多层板和挠性板；结构和质量也已发展到超高密度、微型化和高可靠性程度；新的设计方法、设计用品和制板材料、制板工艺不断涌现。
目前市场上已有多款计算机辅助设计PCB的应用软件，其中，Cadence是业界应用最广泛的PCB设计软件，它拥有强大的功能和多款相关软件做支撑，还提供了开放式的二次开发接口和较为完善的开发语言库，用户可根据自身的需要进行二次开发。Cadence软件内置了基于C语言和LISP语言的skill语言，Cadence为skill语言提供了丰富的交互式函数，可用于编写设计应用工具，可以大大提高工作效率。
在PCB设计中，为了防止阻抗发生突变，要求与电源层相邻的走线层中横跨电源层两个铜皮(shape)的走线长度不能过长。由于实际设计中走线数量繁多，而现有技术只能通过人工进行检查，一方面人工检查效率低下，需要花费大量的时间；另一方面人工检查的标准不精确，只能对走线长度进行估算，也导致了走线长度检查结果不够精确。
发明内容
为了解决上述技术问题，本发明提出了一种走线长度检查方法及系统，能够快速、精确地检查走线长度，找出不符合设计要求的走线。
为实现上述目的，本发明采用以下技术方案：
一种走线长度检查方法，包括：
获取电源层的所有铜皮信息；
获取电源层相邻层的走线信息；
根据获取的信息判断走线与每一铜皮的距离，找到与走线距离为0的两个铜皮，确定走线与铜皮相交图形的顶点；
计算走线与所述两个铜皮分别相交的面积；
根据获取的走线总长、线段宽度和计算得到的面积，求得走线横跨两个铜皮的长度；
若所求得长度大于预设长度，则判定走线长度不符合设计要求。
进一步地，所述确定走线与铜皮相交图形的顶点，包括：
获取铜皮和走线的顶点坐标；
通过计算走线顶点与铜皮的距离，确定落入铜皮内的走线顶点，作为走线与铜皮相交图形的顶点；
通过计算铜皮顶点与走线的距离，确定落入走线内的铜皮顶点，作为走线与铜皮相交图形的顶点；
计算铜皮边界线段与走线边界线段的交点，作为走线与铜皮相交图形的顶点。
进一步地，所述计算铜皮边界线段与走线边界线段的交点，包括：
确定走线的边界线段：确定落入铜皮内的走线顶点A、B，未落入铜皮内的走线顶点C、D；
判断AC与BD是否有交点，若AC与BD有交点，则走线的边界线段为AD和BC；若AC与BD无交点，则走线的边界线段为AC和BD；
计算线段交点：根据铜皮的边界线段和走线的边界线段计算交点。
进一步地，所述计算走线与所述两个铜皮分别相交的面积，包括：
S＝1/2*[(x1*y2-x2*y1)+(x2*y3-x3*y2)+...+(xk*yk+1-xk+1*yk)+...+(xn*y1-x1*yn)]
其中，S表示相交面积，xn、yn分别表示围成相交图形的第n个顶点的横、纵坐标。
进一步地，所述根据走线总长、线段宽度和计算得到的面积，求得走线横跨两个铜皮的长度，包括：
L＝len-S1/W-S2/W
其中，L表示走线横跨两个铜皮的长度，len表示走线总长，W表示走线的线段宽度，S1、S2分别表示走线与两个铜皮相交的面积。
进一步地，所述预设长度为200mil。
本发明还提出了一种走线长度检查系统，包括：
信息获取单元，用于获取电源层的所有铜皮信息和电源层相邻层的走线信息；
相交图形确定单元，用于根据获取的信息判断走线与每一铜皮的距离，找到与走线距离为0的两个铜皮，确定走线与铜皮相交图形的顶点；
相交面积计算单元，用于计算走线与所述两个铜皮分别相交的面积；
走线长度计算单元，用于根据获取的走线总长、线段宽度和计算得到的面积，求得走线横跨两个铜皮的长度；
走线长度比较单元，用于比较求得长度与预设长度，若所求得长度大于预设长度，则判定走线长度不符合设计要求。
进一步地，所述相交图形确定单元获取铜皮和走线的顶点坐标；
通过计算走线顶点与铜皮的距离，确定落入铜皮内的走线顶点，作为走线与铜皮相交图形的顶点；
通过计算铜皮顶点与走线的距离，确定落入走线内的铜皮顶点，作为走线与铜皮相交图形的顶点；
计算铜皮边界线段与走线边界线段的交点，作为走线与铜皮相交图形的顶点。
进一步地，相交面积计算单元根据公式
S＝1/2*[(x1*y2-x2*y1)+(x2*y3-x3*y2)+...+(xk*yk+1-xk+1*yk)+...+(xn*y1-x1*yn)]计算走线与所述两个铜皮分别相交的面积；其中，S表示相交面积，xn、yn分别表示围成相交图形的第n个顶点的横、纵坐标。
进一步地，所述走线长度计算单元根据公式L＝len-S1/W-S2/W求得走线横跨两个铜皮的长度；其中，L表示走线横跨两个铜皮的长度，len表示走线总长，W表示走线的线段宽度，S1、S2分别表示走线与两个铜皮相交的面积。
本发明的有益效果是：
本发明通过提出一种走线长度检查方法及系统，解决了通过人工检查走线时效率低、精度差的问题，能够精确计算横跨两个铜皮的走线长度数值，并且与预设的长度上限进行比较，实现了自动化查找不符合长度设计要求的走线，提高了PCB设计的效率和精度。
附图说明
图1是本发明实施例走线长度检查方法流程示意图；
图2是本发明实施例电源层铜皮和走线结构示意图；
图3是本发明实施例走线长度检查系统结构示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
如图1所示，本发明实施例公开了一种走线长度检查方法，包括：
获取电源层的所有铜皮信息；
获取电源层相邻层的走线信息；
根据获取的信息判断走线与每一铜皮的距离，找到与走线距离为0的两个铜皮，确定走线与铜皮相交图形的顶点；
计算走线与所述两个铜皮分别相交的面积；
根据获取的走线总长、线段宽度和计算得到的面积，求得走线横跨两个铜皮的长度；
若所求得长度大于预设长度，则判定走线长度不符合设计要求。
具体地，结合图2所示电源层铜皮和走线结构示意图对本发明实施例的走线长度检查方法作进一步说明。
1)获取铜皮和走线信息：
所述获取的电源层的所有铜皮(shape)信息存放在数列A中，获取的电源层相邻层的走线信息存放在数列B中。
遍历数列B，判断走线与每一铜皮的距离，找到与走线距离为0的两个铜皮，本发明实施例以其中一组走线和铜皮为例进行说明，命名为走线route1、铜皮shape1和shape2。
2)确定route1与shape1、shape2相交图形的顶点：
A)通过接口函数(可采用axlPolyFromDB)获取shape1的形状，获取其顶点endPoint，即图2所示a、b、c、d、e点，存放在数列P1中；
B)通过接口函数获取route1的形状，获取其顶点endPoint，即图2所示A、B、C、D点，存放在数列P2中，获取线段的宽度W，通过接口函数(可采用axlDBGetlength)获取route1的总长len；
C)通过接口函数(可采用axlAirgap)计算出route1的顶点到shape1的距离，距离为0的为A点和B点，即A点和B点落入shape1内，为route1与shape1相交图形的顶点；
D)通过接口函数(可采用axlAirgap)计算出shape1的顶点到route1的距离，距离为0的为e点，即e点落入route1内，为route1与shape1相交图形的顶点；
E)判断AC与BD是否有交点，若AC与BD有交点，则走线的边界线段为AD和BC；若AC与BD无交点，则走线的边界线段为AC和BD；图2示例中route1的边界线段为AD和BC；
F)计算shape1的边界线段ae、de与route1的边界线段AD、BC的交点，得到route1与shape1相交图形的顶点A1、B1。
上述步骤得到了route1与shape1相交图形的顶点A、B、e、A1、B1，同理可得route1与shape2相交图形的顶点，不再赘述。
3)计算route1与shape1和shape2相交图形的面积：
利用多边形面积计算公式
S＝1/2*[(x1*y2-x2*y1)+(x2*y3-x3*y2)+...+(xk*yk+1-xk+1*yk)+...+(xn*y1-x1*yn)]计算route1与shape1和shape2相交图形的面积，其中，S表示相交面积，xn、yn分别表示围成相交图形的第n个顶点的横、纵坐标，S1表示route1与shape1相交图形的面积，S2表示route1与shape2相交图形的面积。
4)计算route1横跨两个shape的长度：
计算route1横跨两个shape的长度公式为L＝len-S1/W-S2/W，其中，L表示route1横跨两个shape的长度，len表示route1的总长，W表示线段的宽度，S1、S2分别表示route1与shape1、shape2相交的面积。
5)比较走线长度：
对走线横跨两个铜皮的长度设置预设上限，预设上限可选为200mil，当计算求得的走线横跨两个铜皮的长度L大于200mil时，判定走线长度不符合设计要求。
如图3所示，本发明实施例还公开了一种走线长度检查系统，包括：
信息获取单元，用于获取电源层的所有铜皮信息和电源层相邻层的走线信息；
相交图形确定单元，用于根据获取的信息判断走线与每一铜皮的距离，找到与走线距离为0的两个铜皮，确定走线与铜皮相交图形的顶点；
相交面积计算单元，用于计算走线与所述两个铜皮分别相交的面积；
走线长度计算单元，用于根据获取的走线总长、线段宽度和计算得到的面积，求得走线横跨两个铜皮的长度；
走线长度比较单元，用于比较求得长度与预设长度，若所求得长度大于预设长度，则判定走线长度不符合设计要求。
所述相交图形确定单元获取铜皮和走线的顶点坐标；
通过计算走线顶点与铜皮的距离，确定落入铜皮内的走线顶点，作为走线与铜皮相交图形的顶点；
通过计算铜皮顶点与走线的距离，确定落入走线内的铜皮顶点，作为走线与铜皮相交图形的顶点；
计算铜皮边界线段与走线边界线段的交点，作为走线与铜皮相交图形的顶点。
所述相交面积计算单元根据公式
S＝1/2*[(x1*y2-x2*y1)+(x2*y3-x3*y2)+...+(xk*yk+1-xk+1*yk)+...+(xn*y1-x1*yn)]计算走线与所述两个铜皮分别相交的面积；其中，S表示相交面积，xn、yn分别表示围成相交图形的第n个顶点的横、纵坐标。
所述走线长度计算单元根据公式L＝len-S1/W-S2/W求得走线横跨两个铜皮的长度；其中，L表示走线横跨两个铜皮的长度，len表示走线总长，W表示走线的线段宽度，S1、S2分别表示走线与两个铜皮相交的面积。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (10)

1.一种走线长度检查方法，其特征在于，包括：
获取电源层的所有铜皮信息；
获取电源层相邻层的走线信息；
根据获取的信息判断走线与每一铜皮的距离，找到与走线距离为0的两个铜皮，确定走线与铜皮相交图形的顶点；
计算走线与所述两个铜皮分别相交的面积；
根据获取的走线总长、线段宽度和计算得到的面积，求得走线横跨两个铜皮的长度；
若所求得长度大于预设长度，则判定走线长度不符合设计要求。
2.根据权利要求1所述的走线长度检查方法，其特征在于，所述确定走线与铜皮相交图形的顶点，包括：
获取铜皮和走线的顶点坐标；
通过计算走线顶点与铜皮的距离，确定落入铜皮内的走线顶点，作为走线与铜皮相交图形的顶点；
通过计算铜皮顶点与走线的距离，确定落入走线内的铜皮顶点，作为走线与铜皮相交图形的顶点；
计算铜皮边界线段与走线边界线段的交点，作为走线与铜皮相交图形的顶点。
3.根据权利要求2所述的走线长度检查方法，其特征在于，所述计算铜皮边界线段与走线边界线段的交点，包括：
确定走线的边界线段：确定落入铜皮内的走线顶点A、B，未落入铜皮内的走线顶点C、D；
判断AC与BD是否有交点，若AC与BD有交点，则走线的边界线段为AD和BC；若AC与BD无交点，则走线的边界线段为AC和BD；
计算线段交点：根据铜皮的边界线段和走线的边界线段计算交点。
4.根据权利要求2所述的走线长度检查方法，其特征在于，所述计算走线与所述两个铜皮分别相交的面积，包括：
S＝1/2*[(x1*y2-x2*y1)+(x2*y3-x3*y2)+...+(xk*yk+1-xk+1*yk)+...+(xn*y1-x1*yn)]
其中，S表示相交面积，xn、yn分别表示围成相交图形的第n个顶点的横、纵坐标。
5.根据权利要求4所述的走线长度检查方法，其特征在于，所述根据走线总长、线段宽度和计算得到的面积，求得走线横跨两个铜皮的长度，包括：
L＝len-S1/W-S2/W
其中，L表示走线横跨两个铜皮的长度，len表示走线总长，W表示走线的线段宽度，S1、S2分别表示走线与两个铜皮相交的面积。
6.根据权利要求1所述的走线长度检查方法，其特征在于，所述预设长度为200mil。
7.一种走线长度检查系统，其特征在于，包括：
信息获取单元，用于获取电源层的所有铜皮信息和电源层相邻层的走线信息；
相交图形确定单元，用于根据获取的信息判断走线与每一铜皮的距离，找到与走线距离为0的两个铜皮，确定走线与铜皮相交图形的顶点；
相交面积计算单元，用于计算走线与所述两个铜皮分别相交的面积；
走线长度计算单元，用于根据获取的走线总长、线段宽度和计算得到的面积，求得走线横跨两个铜皮的长度；
走线长度比较单元，用于比较求得长度与预设长度，若所求得长度大于预设长度，则判定走线长度不符合设计要求。
8.根据权利要求7所述的走线长度检查系统，其特征在于，所述相交图形确定单元获取铜皮和走线的顶点坐标；
通过计算走线顶点与铜皮的距离，确定落入铜皮内的走线顶点，作为走线与铜皮相交图形的顶点；
通过计算铜皮顶点与走线的距离，确定落入走线内的铜皮顶点，作为走线与铜皮相交图形的顶点；
计算铜皮边界线段与走线边界线段的交点，作为走线与铜皮相交图形的顶点。
9.根据权利要求8所述的走线长度检查系统，其特征在于，相交面积计算单元根据公式
S＝1/2*[(x1*y2-x2*y1)+(x2*y3-x3*y2)+...+(xk*yk+1-xk+1*yk)+...+(xn*y1-x1*yn)]计算走线与所述两个铜皮分别相交的面积；其中，S表示相交面积，xn、yn分别表示围成相交图形的第n个顶点的横、纵坐标。
10.根据权利要求9所述的走线长度检查系统，其特征在于，所述走线长度计算单元根据公式L＝len-S1/W-S2/W求得走线横跨两个铜皮的长度；其中，L表示走线横跨两个铜皮的长度，len表示走线总长，W表示走线的线段宽度，S1、S2分别表示走线与两个铜皮相交的面积。
CN202010869339.0A 2020-08-28 2020-08-28 一种走线长度检查方法及系统 Withdrawn CN111967218A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010869339.0A CN111967218A (zh) 2020-08-28 2020-08-28 一种走线长度检查方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010869339.0A CN111967218A (zh) 2020-08-28 2020-08-28 一种走线长度检查方法及系统

Publications (1)

Publication Number Publication Date
CN111967218A true CN111967218A (zh) 2020-11-20

Family

ID=73390511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010869339.0A Withdrawn CN111967218A (zh) 2020-08-28 2020-08-28 一种走线长度检查方法及系统

Country Status (1)

Country Link
CN (1) CN111967218A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114184831A (zh) * 2021-11-04 2022-03-15 苏州浪潮智能科技有限公司 一种电源铜皮的通流能力检测方法和系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114184831A (zh) * 2021-11-04 2022-03-15 苏州浪潮智能科技有限公司 一种电源铜皮的通流能力检测方法和系统
CN114184831B (zh) * 2021-11-04 2024-01-26 苏州浪潮智能科技有限公司 一种电源铜皮的通流能力检测方法和系统

Similar Documents

Publication Publication Date Title
CN111368493B (zh) 一种基于稀疏网格的自动版图布线生成方法
JP4294647B2 (ja) プリント基板設計装置とｃａｄシステム
CN105405117B (zh) 基于图像轮廓的角点提取方法及装置
US9672611B2 (en) Pattern analysis method of a semiconductor device
CN111368499B (zh) 零件引脚走线方向检查方法、装置、设备及存储介质
CN111123065B (zh) 印刷电路板布线检视方法及装置
CN111967218A (zh) 一种走线长度检查方法及系统
CN110135082B (zh) 一种pcb设计中负片层铜皮避让过孔的方法
US10176288B1 (en) System and method for placing components in an electronic circuit design
US8781783B2 (en) System and method for checking ground vias of a controller chip of a printed circuit board
JP4728944B2 (ja) 電源ノイズ解析モデル生成プログラム及び電源ノイズ解析モデル作成装置
US20050193354A1 (en) Method of extraction of wire capacitances in LSI device having diagonal wires and extraction program for same
US7519936B2 (en) Unallocatable space depicting system and method for a component on a printed circuit board
CN111291527B (zh) 一种差分线间距检查方法、装置、设备及存储介质
CN110377978B (zh) 一种pcb设计中bga封装下放置0402阻容件的方法和系统
CN111199133B (zh) 一种自动布线绕线的方法
TW200538919A (en) System and method for checking split plane of motherboard layout
US20090243121A1 (en) Semiconductor integrated circuit and layout method for the same
CN111929495B (zh) 一种内存功耗测试装置、系统及其应用方法
JP2008052499A (ja) 熱伝導率算出装置、熱伝導率算出方法および熱伝導率算出プログラム
Gautam et al. Gate Drive for Power Electronic Converters: An Insight into KiCAD’s PCB design!
CN113392613B (zh) 一种电路板布线方法、系统及装置
CN106682413B (zh) 表贴集成电路引线基面的确定方法
CN111310406A (zh) 内存插槽接地引脚地孔检查方法、装置、设备及存储介质
JP2016176958A (ja) 不良検出装置及び不良検出方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20201120

WW01 Invention patent application withdrawn after publication