CN104619112A - 多电路层电路板 - Google Patents

多电路层电路板 Download PDF

Info

Publication number
CN104619112A
CN104619112A CN201310542826.6A CN201310542826A CN104619112A CN 104619112 A CN104619112 A CN 104619112A CN 201310542826 A CN201310542826 A CN 201310542826A CN 104619112 A CN104619112 A CN 104619112A
Authority
CN
China
Prior art keywords
circuit
circuit layer
holding wire
reference planes
those
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310542826.6A
Other languages
English (en)
Inventor
许金达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sunplus Technology Co Ltd
Original Assignee
Sunplus Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunplus Technology Co Ltd filed Critical Sunplus Technology Co Ltd
Priority to CN201310542826.6A priority Critical patent/CN104619112A/zh
Publication of CN104619112A publication Critical patent/CN104619112A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB

Abstract

本发明公开一种多电路层电路板，其包括：两电路层，形成于一基板上，同一电路层包括多个信号线与多个接地参考平面，任两相邻接地参考平面之间配置有至少一信号线，一电路层的该些接地参考平面与另一电路层的该些接地参考平面之间以多个贯孔来彼此电性耦合。该些电路层之一的该些信号线之一完全不重叠于另一电路层的另一信号线，且该些信号线传输信号的切换率高于800MHz。

Description

多电路层电路板
技术领域
本案涉及一种多层印刷电路板(printed circuit board,PCB)，且特别是涉及一种能减少串扰(cross-talk)的多层印刷电路板。
背景技术
高速数字信号系统设计(High Speed Digital System Design)注重高速、高集成密度、低成本，特别是低成本。这促使系统PCB的电路层数降低，以降低成本。
在设计PCB上的信号线时，需考虑下列因素：信号线的参考平面是否完整，信号间线串扰是否严重，及电路板的总宽度能否降低等。
当信号线的切换率(toggle rate)愈来愈高时，如何设计出能操作于高切换率的多电路层电路板是重要努力方向之一。
发明内容
本案的发明目的在于提供一种双电路层印刷电路板，在相邻两电路层上皆设置有信号线，且这些信号线以错位方式排列，用于让同一电路层上的信号线间的间隔加大来减少串扰，更能减少电路板的总宽度。
本案的再一目的在于提供一种双电路层印刷电路板，在相邻两电路层上所设置的信号线不会彼此垂直重叠，以让信号线的参考平面完整。
为达上述目的，根据本案一实施例，提出一种多电路层电路板，包括：两电路层，形成于一基板上，同一电路层包括多个信号线与多个接地参考平面，任两相邻接地参考平面之间配置有至少一信号线，一电路层的该些接地参考平面与另一电路层的该些接地参考平面之间以多个贯孔来彼此电性耦合。该些电路层之一的该些信号线之一完全不重叠于另一电路层的另一信号线，且该些信号线传输信号的切换率高于800MHz。
为了对本案的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图，作详细说明如下：
附图说明
图1为本案实施例的双电路层印刷电路板的立体图；
图2为本案实施例的双电路层印刷电路板的剖视图；
图3为本案实施例的双电路层印刷电路板的上视图；
图4显示出同平面波导(CPWG)的示意图；
图5为本案另一实施例的双电路层印刷电路板的剖视图；
图6为本案又一实施例的双电路层印刷电路板的剖视图。
符号说明
100、100A、100B：印刷电路板
110：基板
L1～L2：电路层    TL1～TL4：信号线
VA：贯孔          G：接地参考平面
D：介质基材       41：接地金属面
42：讯号传输导体  43：介质基材
具体实施方式
本说明书的技术用语参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。以下内容中，对于该领域常见的技术或原理，将不予赘述。
本案的实施例具有一或多个技术特征，然而此并不意味着实现本案者必须同时实施任一实施例中的所有技术特征，或仅能分开实施不同实施例中的一部或全部技术特征。换句话说，可选择性地实施任一实施例中部分或全部的技术特征，或者将这些实施例的技术特征任意组合。
现参考图1～图3，其显示根据本案实施例的多电路层印刷电路板100的立体图、剖视图与上视图。多电路层印刷电路板100比如为双电路层印刷电路板。为方便解释，图1～图3显示出多电路层印刷电路板100的每一层包括2条信号线，但当知，本案并不受限于此。而且，在实作上，印刷电路板的任一电路层可包括更多条信号线，此皆在本案精神范围内。
在图1中，印刷电路板100包括两电路层L1～L2，形成于基板110之上。电路层L1包括信号线TL1～TL2。电路层L2包括信号线TL3～TL4。电路层L1与L2之间以多个贯孔(via)VA来彼此电性耦合。在图1中，符号“G”代表接地参考平面。由图1可看出，在本案实施例中，每一电路层L1与L2都具有信号线，此是本案实施例的重点之一。
现请参考图2，其显示根据本案实施例的电路板100的剖视图。在图2中，GV代表贯孔VA的宽度，G1代表接地参考平面G的宽度，S1是信号线至接地参考平面G间的间隙(space)，W1代表信号线的宽度，S2代表信号线至贯孔VA的间隙，D则是介于电路层L1与L2间的介质基材。
由图1与图2可看出，本案实施例的多电路层电路板包括：两电路层L1与L2，形成于基板110上。同一电路层包括多个信号线与多个接地参考平面。以同一电路层来看，任两相邻接地参考平面之间配置有至少一信号线(比如，以图2来看，在电路层L1上，单一信号线TL3配置于两相邻接地参考平面之间)。一电路层的该些接地参考平面与另一电路层的该些接地参考平面之间以多个贯孔来彼此电性耦合(此可由图2看出)。该些电路层之一的该些信号线之一完全不重叠于另一电路层的另一信号线(以图2来看，电路层L2的信号线TL3完全不重叠于电路层L1的信号TL1)。此外，在本案实施例中，该些信号线(如信号线TL1～TL4)的传输信号的切换率高于800MHz。
接地参考平面G的宽度G1会影响信号线的电磁场(如信号线TL3的电磁场E)能否有良好的参考回路，故而，在本案实施例中，接地参考平面G的宽度G1足够使得信号线的电磁场(如信号线TL3的电磁场E)能有良好的参考回路。
此外，由于贯孔VA有尺寸下限，故而，在本案实施例中，在可能的情况下，贯孔VA的尺寸GV原则上可以设计成尺寸下限，以降低电路板的总宽度。另外，当然地，随着日后技术的进步，贯孔VA的尺寸下限也有可能日益缩小。
另外，如果将所有信号线都放置于同一电路层而且另一电路层都不配置信号线的话(本案实施例并不采用此做法)，由于要考虑信号线间的串扰，所以，电路板的总宽度无法有效减少。进一步说，以所有信号线都放置于同一电路层而且另一电路层都不配置信号线的这种做法来看，如果一电路层有4条信号线的话，两条相邻信号线间之要配置贯孔，而且，信号线与左右两边的贯孔之间也要保持间隙。这样的话，电路板的总宽度不小。
相反地，以本案实施例来看，如图2所示，由于相邻两电路层都配置有信号线，所以，上电路层的信号线间的水平间隙的一部分垂直重叠于下电路层的信号线间的水平间隙，能有助于电路板的总宽度降低。相较于下，如果是一电路层有信号线而另一电路层完全没有信号线的话，则这些信号线间的多个水平间隙无法彼此垂直重叠，所以，这种做法不易降低电路板的总宽度。
所以，以图2来看，要配置4条信号线于相邻两电路层所需的总宽度TW为：TW=(GV+G1+S1+S1+S2)*2+GV。经由实验与比较可得知，本案实施例的此种做法能有效减少电路板的总宽度。
此外，在本案实施例中，相邻两电路层的各别信号线间的垂直间隙GP为GP≥0。以图2来看，电路层L2的信号线TL4的一侧与电路层L1的信号线TL2的一侧之间的垂直间隙GP≥0。也就是说，以图2的垂直方面来看，任一电路层的信号线不会重叠于另一电路层的信号线。在本案实施例中，通过这样的方式，可使得信号线的电磁场能有良好的参考回路。亦即，如果让某一电路层信号线(如TL4)垂直重叠于另一电路层的信号线(如TL2)的话，则该信线号的电磁场的参考平面将不完整/不连续，这会使得阻抗不连续及串扰变严重，导致信号在传输过程中失真，影响电路正常操作，甚至可能使得电路无法操作于高频。相反地，本案实施例可避免此种缺点。
请再次参考图2。在本案实施例中，在信号线的一侧放置接地参考平面。比如，以图2的附图方面来看，信号线TL4的左侧放置接地参考平面与贯孔。同一电路层的两信号间的水平间隙加大，能减少此两信号线间的串扰。以图2来看，电路层L2的信号线TL4与TL3间的水平间隙为S2+GV+G1+S1，这样的水平间隙有助于减少信号线TL4与TL3间串扰，因为信号线TL4与TL3相隔较远。
图3显示根据本案实施例的电路板100的上视图。如图3所示，可清楚看到，上电路层信号线与下电路层信号线是交错的。详细地说，以图3的附图方向来看，由上至下，分别是：电路层L2的信号线TL4、电路层L1的信号线TL2、电路层L2的信号线TL3与电路层L1的信号线TL1。也就是说，所谓的交错是说，以上视图来看的话，某一电路层的信号线会交错于另一电路层的两信号线之间。此可称为「间隔错位」。在此，为解释方便，虽然两电路层信号线不位于同一水平平面，但图3的情况仍可称为两电路层信号线之间彼此为间隔错位。
图4显示出同平面波导(coplanar waveguide with lower ground plane,CPWG)的示意图。如图4所示，介质基材43的表面上形成讯号传输导体(亦即信号线)42与位于两旁的接地金属面41。在本案实施例中，图1的两电路层L1与L2皆采用CPWG的结构。
更进一步地说，同时参考图2与图4。信号线TL1(其等同于图4的讯号传输导体42)与两旁的接地面G(其等同于图4的接地金属面41)可视为构成同平面波导。虽然图2并未绘示出介质基材，但本领域具有通常知识当可了解到介质基材是位于电路层L1的下方，及位于电路层L2的下方。
现请参考图5，其显示根据本案另一实施例的多电路层印刷电路板100A的剖视图。比较图2与图5可看出，在图5中，于任一电路层上，任两相邻接地参考平面之间配置有两条信号线。此外，相似于图1与图2，该些电路层之一的该些信号线之一完全不重叠于另一电路层的另一信号线；以图5来看，电路层L2的信号线TL4完全不重叠于电路层L1的信号TL1)。此外，该些信号线(如信号线TL1～TL4)的传输信号的切换率仍是高于800MHz。
现请参考图6，其显示根据本案又一实施例的多电路层印刷电路板100B的剖视图。比较图2与图6可看出，在图6中，于其中一个电路层上，任两相邻接地参考平面之间配置有单一信号线(以电路层L2为例，单一信号线TL3配置于两相邻接地参考平面之间)，而于另外一个电路层上，任两相邻接地参考平面之间配置有两条信号线(以电路层L1为例，两条信号线TL1与TL2配置于两相邻接地参考平面之间)。此外，相似于图1与图2，该些电路层之一的该些信号线之一完全不重叠于另一电路层的另一信号线；以图6来看，电路层L2的信号线TL4完全不重叠于电路层L1的信号TL1)。此外，该些信号线(如信号线TL1～TL4)的传输信号的切换率仍是高于800MHz。
由上述可知，在本案实施例中，通过任一电路层信号线不重叠于另一电路层信号线，以使得信号线的参考平面完整，如此的话，信号传输过程不致失真严重。
此外，为了让信号线间的间隙加大，在本案实施例中，让相邻两电路层都配置有信号线，且同一电路层信号线之间配置接地参考平面。所以，同一电路层的信号线间的水平间隙加大，以有效减少串扰。
此外，虽然同一电路层信号线间的水平间隙加大，但任一电路层的信号线间的水平间隙的一部分垂直重叠于另一电路层的信号线间的水平间隙。故而，在本案实施例中，电路板的总宽度却能变小。
综上所述，虽然结合以上实施例公开了本发明，然而其并非用以限定本案。本案所属技术领域中熟悉此技术者，在不脱离本案的精神和范围内，可作各种的更动与润饰。因此，本案的保护范围应以附上的权利要求所界定的为准。

Claims (8)

1.一种多电路层电路板，包括：
两电路层，形成于一基板上，同一电路层包括多个信号线与多个接地参考平面，任两相邻接地参考平面之间配置有至少一信号线，一电路层的该些接地参考平面与另一电路层的该些电路层的该些接地参考平面之间以多个贯孔来彼此电性耦合，
其中，该些电路层之一的该些信号线之一完全不重叠于另一电路层之另一信号线，且该些信号线传输信号的切换率高于800MHz。
2.如权利要求1所述的多电路层电路板，其中，
在垂直方向上，该电路层的该信号线的一侧与另一电路层的另一信号线的一侧间的间隙大于或等于零。
3.如权利要求1所述的多电路层电路板，其中，
在垂直方向上，该电路层的该信号线交错于另一电路层的两相邻信号线。
4.如权利要求1所述的多电路层电路板，其中，
于每一电路层，该些信号线与该些接地参考平面形成一同平面波导。
5.如权利要求1所述的多电路层电路板，其中，
该电路层的该些信号线间的水平间隙的一部分垂直重叠于另一电路层的该些信号线间的水平间隙。
6.如权利要求1所述的多电路层电路板，其中，
于各电路层上，任两相邻接地参考平面之间配置有单一信号线。
7.如权利要求1所述的多电路层电路板，其中，
于各电路层上，任两相邻接地参考平面之间配置有两信号线。
8.如权利要求1所述的多电路层电路板，其中，
于该些电路层的一电路层上，任两相邻接地参考平面之间配置有单一信号线；以及
于该些电路层的另一电路层上，任两相邻接地参考平面之间配置有两信号线。
CN201310542826.6A 2013-11-05 2013-11-05 多电路层电路板 Pending CN104619112A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310542826.6A CN104619112A (zh) 2013-11-05 2013-11-05 多电路层电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310542826.6A CN104619112A (zh) 2013-11-05 2013-11-05 多电路层电路板

Publications (1)

Publication Number Publication Date
CN104619112A true CN104619112A (zh) 2015-05-13

Family

ID=53153313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310542826.6A Pending CN104619112A (zh) 2013-11-05 2013-11-05 多电路层电路板

Country Status (1)

Country Link
CN (1) CN104619112A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111123065A (zh) * 2018-10-30 2020-05-08 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
CN112351580A (zh) * 2020-11-09 2021-02-09 西安邮电大学 一种微波毫米波频段lcp基板及制备方法
CN114025465A (zh) * 2021-09-27 2022-02-08 中国航空无线电电子研究所 一种带隔离结构的pcb板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI306009B (en) * 2003-11-11 2009-02-01 Hon Hai Prec Ind Co Ltd Arrangement of differential pairs for eliminating crosstalk in high speed digital circuit
CN201436831U (zh) * 2009-03-25 2010-04-07 英业达科技有限公司 线路板的布局结构
US20110121922A1 (en) * 2002-03-18 2011-05-26 Qualcomm Incorporated Flexible interconnect cable for an electronic assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121922A1 (en) * 2002-03-18 2011-05-26 Qualcomm Incorporated Flexible interconnect cable for an electronic assembly
TWI306009B (en) * 2003-11-11 2009-02-01 Hon Hai Prec Ind Co Ltd Arrangement of differential pairs for eliminating crosstalk in high speed digital circuit
CN201436831U (zh) * 2009-03-25 2010-04-07 英业达科技有限公司 线路板的布局结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111123065A (zh) * 2018-10-30 2020-05-08 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
CN112351580A (zh) * 2020-11-09 2021-02-09 西安邮电大学 一种微波毫米波频段lcp基板及制备方法
CN114025465A (zh) * 2021-09-27 2022-02-08 中国航空无线电电子研究所 一种带隔离结构的pcb板

Similar Documents

Publication Publication Date Title
JP6588524B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
US8049118B2 (en) Printed circuit board
US10269469B2 (en) Transmission line and flat cable
CN101378618B (zh) 印刷电路板
US7193324B2 (en) Circuit structure of package substrate
US8536464B2 (en) Multilayer substrate
JP5983780B2 (ja) プリント配線基板、電子機器及び配線接続方法
US7470864B2 (en) Multi-conducting through hole structure
CN101384130B (zh) 印刷电路板
CN101562939B (zh) 软性电路板
CN101547552B (zh) 印刷电路板
CN101568225B (zh) 软性电路板
CN103270645B (zh) 微带布线的串扰降低
CN104619112A (zh) 多电路层电路板
TWI445462B (zh) 軟性電路板
JP2019096691A (ja) プリント回路基板及び当該プリント回路基板を備える光送受信器
US20140375394A1 (en) Attenuation reduction control structure for high-frequency signal transmission lines of flexible circuit board
US20120273258A1 (en) Printed circuit board
KR102040790B1 (ko) 무선통신용 연성회로기판
CN201657491U (zh) 线路板
TWI574596B (zh) 多電路層電路板
WO2021057857A1 (zh) 一种电路板及通信设备
CN112770493B (zh) 柔性线路板及电子设备
US9113555B2 (en) Apparatus for differential far-end crosstalk reduction
CN205921814U (zh) 一种电路板装置及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150513