TWI574596B - 多電路層電路板 - Google Patents
多電路層電路板 Download PDFInfo
- Publication number
- TWI574596B TWI574596B TW102137973A TW102137973A TWI574596B TW I574596 B TWI574596 B TW I574596B TW 102137973 A TW102137973 A TW 102137973A TW 102137973 A TW102137973 A TW 102137973A TW I574596 B TWI574596 B TW I574596B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit layer
- circuit
- signal lines
- signal line
- ground reference
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本案是有關於一種多層印刷電路板(printed circuit board,PCB),且特別是有關於一種能減少串擾(cross-talk)之多層印刷電路板。
高速數位信號系統設計(High Speed Digital System Design)注重高速、高積體密度、低成本,特別是低成本。這促使系統PCB的電路層數降低,以降低成本。
在設計PCB上的信號線時,需考量下列因素:信號線的參考平面是否完整,信號間線串擾是否嚴重,及電路板的總寬度能否降低等。
當信號線的切換率(toggle rate)愈來愈高時,如何設計出能操作於高切換率的多電路層電路板乃是重要努力方向之一。
本案係有關於一種雙電路層印刷電路板,在相鄰兩電路層上皆設置有信號線,且這些信號線以錯位方式排列,藉以讓同一電路層上的信號線間的間隔加大來減少串擾,更能減少電
路板的總寬度。
本案係有關於一種雙電路層印刷電路板,在相鄰兩電路層上所設置的信號線不會彼此垂直重疊,以讓信號線的參考平面完整。
根據本案一實施例,提出一種多電路層電路板,包括:兩電路層,形成於一基板上,同一電路層包括複數信號線與複數接地參考平面,任兩相鄰接地參考平面之間配置有至少一信號線,一電路層之該些接地參考平面與另一電路層之該些接地參考平面之間以複數個貫孔來彼此電性耦合。該些電路層之一之該些信號線之一完全不重疊於另一電路層之另一信號線,且該些信號線傳輸信號的切換率高於800MHz。
為了對本案之上述及其他方面有更佳的瞭解,下文特舉實施例,並配合所附圖式,作詳細說明如下:
100、100A、100B‧‧‧印刷電路板
110‧‧‧基板
L1~L2‧‧‧電路層
TL1~TL4‧‧‧信號線
VA‧‧‧貫孔
G‧‧‧接地參考平面
D‧‧‧介質基材
41‧‧‧接地金屬面
42‧‧‧訊號傳輸導體
43‧‧‧介質基材
第1圖顯示根據本案實施例之雙電路層印刷電路板之立體圖。
第2圖顯示根據本案實施例的雙電路層印刷電路板的剖面圖。
第3圖顯示根據本案實施例的雙電路層印刷電路板的上視圖。
第4圖顯示出同平面波導(CPWG)的示意圖。
第5圖顯示根據本案另一實施例的雙電路層印刷電路板的剖面圖。
第6圖顯示根據本案又一實施例的雙電路層印刷電路板的剖面圖。
本說明書的技術用語係參照本技術領域之習慣用語,如本說明書對部分用語有加以說明或定義,該部分用語之解釋係以本說明書之說明或定義為準。以下內容中,對於該領域習見的技術或原理,將不予贅述。
本案的實施例具有一或多個技術特徵,然此並不意味著實現本案者必需同時實施任一實施例中的所有技術特徵,或僅能分開實施不同實施例中的一部或全部技術特徵。換句話說,可選擇性地實施任一實施例中部分或全部的技術特徵,或者將這些實施例的技術特徵任意組合。
現參考第1圖~第3圖,其顯示根據本案實施例之多電路層印刷電路板100之立體圖、剖面圖與上視圖。多電路層印刷電路板100比如為雙電路層印刷電路板。為方便解釋,第1圖~第3圖顯示出多電路層印刷電路板100的每一層包括2條信號線,但當知,本案並不受限於此。而且,在實作上,印刷電路板的任一電路層可包括更多條信號線,此皆在本案精神範圍內。
於第1圖中,印刷電路板100包括兩電路層L1~L2,形成於基板110之上。電路層L1包括信號線TL1~TL2。電路層
L2包括信號線TL3~TL4。電路層L1與L2之間以複數個貫孔(via)VA來彼此電性耦合。在第1圖中,符號“G”代表接地參考平面。由第1圖可看出,在本案實施例中,每一電路層L1與L2都具有信號線,此是本案實施例的重點之一。
現請參考第2圖,其顯示根據本案實施例的電路板100的剖面圖。在第2圖中,GV代表貫孔VA的寬度,G1代表接地參考平面G的寬度,S1是信號線至接地參考平面G間的間隙(space),W1代表信號線的寬度,S2代表信號線至貫孔VA的間隙,D則是介於電路層L1與L2間的介質基材。
由第1圖與第2圖可看出,本案實施例之多電路層電路板包括:兩電路層L1與L2,形成於基板110上。同一電路層包括複數信號線與複數接地參考平面。以同一電路層來看,任兩相鄰接地參考平面之間配置有至少一信號線(比如,以第2圖來看,在電路層L1上,單一信號線TL3配置於兩相鄰接地參考平面之間)。一電路層之該些接地參考平面與另一電路層之該些接地參考平面之間以複數個貫孔來彼此電性耦合(此可由第2圖看出)。該些電路層之一之該些信號線之一完全不重疊於另一電路層之另一信號線(以第2圖來看,電路層L2之信號線TL3完全不重疊於電路層L1之信號TL1)。此外,在本案實施例中,該些信號線(如信號線TL1~TL4)的傳輸信號的切換率高於800MHz。
接地參考平面G的寬度G1會影響信號線的電磁場(如信號線TL3的電磁場E)能否有良好的參考迴路,故而,在本
案實施例中,接地參考平面G的寬度G1足夠使得信號線的電磁場(如信號線TL3的電磁場E)能有良好的參考迴路。
此外,由於貫孔VA有尺寸下限,故而,在本案實施例中,在可能的情況下,貫孔VA的尺寸GV原則上可以設計成尺寸下限,以降低電路板的總寬度。另外,當然地,隨著日後技術的進步,貫孔VA的尺寸下限亦有可能日益縮小。
另外,如果將所有信號線都放置於同一電路層而且另一電路層都不配置信號線的話(本案實施例並不採用此做法),由於要考量信號線間的串擾,所以,電路板的總寬度無法有效減少。進一步說,以所有信號線都放置於同一電路層而且另一電路層都不配置信號線的這種做法來看,如果一電路層有4條信號線的話,兩條相鄰信號線間之要配置貫孔,而且,信號線與左右兩邊的貫孔之間亦要保持間隙。這樣的話,電路板的總寬度不小。
相反地,以本案實施例來看,如第2圖所示,由於相鄰兩電路層都配置有信號線,所以,上電路層的信號線間的水平間隙的一部份垂直重疊於下電路層的信號線間的水平間隙,能有助於電路板的總寬度降低。相較於下,如果是一電路層有信號線而另一電路層完全沒有信號線的話,則這些信號線間的複數水平間隙無法彼此垂直重疊,所以,這種做法不易降低電路板的總寬度。
所以,以第2圖來看,要配置4條信號線於相鄰兩電路層所需的總寬度TW為:TW=(GV+G1+S1+W1+S2)*2+GV。
經由實驗與比較可得知,本案實施例的此種做法能有效減少電路板的總寬度。
此外,在本案實施例中,相鄰兩電路層的各別信號線間的垂直間隙GP為GP0。以第2圖來看,電路層L2的信號線TL4的一側與電路層L1的信號線TL2的一側之間的垂直間隙GP0。也就是說,以第2圖的垂直方面來看,任一電路層的信號線不會重疊於另一電路層的信號線。在本案實施例中,藉由這樣的方式,可使得信號線的電磁場能有良好的參考迴路。亦即,如果讓某一電路層信號線(如TL4)垂直重疊於另一電路層的信號線(如TL2)的話,則該信線號的電磁場的參考平面將不完整/不連續,這會使得阻抗不連續及串擾變嚴重,導致信號在傳輸過程中失真,影響電路正常操作,甚至可能使得電路無法操作於高頻。相反地,本案實施例可避免此種缺點。
請再次參考第2圖。在本案實施例中,在信號線的一側放置接地參考平面。比如,以第2圖的圖式方面來看,信號線TL4的左側放置接地參考平面與貫孔。同一電路層的兩信號間的水平間隙加大,能減少此兩信號線間的串擾。以第2圖來看,電路層L2的信號線TL4與TL3間的水平間隙為S2+GV+G1+S1,這樣的水平間隙有助於減少信號線TL4與TL3間串擾,因為信號線TL4與TL3相隔較遠。
第3圖顯示根據本案實施例的電路板100的上視圖。如第3圖所示,可清楚看到,上電路層信號線與下電路層信
號線是交錯的。詳細地說,以第3圖的圖式方向來看,由上至下,分別是:電路層L2的信號線TL4、電路層L1的信號線TL2、電路層L2的信號線TL3與電路層L1的信號線TL1。也就是說,所謂的交錯是說,以上視圖來看的話,某一電路層的信號線會交錯於另一電路層的兩信號線之間。此可稱為「間隔錯位」。在此,為解釋方便,雖然兩電路層信號線不位於同一水平平面,但第3圖的情況仍可稱為兩電路層信號線之間彼此為間隔錯位。
第4圖顯示出同平面波導(coplanar waveguide with lower ground plane,CPWG)的示意圖。如第4圖所示,介質基材43的表面上形成訊號傳輸導體(亦即信號線)42與位於兩旁的接地金屬面41。在本案實施例中,第1圖的兩電路層L1與L2皆採用CPWG的結構。
更進一步地說,同時參考第2圖與第4圖。信號線TL1(其等同於第4圖的訊號傳輸導體42)與兩旁的接地面G(其等同於第4圖的接地金屬面41)可視為構成同平面波導。雖然第2圖並未繪示出介質基材,但本領域具有通常知識當可了解到介質基材乃是位於電路層L1的下方,及位於電路層L2的下方。
現請參考第5圖,其顯示根據本案另一實施例之多電路層印刷電路板100A之剖面圖。比較第2圖與第5圖可看出,在第5圖中,於任一電路層上,任兩相鄰接地參考平面之間配置有兩條信號線。此外,相似於第1圖與第2圖,該些電路層之一之該些信號線之一完全不重疊於另一電路層之另一信號線;以第
5圖來看,電路層L2之信號線TL4完全不重疊於電路層L1之信號TL1)。此外,該些信號線(如信號線TL1~TL4)的傳輸信號的切換率仍是高於800MHz。
現請參考第6圖,其顯示根據本案又一實施例之多電路層印刷電路板100B之剖面圖。比較第2圖與第6圖可看出,在第6圖中,於其中一個電路層上,任兩相鄰接地參考平面之間配置有單一信號線(以電路層L2為例,單一信號線TL3配置於兩相鄰接地參考平面之間),而於另外一個電路層上,任兩相鄰接地參考平面之間配置有兩條信號線(以電路層L1為例,兩條信號線TL1與TL2配置於兩相鄰接地參考平面之間)。此外,相似於第1圖與第2圖,該些電路層之一之該些信號線之一完全不重疊於另一電路層之另一信號線;以第6圖來看,電路層L2之信號線TL4完全不重疊於電路層L1之信號TL1)。此外,該些信號線(如信號線TL1~TL4)的傳輸信號的切換率仍是高於800MHz。
由上述可知,在本案實施例中,藉由任一電路層信號線不重疊於另一電路層信號線,以使得信號線的參考平面完整,如此的話,信號傳輸過程不致失真嚴重。
此外,為了讓信號線間的間隙加大,在本案實施例中,讓相鄰兩電路層都配置有信號線,且同一電路層信號線之間配置接地參考平面。所以,同一電路層的信號線間的水平間隙加大,以有效減少串擾。
此外,雖然同一電路層信號線間的水平間隙加大,
但任一電路層的信號線間的水平間隙的一部份垂直重疊於另一電路層的信號線間的水平間隙。故而,在本案實施例中,電路板的總寬度卻能變小。
綜上所述,雖然本案已以實施例揭露如上,然其並非用以限定本案。本案所屬技術領域中具有通常知識者,在不脫離本案之精神和範圍內,當可作各種之更動與潤飾。因此,本案之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧印刷電路板
L1~L2‧‧‧電路層
TL1~TL4‧‧‧信號線
VA‧‧‧貫孔
D‧‧‧介質基材
Claims (8)
- 一種多電路層電路板,包括:兩電路層,形成於一基板上,同一電路層包括複數信號線與複數接地參考平面,任兩相鄰接地參考平面之間配置有至少一信號線,一電路層之該些接地參考平面與另一電路層之該些接地參考平面之間部分重疊並以複數個貫孔來彼此電性耦合,且一電路層之相鄰二接地參考平面間的水平間隙與另一電路層中相對應之一接地參考平面完全重疊,其中,該些電路層之一之該些信號線之一完全不重疊於另一電路層之另一信號線,且該些信號線傳輸信號的切換率高於800MHz。
- 如申請專利範圍第1項所述之多電路層電路板,其中,在垂直方向上,該電路層之該信號線之一側與另一電路層之另一信號線之一側間之間隙大於或等於零。
- 如申請專利範圍第1項所述之多電路層電路板,其中,在垂直方向上,該電路層之該信號線交錯於另一電路層之兩相鄰信號線。
- 如申請專利範圍第1項所述之多電路層電路板,其中,於每一電路層,該些信號線與該些接地參考平面形成一同平面波導。
- 如申請專利範圍第1項所述之多電路層電路板,其中,該電路層的該些信號線間的水平間隙的一部份垂直重疊於 另一電路層的該些信號線間的水平間隙。
- 如申請專利範圍第1項所述之多電路層電路板,其中,於各電路層上,任兩相鄰接地參考平面之間配置有單一信號線。
- 如申請專利範圍第1項所述之多電路層電路板,其中,於各電路層上,任兩相鄰接地參考平面之間配置有兩信號線。
- 如申請專利範圍第1項所述之多電路層電路板,其中,於該些電路層之一電路層上,任兩相鄰接地參考平面之間配置有單一信號線;以及於該些電路層之另一電路層上,任兩相鄰接地參考平面之間配置有兩信號線。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102137973A TWI574596B (zh) | 2013-10-21 | 2013-10-21 | 多電路層電路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102137973A TWI574596B (zh) | 2013-10-21 | 2013-10-21 | 多電路層電路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201517730A TW201517730A (zh) | 2015-05-01 |
TWI574596B true TWI574596B (zh) | 2017-03-11 |
Family
ID=53720597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102137973A TWI574596B (zh) | 2013-10-21 | 2013-10-21 | 多電路層電路板 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI574596B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112351580A (zh) * | 2020-11-09 | 2021-02-09 | 西安邮电大学 | 一种微波毫米波频段lcp基板及制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI306009B (en) * | 2003-11-11 | 2009-02-01 | Hon Hai Prec Ind Co Ltd | Arrangement of differential pairs for eliminating crosstalk in high speed digital circuit |
-
2013
- 2013-10-21 TW TW102137973A patent/TWI574596B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI306009B (en) * | 2003-11-11 | 2009-02-01 | Hon Hai Prec Ind Co Ltd | Arrangement of differential pairs for eliminating crosstalk in high speed digital circuit |
Also Published As
Publication number | Publication date |
---|---|
TW201517730A (zh) | 2015-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9125314B2 (en) | Printed circuit board | |
JP4930590B2 (ja) | 多層基板 | |
JP6588524B2 (ja) | 電気コネクタにおける遠端クロストークを低減するための方法および装置 | |
TWI433624B (zh) | 印刷電路板 | |
JP5164965B2 (ja) | Emiノイズ低減印刷回路基板 | |
US20130215587A1 (en) | Multilayer wiring board and electronic device | |
US7193324B2 (en) | Circuit structure of package substrate | |
JP5983780B2 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
EP2785155B1 (en) | Circuit board and electronic device | |
JP2014116574A (ja) | 多層回路基板及び高周波回路モジュール | |
JP2012238848A5 (zh) | ||
US8053679B2 (en) | Printed circuit board | |
CN101547552B (zh) | 印刷电路板 | |
CN103270645B (zh) | 微带布线的串扰降低 | |
US20150296609A1 (en) | Multi-circuit-layer circuit board | |
TWI445462B (zh) | 軟性電路板 | |
TWI590518B (zh) | 帶線中之串音消除 | |
US9590288B2 (en) | Multilayer circuit substrate | |
TWI574596B (zh) | 多電路層電路板 | |
US9041482B2 (en) | Attenuation reduction control structure for high-frequency signal transmission lines of flexible circuit board | |
CN104619112A (zh) | 多电路层电路板 | |
JP6187011B2 (ja) | プリント回路基板 | |
US11706878B2 (en) | Multilayer circuit board | |
WO2021057857A1 (zh) | 一种电路板及通信设备 | |
WO2021078016A1 (zh) | 柔性线路板及包括该柔性线路板的电子设备 |