TWI433624B - 印刷電路板 - Google Patents

印刷電路板 Download PDF

Info

Publication number
TWI433624B
TWI433624B TW101107825A TW101107825A TWI433624B TW I433624 B TWI433624 B TW I433624B TW 101107825 A TW101107825 A TW 101107825A TW 101107825 A TW101107825 A TW 101107825A TW I433624 B TWI433624 B TW I433624B
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
printed circuit
circuit board
network
Prior art date
Application number
TW101107825A
Other languages
English (en)
Other versions
TW201244573A (en
Inventor
Nan Jang Chen
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201244573A publication Critical patent/TW201244573A/zh
Application granted granted Critical
Publication of TWI433624B publication Critical patent/TWI433624B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout

Description

印刷電路板 交叉引用
本申請享有2011年3月10日提出的申請號為61/451，283，之美國先前申請的優先權，上述申請之全文作為本申請之引用基礎。
本發明係有關於一印刷電路板，特別是有關於一種具有良好信號品質的印刷電路板設計。
印刷電路板(PCB)通常為一具有內部及外部走線/面層(其容許印刷電路板上的電子裝置/器件彼此電性連接，並與外在環境連接)的層疊絕緣結構。印刷電路板為電子電路最常使用的封裝媒介。由於高效能系統的需求，必須增加封裝密度及傳送速度，使印刷電路板的技術發展從單面進展到雙面或多層疊層。
儘管印刷電路板技術進展迅速，電磁干擾(electromagnetic interference,EMI)問題卻越來越嚴重。當電子裝置/器件於高速下操作，且配置於高裝置密度的印刷電路板內時，會產生雜訊並影響其他電子裝置的操作。在良好的印刷電路板設計中，有最小的信號延遲、失真及串音(crosstalk)雜訊。串音為一種主要由信號線之間電磁耦合所引起的雜訊，會降低信號品質。在印刷電路板中，串音來自於鄰近信號線之間的電磁耦合。當越來越多的功 能整合於一晶片時，印刷電路板需要更多的電路走線，因而信號走線之間的耦合變得更大，而在系統內引起雜訊及錯誤信號。
另外，請參照第8A及8B圖，第8A圖係繪示出習知雙層式印刷電路板300之平面示意圖，其中係顯示出電源面層及信號面層的佈線。而第8B圖係繪示出沿第8A圖中8B-8B’線之剖面示意圖。習知印刷電路板300具有位於一基底100的上表面102的一頂層，其為一阻焊(solder mask)層126所覆蓋。頂層包括電源走線108a及108b與一信號走線112。
習知印刷電路板300也具有一底層，其為阻焊層130所覆蓋，且包括位於基底100的下表面103的一接地面層140。為了方便說明，第8A圖中並未繪示出阻焊層126。電源走線108a及108b係用於提供電源電位，而信號走線112則用於傳送信號或資料。如第8A圖所示，信號走線112大體上順沿著一第二方向304設置，其在相鄰的電源走線108a及108b(其大體上順沿著一第一方向302(其不與第二方向304平行)設置)之間形成電源傳送障礙(power transmission barrier)。如第8B圖所示，為了在相鄰的電源走線108a及108b之間傳送電源電位，在基底100的下表面103上形成一導電走線108c。導電走線108c透過穿過基底100的介層插孔(via plug)134而對應電性連接至電源走線108a及108b，且透過一間隙150而與分離的接地面層140隔離。如第8A圖所示，信號走線112跨過下表面103由導電走線108c所形成的間隙150。然而，當信號 (特別是高速信號)沿信號走線112傳送時，高速信號的電流返回路徑(current return path)不僅沿著信號走線112正下方接地面層140傳送，遇到間隙150則會沿著間隙150的金屬邊緣繼續傳送。此破碎的接地面層導致較長的電流返回路徑會產生不必要的磁場(其垂直於第一及第二方向302及304)，因而增加相鄰走線之間的耦合係數，並加重電磁干擾(EMI)的問題。多層式印刷電路板將電源面層(plane)、信號面層及接地面層分設於不同面層，其可改善上述問題，然而增加印刷電路板的層數也將增加印刷電路板的製造成本。
因此，有必要尋求一種印刷電路板設計來改善上述問題。
有鑒於此，本發明之目的在於提供改良式的印刷電路板設計，以改善上述低價印刷電路板所產生的電磁耦合問題。在本發明一實施例中，一種印刷電路板，包括：一基底，具有一上表面及一下表面；一第一導電層，設置於基底的上表面上，其中第一導電層包括一第一信號網絡及一第二信號網絡；一外層絕緣層，設置於基底的上表面上，以覆蓋基底及第一導電層，其中外層絕緣層包括一開口，以露出一部份的第二信號網絡；以及一第二導電層，設置於外層絕緣層上，且覆蓋至少一部份的第一導電層，其中第二導電層填入於開口，以電性連接至第二信號網絡，其中第二信號網絡能夠提供一接地電位或一電源電位。
本發明實施例所提出之印刷電路板，透過在外層絕緣層上設置一額外導電層並電性連接至一接地電位或一電源電位，應用於高頻或高速信號時，可以確保良好信號品質與較少的電磁干擾，不必使用昂貴的多層式印刷電路板。
以下說明包含了本發明實施例之製作與目的。然而，可輕易了解以下說明在於闡明本發明實施例之製做與使用，並非用於限定本發明的範圍。在圖式及內文中，相同或相似的部件係使用相同或相似的標號。再者，為了圖式的簡化與便利性，圖式中部件的外形及厚度得以放大。另外，未繪示或未揭露於圖式及內文中的部件係熟習技藝中慣用的部件。
在以下的各個不同的實施例中，印刷電路板可包括網絡(net)、走線(trace)、帶狀線(strip line)、微帶線(micro-strip)，其由導電材料所構成，用以電性連接不同的電子器件，而以高速傳送資料及/或信號。上述的網絡、走線、帶狀線或微帶線可作為高速信號匯流排(bus)或介面，諸如記憶體介面、高解析度多媒體介面(high-definition multi-media interface,HDMI)、序列式先進技術附件介面(serial advanced technology attachment interface,SATA)、通用序列匯流排(universal serial bus,USB)、低壓差分信號(low voltage differential signaling,LVDS)介面。請參照第1圖，其繪示出根據本發明一實施例之單層式印刷電路板之剖面示意圖。在本實施例中，印刷電路 板200可包括一基底202，其可由FR-1、FR-2、FR-4、CEM-1或CEM-3材料所構成。基底202具有一上表面202a及一下表面202b。一第一導電層203形成於上表面202a上，其包括網絡、微帶線、走線或帶狀線，用以傳送電子信號。第一導電層203可由導電材料所構成，包括銅、鋁、銅合金或鋁合金。一外層絕緣層204係形成於基底202的上表面202a，以大體上覆蓋上表面202a及第一導電層203。在本實施例中，外層絕緣層204可包括阻焊材料或其他適當介電材料，例如，隔離膜、隔離膠帶或預浸漬體(pre-preg)。
在一實施例中，第一導電層203包括一第一信號網絡203a及一第二信號網絡203b及203c。在一實施例中，第一信號網絡203a電性連接於電子器件之間，用以傳送資料及/或信號。第二信號網絡203b及203c電性連接於一接地電位，以作為一接地網絡。另外，第二信號網絡203b及203c也可電性連接於一電源(其具有一電壓電位)，以作為一電源網絡。第一信號網絡203a及第二信號網絡203b及203c，可圖案化(pattern)成為具有以下所述的單一或任何組合結構，例如：走線、面層、接墊、觸指(finger)或通孔(via hole)等結構。第一信號網絡203a及第二信號網絡203b及203c大體上為外層絕緣層204所覆蓋。在本實施例中，外層絕緣層204具有開口209，以露出至少一部分的第二信號網絡203b。露出的部分可包括接墊、通孔或第二信號網絡203b的局部走線或局部面層。
特別的是，一第二導電層207係設置於外層絕緣層204上，以大體上覆蓋至少一部分的第一導電層203。在本實 施例中，第二導電層207可由實心金屬薄片(solid metal sheet)所構成，例如金屬箔(foil)/帶(tape)，其包括Al、Cu、Ag或Au。在另一實施例中，第二導電層207可由導電環氧化物或導電環氧化物黏著劑(例如，導電的銀、銅或鋁環氧化物等)所構成。在另一實施例中，第二導電層207可由高分子導電複合物(polymer conductive composite)、導電複合物高分子或碳印刷(carbon printing)製造而成。
第二導電層207經由形成於外層絕緣層204內的開口209而電性連接至第二信號網絡203b，以連接至接地網絡或電源網絡。在一實施例中，開口209內可填入導電環氧化物材料或導電黏著材料，以與第二導電層207形成一體(unity)結構。在另一實施例中，一導電裝置(未繪示)，例如，螺栓(screw)、引腳(pin)或跳線(jumper)等放置於開口209內，以將第二導電層207電性連接至第二信號網絡203b。此外，又另一實施例中，第二導電層207不僅透過導電裝置，還透過填入於開口209內導電環氧化物材料而電性連接至第二信號網絡203b。如此一來，第二導電層207可作為一參考面層(reference plane)，以抑制相鄰的第一信號網絡之間的串音。
可透過微帶線式第二導電層207(即，參考面層)而實際上抑制相鄰的第一信號網絡203a所引起的串音雜訊。需注意的是為了有效抑制或排除相鄰的第一信號網絡203a之間的串音雜訊，在一實施例中，第二導電層207與基底202上的第一導電層203之間的間距H1小於1毫米 (mm)，而較佳為50微米(μm)至350微米的範圍，可優選為小於100微米。使第一信號網絡203a在基底202的上表面202a的垂直方向上大體上接近於第二導電層207。其中外層絕緣層204之厚度小於1毫米。另外，一非必要的第一絕緣蓋層208可設置於外層絕緣層204上，以覆蓋第二導電層207。第一絕緣蓋層208可包括相同或相似於外層絕緣層204的材料，以保護下方的第二導電層207而免於受到物理或化學性損害。請參照第2A及2B圖，其繪示出根據本發明不同實施例之雙層式印刷電路板之剖面示意圖，且其中相同於第1圖的部件係使用相同的標號並省略其說明。在第2A圖中，雙層式印刷電路板400a包括一外層絕緣層210，設置於基底202的下表面202b上。外層絕緣層210可包括相同或相似於外層絕緣層204的材料。再者，一第三導電層309設置於基底202的下表面202b上，且埋設於外層絕緣層210內。第三導電層309通常包括相同或相似於第一導電層203的材料，且作為一接地或電源網絡。
在一實施例中，第二導電層207可經由開口209、第二信號網絡203b以及通孔201而電性連接至第三導電層309。開口209內填入導電環氧化物材料或導電黏著材料，以與第二導電層207形成一體結構。如此一來，由於第二導電層207與第三導電層309可作為參考面層，因此可透過微帶線式第二導電層207與第三導電層309來抑制印刷電路板400a中相鄰的第一信號網絡203a之間的串音雜訊。
在第2B圖中，雙層式印刷電路板400b包括外層絕緣 層204及210，分別設置於基底202的上表面202a上與下表面202b上。一第一導電層303包括複數個非接地網絡303a(例如，信號網絡及/或電源網絡)及至少一接地網絡303b，且埋設於外層絕緣層204內。複數個非接地網絡303a大體上與接地網絡303b共平面。再者，非接地網絡303a大體上與接地網絡303b由同一導電材料所構成，例如銅、鋁、銅合金或鋁合金。
一第三導電層309包括至少一非接地網絡309a(例如，信號網絡或電源網絡)及一接地網絡309b。非接地網絡309a與接地網絡309b設置於基底202的下表面202b上，且埋設於外層絕緣層210內，其中非接地網絡309a鄰近於接地網絡309b。再者，非接地網絡309a與接地網絡309b隔開一間隙311。另外，接地網絡309b經由形成於基底202內的一通孔201b而電性連接至接地網絡303b。非接地網絡309a經由形成於基底202內的一通孔201a而電性連接至非接地網絡303a的其中一者。接地網絡309b可圖案化成為以下的結構或任何組合，包括走線、面層、接墊、觸指或通孔。
因分離的接地網絡309b所形成的長電流返回路徑會產生不必要的磁場，因而增加相鄰信號網絡之間的耦合係數，並使電磁干擾(EMI)問題更加惡化(參閱S.H.Hall,G.W.Hall,and J.A.McCall,High-Speed Digital System Design.New York,NY：John Wiley & Sons,2000,ch.6.)。因此，在本實施例中，作為參考面層的一第四導電層215設置於外層絕緣層210上，且對應於基底202的一區域W， 使第四導電層215大體上覆蓋非接地網絡303a。第四導電層215可由實心金屬薄片所構成，例如金屬箔(foil)/帶(tape)，其包括Al、Cu、Ag或Au。在另一實施例中，第四導電層215可由導電環氧化物或導電環氧化物黏著劑(例如，導電的銀、銅或鋁環氧化物等)所構成。在另一實施例中，第四導電層215可由高分子導電複合物、導電複合物高分子或碳印刷製造而成。
第四導電層215經由形成於外層絕緣層210內的開口221而電性連接至接地網絡309b，以連接至一接地電位。在一實施例中，開口221內可填入導電環氧化物材料或導電黏著材料，以與第四導電層215形成一體結構。在另一實施例中，一導電裝置(未繪示)，例如，螺栓、引腳或跳線等放置於開口221內，以將第四導電層215電性連接至接地網絡309b。此外，又另一實施例中，第四導電層215不僅透過導電裝置，還透過填入於開口221內導電環氧化物材料而電性連接至接地網絡309b。
透過相似的微帶式第四導電層215(即，參考面層)可降低相鄰非接地網絡303a(例如，信號網絡)之間的耦合係數並減輕EMI。需注意的是為了有效抑制串音雜訊(即耦合係數)及減輕EMI，第四導電層215與第三導電層309之間的間距H2小於1毫米，而較佳為50微米至350微米的範圍，使接地網絡309b與非接地網絡309a在基底202的下表面202b的垂直方向上大體上接近於第四導電層215。另外，一非必要的第二絕緣蓋層216可設置於外層絕緣層210上，以覆蓋第四導電層215。第二絕緣蓋層216 可包括相同或相似於外層絕緣層210的材料，以保護下方的第四導電層215而免於受到物理或化學性損害。
請參照第3圖，其繪示出根據本發明一實施例之四層式印刷電路板之剖面示意圖，其中相同於第1、2A及2B圖的部件係使用相同的標號並省略其說明。在本實施例中，印刷電路板500包括一基底202。外層絕緣層204及210，分別設置於基底202的上表面202a上與下表面202b上，如同第2A或2B圖所示的實施例。
不同於第2A或2B圖的實施例，第三信號網絡212a及第四信號網絡212b及212c埋設於外層絕緣層210內。再者，第三信號網絡212a及第四信號網絡212b及212c由同一導電層所構成，例如銅、鋁、銅合金或鋁合金。第四信號網絡212b及212c可為走線或面層，且局部為接墊、觸指或是通孔。在本實施例中，外層絕緣層210具有開口410以露出第四信號網絡212b的接墊、通孔、及一部份的走線或面層中至少一者。
一第一參考面層403(例如，一接地或電源網絡)埋設於基底202內，且透過形成於基底202內的通孔401電性連接至第二信號網絡203b。一第二參考面層404(例如，一電源或接地網絡)埋設於基底202內，且透過形成於基底202內的通孔402電性連接至第四信號網絡212b。
在一實施例中，第二信號網絡203b可電性連接至接地電位(即，第一參考面層403作為一接地網絡)，而第二信號網絡203c可電性連接至具有一電壓電位的電源。第四信號網絡212b可電性連接至一電源(即，第二參考面層 404作為一電源網絡)，而第四信號網絡212c可電性連接至接地電位。另外，第二信號網絡203b也可電性連接至一電源(即，第一參考面層403作為一電源網絡)，而第二信號網絡203c可電性連接至接地電位。第四信號網絡212b可電性連接至接地電位(即，第二參考面層404作為一接地網絡)，而第四信號網絡212c可電性連接至一電源。
特別的是第二導電層207及第四導電層215分別設置於最外層絕緣層204及210上，且對應至區域W，使第二導電層207大體上覆蓋第一信號網絡203a及第二信號網絡203b及203c，而第四導電層215大體上位於第三信號網絡212a及第四信號網絡212b及212c之下。在另一實施例中，第二信號網絡203c與第四信號網絡212c位於區域W外側。第四導電層215經由形成於外層絕緣層210內的開口410而電性連接至第四信號網絡212b。在一實施例中，當第四信號網絡212b及第二參考面層404作為接地網絡時，第四導電層215電性連接至接地電位，且當第二信號網絡203b及第一參考面層403作為電源網絡時，第二導電層207電性連接至一電源。在此情形中，第四導電層215可經由開口410內螺栓、引腳、跳線、導電黏著劑或導電環氧化物而接地。在另一實施例中，當第四信號網絡212b及第二參考面層404作為電源網絡時，第四導電層215電性連接至電源，且當第二信號網絡203b及第一參考面層403作為接地網絡時，第二導電層207電性連接至一接地電位。如此一來，第一信號網絡203a與第三信號網絡212a具有帶狀線配置。
利用各自微帶線的結構來抑制第一信號網絡203a之間以及第三信號網絡212a之間的串音雜訊。再者，間距H1及H2可小於1毫米，而較佳為50微米至350微米的範圍，使第一信號網絡203a及第二信號網絡203b及203c在基底202的上表面202a的垂直方向大體上接近於第二導電層207，且使第三信號網絡212a及第四信號網絡212b及212c在基底202的下表面202b的垂直方向大體上接近於第四導電層215。另外，一非必要的第二絕緣蓋層216可設置於外層絕緣層210上，且覆蓋第四導電層215，以保護下方的第四導電層215而免於受到物理或化學性損害。
請參照第4圖，其繪示出根據本發明一實施例之六層式印刷電路板之剖面示意圖，其中相同於第3圖的部件係使用相同的標號並省略其說明。相較於第3圖的實施例，六層式印刷電路板600更包括複數個第五信號網絡501及複數個第六信號網絡503，埋設於基底202內，其中第五信號網絡501設置於第一參考面層403與外層絕緣層204之間，而第六信號網絡503則設置於第二參考面層404與外層絕緣層210之間。
請參照第5A及5B圖，其中第5A圖係繪示出第2圖實施例中雙層式印刷電路板之信號走線近端(near-end)串音(dB)與頻率(GHz)之模擬關係圖，而第5B圖係繪示出第2圖實施例中雙層式印刷電路板之信號走線返回損失(return loss)與頻率之模擬關係圖。在第5A及5B圖中，曲線A表示習知雙層式印刷電路板之信號網絡，無額外的導電層設置於外層絕緣層上。曲線B及C表示雙層式印刷 電路板400a或400b之第一信號網絡203a，具有第二導電層207，其厚度為100微米，且具有一間距H1分別為80及110微米(如第2A圖所示)，又具有第四導電層215位於外層絕緣層210上，其厚度為100微米，且具有一間距H2分別為80及110微米(如第2B圖所示)。如第5A及5B圖所示，在高頻操作區間可透過額外的導電層207及215降低信號網絡的近端串音與返回損失。
根據上述實施例，由於額外的導電層(連接至接地電位或電源)設置於印刷電路板的外層絕緣層上且接近埋設於其內的高速信號網絡，因此可有效抑制串音及EMI。再者，上述額外的導電層(作為參考面層)非常容易製作，且相較於具有分離且位於不同層位的電源、信號及接地網絡的多層印刷電路板(例如，四層式印刷電路板)來說，具有較低的製作成本。因此，對於高速應用來說，使用具有上述額外導電層的少層式印刷電路板可具有經濟效益。
請參照第6A至6C圖及表一。第6A至6C圖係繪示出時域中模擬以1350Mb/s寫入一位元組的資料信號到DDR3 DRAM的眼圖(eye open)，其中DRAM晶片端開啟120歐姆(ohms)的終結電阻器(on-die termination)。表一展示出第6A至6C圖中眼圖大小的測量結果。如第6A至6C圖及表一所示，眼圖中白色區域(眼白)愈大，則具有較多的電壓及時間餘裕。
請參照第7A至7C圖及表二。第7A至7C圖係繪示出時域中模擬以1350Mb/s寫入一位元組的資料信號到DDR3 DRAM的眼圖，其中DRAM晶片端沒有開啟終結電阻器。表二展示出第7A至7C圖中眼圖大小的測量結果。如第7A至7C圖及表二所示，眼圖中白色區域(眼白)愈大，則具有較多的電壓及時間餘裕。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
習知
100‧‧‧基底
102‧‧‧上表面
103‧‧‧下表面
108a、108b‧‧‧電源走線
108c‧‧‧導電走線
112‧‧‧信號走線
126、130‧‧‧阻焊層
134‧‧‧介層插孔
140‧‧‧接地面層
150‧‧‧間隙
300‧‧‧印刷電路板
302‧‧‧第一方向
304‧‧‧第二方向
8B-8B`‧‧‧線
實施例
200、400a、400b、500、600‧‧‧印刷電路板
201、201a、201b、401、402‧‧‧通孔
202‧‧‧基底
202a‧‧‧上表面
202b‧‧‧下表面
203、303‧‧‧第一導電層
203a‧‧‧第一信號網絡
203b、203c‧‧‧第二信號網絡
204、210‧‧‧外層絕緣層
207‧‧‧第二導電層
208‧‧‧第一絕緣蓋層
209、221、410‧‧‧開口
212a‧‧‧第三信號網絡
212b、212c‧‧‧第四信號網絡
215‧‧‧第四導電層
216‧‧‧第二絕緣蓋層
303a、309a‧‧‧非接地網絡
303b、309b‧‧‧接地網絡
309‧‧‧第三導電層
311‧‧‧間隙
403‧‧‧第一參考面層
404‧‧‧第二參考面層
501‧‧‧第五信號網絡
503‧‧‧第六信號網絡
H1、H2‧‧‧間距
W‧‧‧區域
第1圖係繪示出根據本發明一實施例之單層式印刷電路板之剖面示意圖；第2A圖係繪示出根據本發明一實施例之雙層式印刷電路板之剖面示意圖；第2B圖係繪示出根據本發明另一實施例之雙層式印刷電路板之剖面示意圖；第3圖係繪示出根據本發明一實施例之四層式印刷電路板之剖面示意圖；第4圖係繪示出根據本發明一實施例之六層式印刷電路板之剖面示意圖；第5A圖係繪示出第2圖實施例中雙層式印刷電路板之近端串音與頻率之模擬關係圖；第5B圖係繪示出第2圖實施例中雙層式印刷電路板之返回損失與頻率之模擬關係圖；第6A至6C圖係繪示出時域中模擬寫入一位元組的資料信號到DDR3 DRAM的眼圖；第7A至7C圖係繪示出時域中模擬寫入一位元組的資料信號到DDR3 DRAM的眼圖；第8A圖係繪示出習知雙層式印刷電路板之平面示意 圖；以及第8B圖係繪示出沿第8A圖中8B-8B’線之剖面示意圖。
200‧‧‧印刷電路板
202‧‧‧基底
202a‧‧‧上表面
202b‧‧‧下表面
203‧‧‧第一導電層
203a‧‧‧第一信號網絡
203b、203c‧‧‧第二信號網絡
204‧‧‧外層絕緣層
207‧‧‧第二導電層
208‧‧‧第一絕緣蓋層
209‧‧‧開口
H1‧‧‧間距
W‧‧‧區域

Claims (11)

  1. 一種印刷電路板，包括：一基底，具有一上表面及一下表面；一第一導電層，設置於該基底的該上表面上，其中該第一導電層包括一第一信號網絡及一第二信號網絡；一外層絕緣層，設置於該基底的該上表面上，以覆蓋該基底及該第一導電層，其中該外層絕緣層包括一開口，以露出一部份的該第二信號網絡；以及一第二導電層，設置於該外層絕緣層上，且覆蓋至少一部份的該第一導電層，其中該第二導電層填入於該開口，以電性連接至該第二信號網絡，該第二信號網絡提供一接地電位及一電源電位的其中一者；一第三導電層，設置於該基底的該下表面上，其中該第三導電層包括一第三信號網絡及一第四信號網絡，該第四信號網絡透過形成於該基底內的一第一通孔而電性連接至該第二信號網絡。
  2. 如申請專利範圍第1項所述之印刷電路板，其中該第三信號網絡透過形成於該基底內的一第二通孔而電性連接至該第一信號網絡。
  3. 如申請專利範圍第1項所述之印刷電路板，更包括一參考面層，埋設於該基底內，其中該參考層能夠提供該接地電位及該電源電位的其中一者。
  4. 如申請專利範圍第3項所述之印刷電路板，其中該參考層透過形成於該基底內的一通孔而電性連接至該第二信號網絡。
  5. 如申請專利範圍第1項所述之印刷電路板，其中該第二導電層包括金屬薄片、導電環氧化物、高分子導電複合材料或碳印刷。
  6. 如申請專利範圍第1項所述之印刷電路板，其中該第二導電層透過螺栓、引腳、焊料及導電黏著劑的其中一者而電性連接至該第二信號網絡。
  7. 如申請專利範圍第1項所述之印刷電路板，其中該第二信號網絡包括走線、面層、接墊、觸指或通孔。
  8. 如申請專利範圍第1項所述之印刷電路板，更包括一絕緣蓋層，覆蓋該第二導電層。
  9. 如申請專利範圍第1項所述之印刷電路板，其中該外層絕緣層的厚度小於1毫米。
  10. 如申請專利範圍第1項所述之印刷電路板，其中該第二導電層的厚度小於或等於100微米。
  11. 如申請專利範圍第1項所述之印刷電路板，其中該第二導電層與該第一導電層之間的間距處於50微米至350微米的範圍。
TW101107825A 2011-03-10 2012-03-08 印刷電路板 TWI433624B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161451283P 2011-03-10 2011-03-10
US13/408,062 US9949360B2 (en) 2011-03-10 2012-02-29 Printed circuit board design for high speed application

Publications (2)

Publication Number Publication Date
TW201244573A TW201244573A (en) 2012-11-01
TWI433624B true TWI433624B (zh) 2014-04-01

Family

ID=46794495

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107825A TWI433624B (zh) 2011-03-10 2012-03-08 印刷電路板

Country Status (5)

Country Link
US (1) US9949360B2 (zh)
EP (2) EP3242535B1 (zh)
CN (1) CN102792784B (zh)
TW (1) TWI433624B (zh)
WO (1) WO2012119530A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11711888B2 (en) 2020-05-22 2023-07-25 Realtek Semiconductor Corporation Power line structure

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10485095B2 (en) * 2011-03-10 2019-11-19 Mediatek, Inc. Printed circuit board design for high speed application
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
US9711778B2 (en) 2013-09-06 2017-07-18 Johnson Controls Technology Company Layered battery module system and method of assembly
JP5861790B1 (ja) * 2015-02-25 2016-02-16 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、電磁波シールド性配線回路基板および電子機器
CN106973483B (zh) * 2016-01-13 2019-03-08 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
CN107024873B (zh) * 2016-02-01 2019-02-05 联发科技股份有限公司 集成电路、电子设备及数据传输方法
US10651526B2 (en) * 2016-08-16 2020-05-12 Samsung Electronics Co., Ltd. Flexible flat cable comprising stacked insulating layers covered by a conductive outer skin and method for manufacturing
KR20190115020A (ko) * 2017-02-13 2019-10-10 타츠타 전선 주식회사 프린트 배선판
US9972589B1 (en) * 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
CN108696801B (zh) * 2017-04-05 2020-09-22 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法，以及包含所述电路板的扬声器
EP3639638A4 (en) * 2017-06-12 2021-01-06 Qualcomm Incorporated FLEXIBLE CIRCUIT BOARDS FOR USB 3.0 CONNECTIONS IN MOBILE DEVICES
FR3074399B1 (fr) * 2017-11-30 2020-09-04 Safran Electronics & Defense Circuit imprime flexible avec blindage peripherique
KR20200098550A (ko) * 2017-12-28 2020-08-20 주식회사 쿠라레 회로 부착 필름
CN110784995A (zh) * 2018-07-26 2020-02-11 连展科技（深圳）有限公司 电路板结构
US10925152B2 (en) * 2018-09-28 2021-02-16 Intel Corporation Dielectric coating for crosstalk reduction
US10869385B2 (en) * 2018-10-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, circuit board structure and method of fabricating the same
US10694620B1 (en) * 2019-04-02 2020-06-23 Microsoft Technology Licensing, Llc Method and apparatus for circuit board noise shielding and grounding
CN112770493B (zh) * 2019-10-21 2023-11-21 中兴通讯股份有限公司 柔性线路板及电子设备
CN111465175B (zh) * 2020-04-23 2022-08-12 京东方科技集团股份有限公司 电路板及其制备方法、电子设备
TWI770618B (zh) * 2020-09-26 2022-07-11 矽品精密工業股份有限公司 電子封裝件及其承載基板
US20240063134A1 (en) * 2021-02-26 2024-02-22 Intel Corporation Integrated circuit supports with microstrips
CN115248339A (zh) * 2021-04-27 2022-10-28 旺矽科技股份有限公司 用于探针卡的探针安装电路板及探针装置
CN114927533A (zh) * 2022-04-29 2022-08-19 无锡变格新材料科技有限公司 网格导电结构及其制备方法、触控模组及显示模组
WO2024022449A1 (zh) * 2022-07-27 2024-02-01 摩尔线程智能科技(北京)有限责任公司 印刷电路板和包括印刷电路板的电子设备

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740678A (en) * 1971-03-19 1973-06-19 Ibm Strip transmission line structures
US5219607A (en) * 1988-11-29 1993-06-15 Nippon Cmk Corp. Method of manufacturing printed circuit board
US5973931A (en) * 1996-03-29 1999-10-26 Sony Corporation Printed wiring board and electronic device using same
US5981043A (en) * 1996-04-25 1999-11-09 Tatsuta Electric Wire And Cable Co., Ltd Electroconductive coating composition, a printed circuit board fabricated by using it and a flexible printed circuit assembly with electromagnetic shield
US5837427A (en) * 1996-04-30 1998-11-17 Samsung Electro-Mechanics Co Co., Ltd. Method for manufacturing build-up multi-layer printed circuit board
KR100371877B1 (ko) * 1997-04-16 2003-02-11 가부시끼가이샤 도시바 배선기판과 배선기판의 제조방법 및 반도체 패키지
FI106585B (fi) * 1997-10-22 2001-02-28 Nokia Mobile Phones Ltd Koaksiaalijohto, menetelmä koaksiaalijohdon valmistamiseksi ja langaton viestin
US20030188889A1 (en) * 2002-04-09 2003-10-09 Ppc Electronic Ag Printed circuit board and method for producing it
JP4305399B2 (ja) 2004-06-10 2009-07-29 住友電気工業株式会社 多層プリント配線板の製造方法及び多層プリント配線板
JP4746852B2 (ja) 2004-06-30 2011-08-10 ソニーケミカル＆インフォメーションデバイス株式会社 伝送ケーブルの製造方法
CN1741706B (zh) 2004-08-27 2011-11-16 日本特殊陶业株式会社 布线板
JP4319167B2 (ja) 2005-05-13 2009-08-26 タツタ システム・エレクトロニクス株式会社 シールドフィルム、シールドプリント配線板、シールドフレキシブルプリント配線板、シールドフィルムの製造方法及びシールドプリント配線板の製造方法
KR100673860B1 (ko) 2005-11-17 2007-01-25 삼성전기주식회사 임베디드 인쇄회로기판 제작방법
JP2007193999A (ja) * 2006-01-17 2007-08-02 Sony Chemical & Information Device Corp 伝送ケーブル
CN2886982Y (zh) 2006-04-26 2007-04-04 华为技术有限公司 印刷电路板
JP4919755B2 (ja) * 2006-10-02 2012-04-18 日東電工株式会社 配線回路基板および電子機器
US8130005B2 (en) 2006-12-14 2012-03-06 Formfactor, Inc. Electrical guard structures for protecting a signal trace from electrical interference
JP4877791B2 (ja) * 2007-01-26 2012-02-15 日東電工株式会社 配線回路基板
JP5124150B2 (ja) 2007-02-22 2013-01-23 株式会社バッファロー 多層プリント配線板
JP2008300803A (ja) * 2007-06-04 2008-12-11 Toshiba Corp フレキシブル配線基板および電子機器
JP2009177010A (ja) 2008-01-25 2009-08-06 Toshiba Corp フレキシブルプリント配線板および電子機器
US8120927B2 (en) 2008-04-07 2012-02-21 Mediatek Inc. Printed circuit board
JP4962454B2 (ja) 2008-09-09 2012-06-27 三菱電機株式会社 伝送線路基板
WO2010103722A1 (ja) 2009-03-10 2010-09-16 住友ベークライト株式会社 回路基板
CN101861057A (zh) 2009-04-07 2010-10-13 英业达股份有限公司 印刷电路板的制作方法
JP2011014656A (ja) 2009-06-30 2011-01-20 Toshiba Corp 電子機器およびフレキシブルプリント配線板
US8471154B1 (en) * 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11711888B2 (en) 2020-05-22 2023-07-25 Realtek Semiconductor Corporation Power line structure

Also Published As

Publication number Publication date
EP3242535A3 (en) 2018-03-14
EP3242535B1 (en) 2021-02-24
US9949360B2 (en) 2018-04-17
EP2684431A4 (en) 2014-12-10
CN102792784A (zh) 2012-11-21
EP2684431A1 (en) 2014-01-15
EP3242535A2 (en) 2017-11-08
US20120228006A1 (en) 2012-09-13
CN102792784B (zh) 2015-07-08
TW201244573A (en) 2012-11-01
WO2012119530A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
TWI433624B (zh) 印刷電路板
US11903121B2 (en) Printed circuit board design for high speed application
TWI615065B (zh) 柔性線路板及其製作方法
US6765298B2 (en) Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads
US9445492B2 (en) Printed circuit board
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
JP2010506380A (ja) 多層基板
US7851709B2 (en) Multi-layer circuit board having ground shielding walls
US9313890B2 (en) Attenuation reduction structure for high frequency signal contact pads of circuit board
WO2009028108A1 (en) Multi-layer substrate
CN108966478B (zh) 柔性电路板及其制作方法
US9681554B2 (en) Printed circuit board
US8035036B2 (en) Complementary mirror image embedded planar resistor architecture
US8841561B1 (en) High performance PCB
CN207969077U (zh) 一种印制电路板
WO2021052327A1 (zh) 一种电路板
CN219919251U (zh) 印制电路板及电子设备
TWI510157B (zh) 維持訊號完整性的傳輸裝置
TWI428072B (zh) 具有改良過孔之印刷電路板
TWI287958B (en) Printed circuit board having improved vias
TWM353601U (en) Printed circuit board
JP2006173400A (ja) プリント配線板
CN203015271U (zh) 印制电路板
JP2908918B2 (ja) 厚膜薄膜混成多層回路基板
TW201225753A (en) Printed circuit board with compound-via