CN102792784B - 印刷电路板 - Google Patents
印刷电路板 Download PDFInfo
- Publication number
- CN102792784B CN102792784B CN201280000705.2A CN201280000705A CN102792784B CN 102792784 B CN102792784 B CN 102792784B CN 201280000705 A CN201280000705 A CN 201280000705A CN 102792784 B CN102792784 B CN 102792784B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- pcb
- circuit board
- printed circuit
- signal network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
Abstract
本发明揭示一种印刷电路板,包括:基板,具有上表面及下表面。第一导电层设置于基板的上表面上。第一导电层包括第一信号网络及第二信号网络。外层绝缘层设置于基板的上表面上,以覆盖基板及第一导电层。外层绝缘层包括开口,以露出一部分的第二信号网络。第二导电层设置于外层绝缘层上,且覆盖至少一部分的第一导电层。第二导电层填入于开口,以电性连接至第二信号网络,其中第二信号网络提供接地电位或电源电位。本发明实施例所提出的印刷电路板,通过在外层绝缘层上设置一额外导电层并电性连接至接地电位或电源电位,便可于高信号频率区域中确保良好信号质量与较少的电磁干扰影响,不必使用昂贵的多层式印刷电路板。
Description
交叉引用
本申请享有2011年3月10日提出的申请号为61/451,283的美国先前申请的共两项优先权,上述申请的全文作为本申请的引用基础。
技术领域
本发明是有关于一种印刷电路板,特别是有关于一种具有良好信号质量的印刷电路板设计。
背景技术
印刷电路板(PCB)通常为具有内部及外部走线/面层(其容许印刷电路板上的电子装置/器件彼此电性连接,并与外在环境连接)的层叠绝缘结构。印刷电路板为电子电路最常使用的封装媒介。由于高效能系统的需求,必须增加封装密度及传送速度,使印刷电路板的技术发展从单侧进展到双侧或多层叠层。
尽管印刷电路板技术进展迅速,电磁干扰(electromagnetic interference,EMI)问题却越来越严重。当电子装置/器件于高速下操作,且配置于高装置密度的印刷电路板内时,会产生噪声并影响其他电子装置的操作。在良好的印刷电路板设计中,有最小的信号延迟、失真及串音(crosstalk)噪声。串音为一种主要由信号线之间电磁耦合所引起的噪声,其降低信号质量。在印刷电路板中,串音的发生在于邻近信号线之间电磁耦合。当越来越多的功能整合于一芯片时,印刷电路板需要更多的电路走线,因而信号走线之间的耦合变得更大,而在系统内引起噪声及错误信号。
另外,请参照图8A及8B,图8A绘示出传统双层式印刷电路板300的平面示意图,其中显示出电源面层(plane)及信号面层的布线。而图8B绘示出沿图8A中8B-8B’线的剖面示意图。传统印刷电路板300具有位于基板100的上表面102的顶层,其为阻焊(solder mask)层126所覆盖。顶层包括电源走线108a及108b与信号走线112。传统印刷电路板300也具有底层,其为阻焊层130所覆盖,且包括位于基板100的下表面103的接地面层140。为了方便说明,图8A中并未绘示出阻焊层126。电源走线108a及108b是用于提供电源电位,而信号走线112则用于传送信号或数据。如图8A所示,信号走线112大体上顺沿着第二方向304设置,其在相邻的电源走线108a及108b(其大体上顺沿着第一方向302(其不与第二方向304平行)设置)之间形成电源传送障碍(power transmission barrier)。如图8B所示,为了在相邻的电源走线108a及108b之间传送电源电位,在基板100的下表面103上形成导电走线108c。导电走线108c通过穿过基板100的介层插塞(via plug)134而对应电性连接至电源走线108a及108b,且通过间隙150而与分离的接地面层140隔离。如图8A所示,信号走线112跨过下表面103由导电走线108c所形成的间隙150。然而,当信号(特别是高速信号)沿信号走线112传送时,高速信号的电流返回路径(current return path)不仅沿着信号走线112正下方接地面层140传送,遇到间隙150还会沿着间隙150的金属边缘继续传送。此破碎的接地面层导致较长的电流返回路径会产生不必要的磁场(其垂直于第一及第二方向302及304),因而增加相邻走线之间的耦合系数,并加重电磁干扰(EMI)的问题。多层式印刷电路板将电源面层(plane)、信号面层及接地面层分设于不同面层,其可改善上述问题,然而增加印刷电路板的层数也将增加印刷电路板的制造成本。
因此,有必要寻求一种印刷电路板设计来改善上述问题。
发明内容
有鉴于此,本发明的目的在于提供改良式的印刷电路板设计,以改善上述低价印刷电路板所产生的电磁耦合问题。在本发明一个实施例中,一种印刷电路板,包括:基板,具有上表面及下表面;第一导电层,设置于基板的上表面上,其中第一导电层包括第一信号网络及第二信号网络;外层绝缘层,设置于基板的上表面上,以覆盖基板及第一导电层,其中外层绝缘层包括开口,以露出一部分的第二信号网络;以及第二导电层,设置于外层绝缘层上,且覆盖至少一部分的第一导电层,其中第二导电层填入于开口,以电性连接至第二信号网络,第二信号网络提供接地电位或电源电位。
本发明实施例所提出的印刷电路板,通过在外层绝缘层上设置额外导电层并电性连接至接地电位或电源电位,应用于高频或高速信号时,可以确保良好信号质量与较少的电磁干扰,不必使用昂贵的多层式印刷电路板。
附图说明
通过阅读以下的具体实施方式并参考附图,本发明可被完全理解,其中:
图1绘示出根据本发明一个实施例的单层式印刷电路板的剖面示意图;
图2A绘示出根据本发明实施例的双层式印刷电路板的剖面示意图;
图2B绘示出根据本发明另一实施例的双层式印刷电路板的剖面示意图;
图3绘示出根据本发明另一实施例的四层式印刷电路板的剖面示意图;
图4绘示出根据本发明一个实施例的六层式印刷电路板的剖面示意图;
图5A绘示出第2图实施例中双层式印刷电路板的近端串音与频率的仿真关系图;
图5B绘示出第2图实施例中双层式印刷电路板的返回损失与频率的仿真关系图;
图6A至6C绘示出时域中仿真写入一字节的数据信号到DDR3 DRAM的眼图;
图7A至7C绘示出时域中仿真写入一字节的数据信号到DDR3 DRAM的眼图;
图8A绘示出传统双层式印刷电路板的平面示意图;以及
图8B绘示出沿图8A中8B-8B’线的剖面示意图。
具体实施方式
以下说明包含了本发明实施例的制作与目的。然而,可轻易了解以下说明在于阐明本发明实施例的制作与使用,并非用于限定本发明的范围。在图式及内文中,相同或相似的部件是使用相同或相似的标号。再者,为了图式的简化与便利性,图式中部件的外形及厚度得以放大。另外,未绘示或未揭露于图式及内文中的部件为本领域中惯用的部件。
在以下的各个不同的实施例中,印刷电路板可包括网络(net)、走线(trace)、带状线(strip line)、微带线(micro-strip),其由导电材料所构成,用以电性连接不同的电子器件,而以高速传送数据及/或信号。上述的网络、走线、带状线或微带线可作为高速信号总线(bus)或接口,诸如内存接口、高分辨率多媒体接口(high-definition multi-media interface,HDMI)、序列式先进技术附件接口(serial advanced technology attachment interface,SATA)、通用串行总线(universal serial bus,USB)、低压差分信号(low voltage differentialsignaling,LVDS)界面。请参照图1,其绘示出根据本发明一个实施例的单层式印刷电路板的剖面示意图。在本实施例中,印刷电路板200可包括基板202,其可由FR-1、FR-2、FR-4、CEM-1或CEM-3材料所构成。基板202具有上表面202a及下表面202b。第一导电层203形成于上表面202a上,其包括网络、微带线、走线或带状线,用以传送电子信号。第一导电层203可由导电材料所构成,包括铜、铝、铜合金或铝合金。外层绝缘层204形成于基板202的上表面202a,以大体上覆盖上表面202a及第一导电层203。在本实施例中,外层绝缘层204可包括阻焊材料或其他适当介电材料,例如,隔离膜、隔离胶带或预浸渍体(pre-preg)。
在该实施例中,第一导电层203包括第一信号网络203a及一第二信号网络203b及203c。在一个实施例中,第一信号网络203a电性连接于电子器件之间,用以传送数据及/或信号。第二信号网络203b及203c电性连接于接地电位,以作为接地网络。另外,第二信号网络203b及203c也可电性连接于电源(其具有电压电位),以作为电源网络。第一信号网络203a及第二信号网络203b及203c,可图案化(pattern)成为具有以下所述的单一或任何组合结构,例如:走线、面层、接垫、触指(finger)或通孔(via hole)等结构。第一信号网络203a及第二信号网络203b及203c大体上为外层绝缘层204所覆盖。在本实施例中,外层绝缘层204具有开口209,以露出至少一部分的第二信号网络203b。露出的部分可包括接垫、通孔或第二信号网络203b的局部走线或局部面层。
特别的是,第二导电层207设置于外层绝缘层204上,以大体上覆盖至少一部分的第一导电层203。在本实施例中,第二导电层207可由实心金属薄片(solid metal sheet)所构成,例如金属箔(foil)/带(tape),其包括Al、Cu、Ag或Au。在另一实施例中,第二导电层207可由导电环氧化物或导电环氧化物黏着剂(例如,导电的银、铜或铝环氧化物等)所构成。在另一实施例中,第二导电层207可由高分子导电复合物(polymer conductivecomposite)、导电复合物高分子或碳印刷(carbon printing)制造而成。
第二导电层207经由形成于外层绝缘层204内的开口209而电性连接至第二信号网络203b,以连接至接地网络或电源网络。在另一实施例中,开口209内可填入导电环氧化物材料或导电黏着材料,以与第二导电层207形成一体(unity)结构。在另一实施例中,导电装置(未绘示),例如,螺栓(screw)、引脚(pin)或跳线(jumper)等放置于开口209内,以将第二导电层207电性连接至第二信号网络203b。此外,又另一实施例中,第二导电层207不仅通过导电装置,还通过填入于开口209内导电环氧化物材料而电性连接至第二信号网络203b。如此一来,第二导电层207可作为参考面层(referenceplane),以抑制相邻的第一信号网络之间的串音。
可通过微带线式第二导电层207(即,参考面层)而实际上抑制相邻的第一信号网络203a所引起的串音噪声。需注意的是为了有效抑制或排除相邻的第一信号网络203a之间的串音噪声,在一个实施例中,第二导电层207与基板202上的第一导电层203之间的间距H1小于1毫米(mm),而较佳为50微米(μm)至350微米的范围,可优选为小于100微米。使第一信号网络203a在基板202的上表面202a的垂直方向上大体上接近于第二导电层207。其中外层绝缘层204的厚度小于1毫米。另外,一个非必要的第一绝缘盖层208可设置于外层绝缘层204上,以覆盖第二导电层207。第一绝缘盖层208可包括相同或相似于外层绝缘层204的材料,以保护下方的第二导电层207而免于受到物理或化学性损害。
请参照图2A及2B,其绘示出根据本发明不同实施例的双层式印刷电路板的剖面示意图,且其中相同于图1的部件使用相同的标号并省略其说明。在图2A中,双层式印刷电路板400a包括外层绝缘层210,设置于基板202的下表面202b上。外层绝缘层210可包括相同或相似于外层绝缘层204的材料。再者,第三导电层309设置于基板202的下表面202b上,且埋设于外层绝缘层210内。第三导电层309通常包括相同或相似于第一导电层203的材料,且作为接地或电源网络。
在一个实施例中,第二导电层207可经由开口209、第二信号网络203b以及通孔201而电性连接至第三导电层309。开口209内填入导电环氧化物材料或导电黏着材料,以与第二导电层207形成一体结构。如此一来,由于第二导电层207与第三导电层309可作为参考面层,因此可通过微带线式第二导电层207与第三导电层309来抑制印刷电路板400a中相邻的第一信号网络203a之间的串音噪声。
在图2B中,双层式印刷电路板400b包括外层绝缘层204及210,分别设置于基板202的上表面202a上与下表面202b上。第一导电层303包括多个非接地网络303a(例如,信号网络及/或电源网络)及至少一个接地网络303b,且埋设于外层绝缘层204内。多个非接地网络303a大体上与接地网络303b共平面。再者,非接地网络303a大体上与接地网络303b由同一导电材料所构成,例如铜、铝、铜合金或铝合金。
第三导电层309包括至少非接地网络309a(例如,信号网络或电源网络)及接地网络309b。非接地网络309a与接地网络309b设置于基板202的下表面202b上,且埋设于外层绝缘层210内,其中非接地网络309a邻近于接地网络309b。再者,非接地网络309a与接地网络309b隔开间隙311。另外,接地网络309b经由形成于基板202内的通孔201b而电性连接至接地网络303b。非接地网络309a经由形成于基板202内的通孔201a而电性连接至非接地网络303a的其中一者。接地网络309b,可图案化成为具有以下的结构或任何组合,包括走线、面层、接垫、触指或通孔。
因分离的接地网络309b所形成的长电流返回路径会产生不必要的磁场,因而增加相邻信号网络之间的耦合系数,并使电磁干扰(EMI)问题更加恶化(S.H.Hall,G.W.Hall,and J.A.McCall,High-Speed Digital System Design.New York,NY:John Wiley&Sons,2000,ch.6.)。因此,在本实施例中,作为参考面层的第四导电层215设置于外层绝缘层210上,且对应于基板202的区域W,使第四导电层215大体上覆盖非接地网络303a。第四导电层215可由实心金属薄片所构成,例如金属箔(foil)/带(tape),其包括Al、Cu、Ag或Au。在另一实施例中,第四导电层215可由导电环氧化物或导电环氧化物黏着剂(例如,导电的银、铜或铝环氧化物等)所构成。在另一实施例中,第四导电层215可由高分子导电复合物、导电复合物高分子或碳印刷制造而成。
第四导电层215经由形成于外层绝缘层210内的开口221而电性连接至接地网络309b,以连接至接地电位。在实施例中,开口221内可填入导电环氧化物材料或导电黏着材料,以与第四导电层215形成一体结构。在另一实施例中,导电装置(未绘示),例如,螺栓、引脚或跳线等放置于开口221内,以将第四导电层215电性连接至接地网络309b。此外,又另一实施例中,第四导电层215不仅通过导电装置,还通过填入于开口221内导电环氧化物材料而电性连接至接地网络309b。
通过相似的微带式第四导电层215(即,参考面层)可降低相邻非接地网络303a(例如,信号网络)之间的耦合系数并减轻EMI。需注意的是为了有效抑制串音噪声(即耦合系数)及减轻EMI,第四导电层215与第三导电层309之间的间距H2小于1毫米,而较佳为50微米至350微米的范围,使接地网络309b与非接地网络309a在基板202的下表面202b的垂直方向上大体上接近于第四导电层215。另外,一个非必要的第二绝缘盖层216可设置于外层绝缘层上,以覆盖第四导电层215。第二绝缘盖层216可包括相同或相似于外层绝缘层210的材料,以保护下方的第四导电层215而免于受到物理或化学性损害。
请参照图3,其绘示出根据本发明一个实施例的四层式印刷电路板的剖面示意图,其中相同于第1、2A及2B图的部件使用相同的标号并省略其说明。在本实施例中,印刷电路板500包括基板202。外层绝缘层204及210,分别设置于基板202的上表面202a上与下表面202b上,如同第2A或2B图所示的实施例。
不同于第2A或2B图的实施例,第三信号网络212a及第四信号网络212b及212c埋设于外层绝缘层210内。再者,第三信号网络212a及第四信号网络212b及212c由同一导电层所构成,例如铜、铝、铜合金或铝合金。第四信号网络212b及212c可为走线或面层,且局部为接垫、触指或是通孔。在本实施例中,外层绝缘层210具有开口410以露出第四信号网络212b的接垫、通孔、及一部分的走线或面层中至少一者。
第一参考面层403(例如,接地或电源网络)埋设于基板202内,且通过形成于基板202内的通孔401电性连接至第二信号网络203b。第二参考面层404(例如,电源或接地网络)埋设于基板202内,且通过形成于基板202内的通孔402电性连接至第四信号网络212b。
在一个实施例中,第二信号网络203b可电性连接至接地电位(即,第一参考面层403作为接地网络),而第二信号网络203c可电性连接至具有电压电位的电源。第四信号网络212b可电性连接至电源(即,第二参考面层404作为一电源网络),而第四信号网络212c可电性连接至接地电位。另外,第二信号网络203b也可电性连接至电源(即,第一参考面层403作为一电源网络),而第二信号网络203c可电性连接至接地电位。第四信号网络212b可电性连接至接地电位(即,第二参考面层404作为接地网络),而第四信号网络212c可电性连接至电源。
特别的是第二导电层207及第四导电层215分别设置于外层绝缘层204及210上,且对应至区域W,使第二导电层207大体上覆盖第一信号网络203a及第二信号网络203b及203c,而第四导电层215大体上位于第三信号网络212a及第四信号网络212b及212c之下。在另一实施例中,第二信号网络203c与第四信号网络212c位于区域W外侧。第四导电层215经由形成于外层绝缘层210内的开口410而电性连接至第四信号网络212b。在一实施例中,当第四信号网络212b及第二参考面层404作为接地网络时,第四导电层215电性连接至接地电位,且当第二信号网络203b及第一参考面层403作为电源网络时,第二导电层207电性连接至一电源。在此情形中,第四导电层215可经由开口410内螺栓、引脚、跳线、导电黏着剂或导电环氧化物而接地。在另一实施例中,当第四信号网络212b及第二参考面层404作为电源网络时,第四导电层215电性连接至电源,且当第二信号网络203b及第一参考面层403作为接地网络时,第二导电层207电性连接至一接地电位。如此一来,第一信号网络203a与第三信号网络212a具有带状线配置。
利用各自微带线的结构来抑制第一信号网络203a之间以及第三信号网络212a之间的串音噪声。再者,间距H1及H2可小于1毫米,而较佳为50微米至350微米的范围,使第一信号网络203a及第二信号网络203b及203c在基板202的上表面202a的垂直方向大体上接近于第二导电层207,且使第三信号网络212a及第四信号网络212b及212c在基板202的下表面202b的垂直方向大体上接近于第四导电层215。另外,一个非必要的第二绝缘盖层216可设置于外层绝缘层210上,且覆盖第四导电层215,以保护下方的第四导电层215而免于受到物理或化学性损害。
请参照图4,其绘示出根据本发明一个实施例的六层式印刷电路板的剖面示意图,其中相同于图3的部件使用相同的标号并省略其说明。相较于图3的实施例,六层式印刷电路板600更包括多个第五信号网络501及多个第六信号网络503,埋设于基板202内,其中第五信号网络501设置于第一参考面层403与外层绝缘层204之间,而第六信号网络503则设置于第二参考面层404与外层绝缘层210之间。
请参照图5A及5B,其中图5A绘示出图2实施例中双层式印刷电路板的信号走线近端(near-end)串音(dB)与频率(GHz)的仿真关系图,而图5B绘示出图2实施例中双层式印刷电路板的信号走线返回损失(return loss)与频率的仿真关系图。在图5A及5B中,曲线A表示传统双层式印刷电路板的信号网络,无额外的导电层设置于外层绝缘层上。曲线B及C表示双层式印刷电路板400a或400b的第一信号网络203a,具有第二导电层207,其厚度为100微米,且具有间距H1分别为80及110微米(如图2A所示),又具有第四导电层215位于外层绝缘层210上,其厚度为100微米,且具有间距H2分别为80及110微米(如图2B所示)。如第5A及5B图所示,在高频操作区间可通过额外的导电层207及215降低信号网络的近端串音与返回损失。
根据上述实施例,由于额外的导电层(连接至接地电位或电源)设置于印刷电路板的外层绝缘层上且接近埋设于其内的高速信号网络,因此可有效抑制串音及EMI。再者,上述额外的导电层(作为参考面层)非常容易制作,且相较于具有分离且位于不同层位的电源、信号及接地网络的多层印刷电路板(例如,四层式印刷电路板)来说,具有较低的制作成本。因此,对于高速应用来说,使用具有上述额外导电层的少层式印刷电路板可具有经济效益。
请参照图6A至6C及表一。图6A至6C绘示出时域中模拟以1350Mb/s写入一字节的数据信号到DDR3DRAM的眼图(eye open),其中DRAM芯片端开启120欧姆(ohms)的终结电阻器(on-die termination)。表一展示出图6A至6C中眼图大小的测量结果。如图6A至6C及表一所示,眼图中白色区域(眼白)愈大,则具有较多的电压及时间余裕。
表一:
请参照图7A至7C及表二。图7A至7C绘示出时域中模拟以1350Mb/s写入一字节的数据信号到DDR3 DRAM的眼图,其中DRAM芯片端没有开启终结电阻器。表二展示出图7A至7C中眼图大小的测量结果。如图7A至7C及表二所示,眼图中白色区域(眼白)愈大,则具有较多的电压及时间余裕。
表二:
以上所述仅为本发明的较佳实施方式,凡依本发明权利要求所做的均等变化与修饰,都应属本发明的涵盖范围。
Claims (11)
1.一种印刷电路板,包括:
基板,具有上表面及下表面;
第一导电层,设置于该基板的该上表面上,其中该第一导电层包括第一信号网络及第二信号网络;
外层绝缘层,设置于该基板的该上表面上,以覆盖该基板及该第一导电层,其中该外层绝缘层包括开口,以露出一部分的该第二信号网络;以及
第二导电层,设置于该外层绝缘层上,且覆盖至少一部分的该第一导电层,其中该第二导电层填入于该开口,以电性连接至该第二信号网络,该第二信号网络能够提供接地电位及电源电位的其中一者;
第三导电层,设置于该基板的该下表面上,其中该第三导电层包括第三信号网络及第四信号网络,该第四信号网络通过形成于该基板内的第一通孔而电性连接至该第二信号网络。
2.根据权利要求1所述的印刷电路板,其特征在于,该第三信号网络通过形成于该基板内的第二通孔而电性连接至该第一信号网络。
3.根据权利要求1所述的印刷电路板,更包括参考面层,埋设于该基板内,其中该参考层能够提供该接地电位及该电源电位的其中一者。
4.根据权利要求3所述的印刷电路板,其特征在于,该参考层通过形成于该基板内的通孔而电性连接至该第二信号网络。
5.根据权利要求1所述的印刷电路板,其特征在于,该第二导电层包括金属薄片、导电环氧化物、高分子导电复合材料或碳印刷。
6.根据权利要求1所述的印刷电路板,其特征在于,该第二导电层通过螺栓、引脚、焊料及导电黏着剂的其中一者而电性连接至该第二信号网络。
7.根据权利要求1所述的印刷电路板,其特征在于,该第二信号网络包括走线、面层、接垫、触指或通孔。
8.根据权利要求1所述的印刷电路板,更包括绝缘盖层,覆盖该第二导电层。
9.根据权利要求1所述的印刷电路板,其特征在于,该外层绝缘层的厚度小于1毫米。
10.根据权利要求1所述的印刷电路板,其特征在于,该第二导电层的厚度小于或等于100微米。
11.根据权利要求1所述的印刷电路板,其特征在于,该第二导电层与该第一导电层之间的间距处于50微米至350微米的范围。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161451283P | 2011-03-10 | 2011-03-10 | |
US61/451,283 | 2011-03-10 | ||
US13/408,062 US9949360B2 (en) | 2011-03-10 | 2012-02-29 | Printed circuit board design for high speed application |
US13/408,062 | 2012-02-29 | ||
PCT/CN2012/071939 WO2012119530A1 (en) | 2011-03-10 | 2012-03-05 | Printed circuit board design for high speed application |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102792784A CN102792784A (zh) | 2012-11-21 |
CN102792784B true CN102792784B (zh) | 2015-07-08 |
Family
ID=46794495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280000705.2A Active CN102792784B (zh) | 2011-03-10 | 2012-03-05 | 印刷电路板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9949360B2 (zh) |
EP (2) | EP3242535B1 (zh) |
CN (1) | CN102792784B (zh) |
TW (1) | TWI433624B (zh) |
WO (1) | WO2012119530A1 (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10485095B2 (en) * | 2011-03-10 | 2019-11-19 | Mediatek, Inc. | Printed circuit board design for high speed application |
US9545003B2 (en) * | 2012-12-28 | 2017-01-10 | Fci Americas Technology Llc | Connector footprints in printed circuit board (PCB) |
US9711778B2 (en) | 2013-09-06 | 2017-07-18 | Johnson Controls Technology Company | Layered battery module system and method of assembly |
JP5861790B1 (ja) * | 2015-02-25 | 2016-02-16 | 東洋インキScホールディングス株式会社 | 電磁波シールドシート、電磁波シールド性配線回路基板および電子機器 |
CN106973483B (zh) * | 2016-01-13 | 2019-03-08 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板及其制作方法 |
CN107024873B (zh) * | 2016-02-01 | 2019-02-05 | 联发科技股份有限公司 | 集成电路、电子设备及数据传输方法 |
US10651526B2 (en) * | 2016-08-16 | 2020-05-12 | Samsung Electronics Co., Ltd. | Flexible flat cable comprising stacked insulating layers covered by a conductive outer skin and method for manufacturing |
KR20190115020A (ko) * | 2017-02-13 | 2019-10-10 | 타츠타 전선 주식회사 | 프린트 배선판 |
US9972589B1 (en) * | 2017-03-30 | 2018-05-15 | Intel Corporation | Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer |
CN108696801B (zh) * | 2017-04-05 | 2020-09-22 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制造方法,以及包含所述电路板的扬声器 |
EP3639638A4 (en) * | 2017-06-12 | 2021-01-06 | Qualcomm Incorporated | FLEXIBLE CIRCUIT BOARDS FOR USB 3.0 CONNECTIONS IN MOBILE DEVICES |
FR3074399B1 (fr) * | 2017-11-30 | 2020-09-04 | Safran Electronics & Defense | Circuit imprime flexible avec blindage peripherique |
KR20200098550A (ko) * | 2017-12-28 | 2020-08-20 | 주식회사 쿠라레 | 회로 부착 필름 |
CN110784995A (zh) * | 2018-07-26 | 2020-02-11 | 连展科技(深圳)有限公司 | 电路板结构 |
US10925152B2 (en) * | 2018-09-28 | 2021-02-16 | Intel Corporation | Dielectric coating for crosstalk reduction |
US10869385B2 (en) * | 2018-10-30 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, circuit board structure and method of fabricating the same |
US10694620B1 (en) * | 2019-04-02 | 2020-06-23 | Microsoft Technology Licensing, Llc | Method and apparatus for circuit board noise shielding and grounding |
CN112770493B (zh) * | 2019-10-21 | 2023-11-21 | 中兴通讯股份有限公司 | 柔性线路板及电子设备 |
CN111465175B (zh) * | 2020-04-23 | 2022-08-12 | 京东方科技集团股份有限公司 | 电路板及其制备方法、电子设备 |
US11711888B2 (en) | 2020-05-22 | 2023-07-25 | Realtek Semiconductor Corporation | Power line structure |
TWI770618B (zh) * | 2020-09-26 | 2022-07-11 | 矽品精密工業股份有限公司 | 電子封裝件及其承載基板 |
US20240063134A1 (en) * | 2021-02-26 | 2024-02-22 | Intel Corporation | Integrated circuit supports with microstrips |
CN115248339A (zh) * | 2021-04-27 | 2022-10-28 | 旺矽科技股份有限公司 | 用于探针卡的探针安装电路板及探针装置 |
CN114927533A (zh) * | 2022-04-29 | 2022-08-19 | 无锡变格新材料科技有限公司 | 网格导电结构及其制备方法、触控模组及显示模组 |
WO2024022449A1 (zh) * | 2022-07-27 | 2024-02-01 | 摩尔线程智能科技(北京)有限责任公司 | 印刷电路板和包括印刷电路板的电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1741706A (zh) * | 2004-08-27 | 2006-03-01 | 日本特殊陶业株式会社 | 布线板 |
CN1968576A (zh) * | 2005-11-17 | 2007-05-23 | 三星电机株式会社 | 具有埋入部件的印刷电路板的制造方法 |
CN101647326A (zh) * | 2007-02-22 | 2010-02-10 | 巴比禄股份有限公司 | 多层印刷线路板 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3740678A (en) * | 1971-03-19 | 1973-06-19 | Ibm | Strip transmission line structures |
US5219607A (en) * | 1988-11-29 | 1993-06-15 | Nippon Cmk Corp. | Method of manufacturing printed circuit board |
US5973931A (en) * | 1996-03-29 | 1999-10-26 | Sony Corporation | Printed wiring board and electronic device using same |
US5981043A (en) * | 1996-04-25 | 1999-11-09 | Tatsuta Electric Wire And Cable Co., Ltd | Electroconductive coating composition, a printed circuit board fabricated by using it and a flexible printed circuit assembly with electromagnetic shield |
US5837427A (en) * | 1996-04-30 | 1998-11-17 | Samsung Electro-Mechanics Co Co., Ltd. | Method for manufacturing build-up multi-layer printed circuit board |
KR100371877B1 (ko) * | 1997-04-16 | 2003-02-11 | 가부시끼가이샤 도시바 | 배선기판과 배선기판의 제조방법 및 반도체 패키지 |
FI106585B (fi) * | 1997-10-22 | 2001-02-28 | Nokia Mobile Phones Ltd | Koaksiaalijohto, menetelmä koaksiaalijohdon valmistamiseksi ja langaton viestin |
US20030188889A1 (en) * | 2002-04-09 | 2003-10-09 | Ppc Electronic Ag | Printed circuit board and method for producing it |
JP4305399B2 (ja) | 2004-06-10 | 2009-07-29 | 住友電気工業株式会社 | 多層プリント配線板の製造方法及び多層プリント配線板 |
JP4746852B2 (ja) | 2004-06-30 | 2011-08-10 | ソニーケミカル&インフォメーションデバイス株式会社 | 伝送ケーブルの製造方法 |
JP4319167B2 (ja) | 2005-05-13 | 2009-08-26 | タツタ システム・エレクトロニクス株式会社 | シールドフィルム、シールドプリント配線板、シールドフレキシブルプリント配線板、シールドフィルムの製造方法及びシールドプリント配線板の製造方法 |
JP2007193999A (ja) * | 2006-01-17 | 2007-08-02 | Sony Chemical & Information Device Corp | 伝送ケーブル |
CN2886982Y (zh) | 2006-04-26 | 2007-04-04 | 华为技术有限公司 | 印刷电路板 |
JP4919755B2 (ja) * | 2006-10-02 | 2012-04-18 | 日東電工株式会社 | 配線回路基板および電子機器 |
US8130005B2 (en) | 2006-12-14 | 2012-03-06 | Formfactor, Inc. | Electrical guard structures for protecting a signal trace from electrical interference |
JP4877791B2 (ja) * | 2007-01-26 | 2012-02-15 | 日東電工株式会社 | 配線回路基板 |
JP2008300803A (ja) * | 2007-06-04 | 2008-12-11 | Toshiba Corp | フレキシブル配線基板および電子機器 |
JP2009177010A (ja) | 2008-01-25 | 2009-08-06 | Toshiba Corp | フレキシブルプリント配線板および電子機器 |
US8120927B2 (en) | 2008-04-07 | 2012-02-21 | Mediatek Inc. | Printed circuit board |
JP4962454B2 (ja) | 2008-09-09 | 2012-06-27 | 三菱電機株式会社 | 伝送線路基板 |
WO2010103722A1 (ja) | 2009-03-10 | 2010-09-16 | 住友ベークライト株式会社 | 回路基板 |
CN101861057A (zh) | 2009-04-07 | 2010-10-13 | 英业达股份有限公司 | 印刷电路板的制作方法 |
JP2011014656A (ja) | 2009-06-30 | 2011-01-20 | Toshiba Corp | 電子機器およびフレキシブルプリント配線板 |
US8471154B1 (en) * | 2009-08-06 | 2013-06-25 | Amkor Technology, Inc. | Stackable variable height via package and method |
-
2012
- 2012-02-29 US US13/408,062 patent/US9949360B2/en active Active
- 2012-03-05 EP EP17172059.2A patent/EP3242535B1/en active Active
- 2012-03-05 EP EP12755093.7A patent/EP2684431A4/en not_active Ceased
- 2012-03-05 WO PCT/CN2012/071939 patent/WO2012119530A1/en active Application Filing
- 2012-03-05 CN CN201280000705.2A patent/CN102792784B/zh active Active
- 2012-03-08 TW TW101107825A patent/TWI433624B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1741706A (zh) * | 2004-08-27 | 2006-03-01 | 日本特殊陶业株式会社 | 布线板 |
CN1968576A (zh) * | 2005-11-17 | 2007-05-23 | 三星电机株式会社 | 具有埋入部件的印刷电路板的制造方法 |
CN101647326A (zh) * | 2007-02-22 | 2010-02-10 | 巴比禄股份有限公司 | 多层印刷线路板 |
Also Published As
Publication number | Publication date |
---|---|
EP3242535A3 (en) | 2018-03-14 |
EP3242535B1 (en) | 2021-02-24 |
US9949360B2 (en) | 2018-04-17 |
EP2684431A4 (en) | 2014-12-10 |
CN102792784A (zh) | 2012-11-21 |
TWI433624B (zh) | 2014-04-01 |
EP2684431A1 (en) | 2014-01-15 |
EP3242535A2 (en) | 2017-11-08 |
US20120228006A1 (en) | 2012-09-13 |
TW201244573A (en) | 2012-11-01 |
WO2012119530A1 (en) | 2012-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102792784B (zh) | 印刷电路板 | |
US11903121B2 (en) | Printed circuit board design for high speed application | |
US10194524B1 (en) | Anti-pad for signal and power vias in printed circuit board | |
JP5213106B2 (ja) | フラットケーブル | |
JP6388667B2 (ja) | 差動データ信号を送信するための装置及び方法 | |
CN103298249B (zh) | 印刷电路板 | |
KR20130024703A (ko) | 전자 회로기판 | |
CN108966478A (zh) | 柔性电路板及其制作方法 | |
CN110876226A (zh) | 软硬结合电路板及其制作方法 | |
CN204810807U (zh) | 一种电磁屏蔽覆铜板及其在高速fpc线路板中的应用 | |
TWI739657B (zh) | 高速傳輸線 | |
CN211297148U (zh) | 一种pcb板结构及信号测试设备 | |
CN203015272U (zh) | 印制电路板 | |
JP4772919B2 (ja) | フレキシブルプリント配線板 | |
WO2021052327A1 (zh) | 一种电路板 | |
US11818833B2 (en) | Circuit board structure | |
CN219919251U (zh) | 印制电路板及电子设备 | |
TWM550960U (zh) | 軟性印刷電路板 | |
JP2009246317A (ja) | 半導体装置および配線基板 | |
TW202335559A (zh) | 電路板結構 | |
CN203015271U (zh) | 印制电路板 | |
CN105188254A (zh) | Hdi十层板迭构 | |
TW202325140A (zh) | 線路板與使用此線路板的電子構裝 | |
TWM613619U (zh) | 高速傳輸線 | |
JP2000013113A (ja) | 伝送線路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |