JP2000013113A - 伝送線路 - Google Patents

伝送線路

Info

Publication number
JP2000013113A
JP2000013113A JP10173578A JP17357898A JP2000013113A JP 2000013113 A JP2000013113 A JP 2000013113A JP 10173578 A JP10173578 A JP 10173578A JP 17357898 A JP17357898 A JP 17357898A JP 2000013113 A JP2000013113 A JP 2000013113A
Authority
JP
Japan
Prior art keywords
dielectric layer
signal lines
line
transmission line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10173578A
Other languages
English (en)
Other versions
JP3102415B2 (ja
Inventor
Kazumi Kojima
一三 小嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10173578A priority Critical patent/JP3102415B2/ja
Publication of JP2000013113A publication Critical patent/JP2000013113A/ja
Application granted granted Critical
Publication of JP3102415B2 publication Critical patent/JP3102415B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 信号線間の漏話を低減し、配線密度を向上さ
せる。 【解決手段】 ベース誘電体層1の第1の面に信号線1
0,11を形成し、ベース誘電体層1の第1の面と対向
する第2の面に接地導体層2を形成したマイクロストリ
ップ伝送線路に対して、信号線10と11の中間に上部
誘電体層3を形成し、さらに上部誘電体層3の上にシー
ルド接地線20を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、平面型の伝送線路
に係り、特に高周波回路用の印刷配線基板に適用して好
適なシールド線付きの伝送線路に関するものである。
【0002】
【従来の技術】従来より、印刷配線基板(Printed Wiri
ng Board;PWB)に印刷形成された高周波回路用信号伝送
線路には、各種のものが知られている。以下、従来の高
周波回路用信号伝送線路のいくつかの代表的な例につい
て説明する。図7は、従来の基本的な伝送線路の層構成
を示す断面図である。この伝送線路は、印刷配線基板を
構成するベース誘電体層1の片面上に、信号伝送のため
の信号線10,11を隔離して設けた構造を有してい
る。なお、信号線の数は任意であり、信号線10,11
は、複数の信号線を代表的に表したものである。
【0003】図8は、従来のコプレーナ(共平面)伝送
線路の層構成を示す断面図である。コプレーナ伝送線路
は、印刷配線基板を構成するベース誘電体層1の片面上
に、信号伝送のための信号線10,11を隔離して設け
ると共に、信号線10,11の中間に接地線21を設け
た構造を有している。なお、この場合も、信号線の数は
任意であるが、各信号線の両隣あるいはその片側に接地
線が配置されていることが必要である。
【0004】図9は、従来のマイクロストリップ伝送線
路の層構成を示す断面図である。マイクロストリップ伝
送線路は、印刷配線基板を構成するベース誘電体層1の
片面上に信号伝送のための信号線10,11を隔離して
設けると共に、ベース誘電体層1の他面に接地導体層2
を設けた構造を有している。
【0005】図10は、従来の接地線付きマイクロスト
リップ伝送線路の層構成を示す断面図である。接地線付
きマイクロストリップ伝送線路は、印刷配線基板を構成
するベース誘電体層1の片面上に信号伝送のための信号
線10,11を隔離して設けると共に、ベース誘電体層
1の他面に接地導体層2を設け、さらに信号線10,1
1の中間に接地線21を設けた構造を有している。
【0006】図11は、従来のストリップライン(トリ
プレートライン)伝送線路の層構成を示す断面図であ
る。ストリップライン伝送線路は、印刷配線基板を構成
するベース誘電体層1の片面上に信号伝送のための信号
線10,11を隔離して設けると共に、ベース誘電体層
1の他面に接地導体層2を設け、さらにベース誘電体層
1の信号線10,11を設けた面上に上部誘電体層4を
積層して、上部誘電体層4の上面に上部接地導体層5を
設けた構造を有している。
【0007】また、特開平8−250891号公報に
は、誘電体と導体層とを積層して形成したシートを印刷
配線基板の信号線の上に被せ、このシートの導体層を接
地することによって、ストリップライン構造を実現する
伝送線路の構成が開示されている。
【0008】さらに、実開平5−6910号公報には、
ストリップライン伝送線路における信号線の中間に上下
方向に形成されたスリットを設け、このスリットの表面
にメタライズ面を形成して、このメタライズ面を上下の
接地導体層と接続することによって、信号線間をシール
ドする構成が開示されている。
【0009】
【発明が解決しようとする課題】しかしながら、図7に
示す従来の基本的な伝送線路や、図9に示すマイクロス
トリップ伝送線路では、信号線間の漏話(クロストーク
ノイズ)が大きいという問題点があった。これは、ベー
ス誘電体層及び信号線の上部の解放空間(空気)を介し
て隣接の信号線に回り込む電磁結合が大きいためであ
る。このため、漏話を抑えるためには信号線の間隔を大
きくしなくてはならず、配線密度の向上、回路基板の小
型化の妨げとなっていた。また、図8、図10に示す信
号線の間に接地線を持つ伝送線路では、図7や図9の伝
送線路より漏話は少ないが、信号線間に接地線を入れる
ために高密度配線がしにくく、また解放空間から回り込
む電磁結合の漏話を無視できないという問題点があっ
た。
【0010】そして、図11に示すストリップライン伝
送線路では、信号線間及び信号線−接地層間の静電容量
が大きいという問題点があった。これは、信号線の上部
にも、上部誘電体層4を挟んで上部接地導体層5を有す
るため、静電容量が増加することに基づいている。線路
の静電容量が増加すると、信号ドライバの負担が大きく
なり、信号ドライバの消費電力が増大する。また、伝送
線路の特性インピーダンスが小さくなるので、コネクタ
等、線路に接続される他の部分の特性インピーダンスと
の不整合を生じ、高速信号の場合、信号反射、波形歪み
の発生等の問題を生じやすい。また、高速信号の伝送路
では、特性インピーダンスと整合した終端抵抗を伝送線
路終端に接続することがあるが、このような場合、特性
インピーダンスが小さいと、信号振幅が小さくなるた
め、ノイズに弱くなるという不都合もあった。この際、
静電容量の増加や、特性インピーダンスの低下を防止す
るためには、ベース誘電体層1と上部誘電体層4とを厚
くする必要がある。しかしながら、誘電体層を厚くする
と、信号線間の電磁結合が大きくなり、漏話が大きくな
る。そこで、漏話の増大を防止するためには、信号線間
の距離を大きくしなければならず、このため、この種の
印刷配線基板を高密度化、小型化することが困難であっ
た。本発明は、上記課題を解決するためになされたもの
で、高周波回路用印刷配線基板に適用して好適な伝送線
路であって、信号線間の漏話が少なく回路の誤動作を防
止できると共に、配線密度を向上し、回路の小型化、高
密度化を実現することが可能な伝送線路を提供すること
を目的とする。
【0011】
【課題を解決するための手段】本発明は、請求項1に記
載のように、ベース誘電体層と、ベース誘電体層の第1
の面に形成された複数の信号線と、ベース誘電体層の第
1の面と対向する第2の面に形成された接地導体層とを
有するマイクロストリップ型の伝送線路において、上記
ベース誘電体層の第1の面上の信号線間に形成された上
部誘電体層と、この上部誘電体層上に形成されたシール
ド接地線とを有するものである。また、請求項2に記載
のように、ベース誘電体層と、ベース誘電体層の第1の
面に形成された複数の信号線と、ベース誘電体層の第1
の面と対向する第2の面に形成された接地導体層と、ベ
ース誘電体層の第1の面上の信号線間に形成された接地
線とを有するマイクロストリップ型の伝送線路におい
て、ベース誘電体層の第1の面上の信号線間に、上記接
地線を覆うように形成された上部誘電体層と、この上部
誘電体層上に形成されたシールド接地線とを有するもの
である。
【0012】また、請求項3に記載のように、ベース誘
電体層と、ベース誘電体層の第1の面に形成された信号
線と接地線とを有するコプレーナ型の伝送線路におい
て、上記ベース誘電体層の第1の面上の信号線間に、上
記接地線を覆うように形成された上部誘電体層と、この
上部誘電体層上に形成されたシールド接地線とを有する
ものである。また、請求項4に記載のように、上記ベー
ス誘電体層の第1の面と対向する第2の面に、上記接地
線と対向するように形成された下部シールド接地線を有
するものである。
【0013】また、請求項5に記載のように、ベース誘
電体層と、ベース誘電体層の第1の面に形成された複数
の信号線とを有する伝送線路において、上記ベース誘電
体層の第1の面上の信号線間に形成された上部誘電体層
と、この上部誘電体層上に形成されたシールド接地線と
を有するものである。また、請求項6に記載のように、
上記ベース誘電体層の第1の面と対向する第2の面に、
上記シールド接地線と対向するように形成された下部シ
ールド接地線を有するものである。
【0014】
【発明の実施の形態】[実施の形態の1]以下、図面を
参照して、本発明の実施の形態について説明する。図1
は本発明の第1の実施の形態となる伝送線路の層構成を
示す断面図である。本実施の形態の伝送線路は、マイク
ロストリップ型の伝送線路であり、誘電体からなるベー
ス誘電体層1と、金属からなる接地導体層2と、誘電体
からなる上部誘電体層3と、金属からなる信号線10,
11と、金属からなるシールド接地線20とから概略構
成されている。
【0015】この伝送線路は、ベース誘電体層1の第1
の面に信号線10,11を形成し、ベース誘電体層1の
第1の面と対向する第2の面に接地導体層2を形成した
図9のマイクロストリップ伝送線路に対して、信号線1
0と11の中間に上部誘電体層3を形成し、さらに上部
誘電体層3の上にシールド接地線20を形成したもので
ある。なお、上部誘電体層3は信号線10,11の上を
覆わない。また、上部誘電体層3は、ベース誘電体層1
と同じ材料でもよく、異なる材料でもよい。
【0016】次に、図1を参照して、本実施の形態の伝
送線路の効果を説明する。上部誘電体層3の上に設けら
れたシールド接地線20は、上部誘電体層3及びベース
誘電体層1を介する隣接信号線間の電磁結合を抑制する
と共に、解放空間を回り込む信号線間の電磁結合も減少
させる。よって、信号線間をシールドする効果が得られ
るので、図9に示すマイクロストリップ伝送線路より
も、信号線間の漏話(クロストークノイズ)を低減する
ことができる。
【0017】また、接地線を信号線と同一面に置く図1
0の伝送線路よりも信号線10,11とシールド接地線
20の距離が開くので、接地線を設けることによる静電
容量の増加を抑えることができる。さらに、上部誘電体
層3が信号線10,11を覆わないので、上部誘電体層
が信号線の全面を覆う場合に比べて、信号線10,11
の静電容量の増加を抑えることができる。
【0018】したがって、静電容量の増加や特性インピ
ーダンスの低下を防止するために、信号線間隔を大きく
したりベース誘電体層1を厚くしたりする必要があって
も、その増加量は、図10の伝送線路や上部誘電体が信
号線を全面被覆する伝送線路より少なくて済むので、配
線の高密度化が容易となる。
【0019】このように、本実施の形態の構造によれ
ば、信号線間の漏話が小さいので、伝送信号のエラーの
発生を防止できると共に、配線の高密度化が容易である
ので、小型で配線密度の高い印刷配線基板を実現でき
る。
【0020】[実施の形態の2]図2は、本発明の第2
の実施の形態となる伝送線路の層構成を示す断面図であ
る。本実施の形態の伝送線路は、マイクロストリップ型
の伝送線路であり、ベース誘電体層1と、接地導体層2
と、上部誘電体層3と、信号線10,11と、シールド
接地線20と、金属からなる接地線21とから概略構成
されている。
【0021】この伝送線路は、ベース誘電体層1の第1
の面に信号線10,11を形成すると共に、信号線1
0,11の中間に信号線10,11から隔離した接地線
21を形成し、ベース誘電体層1の第1の面と対向する
第2の面に接地導体層2を形成した図10の接地線付き
マイクロストリップ伝送線路に対して、信号線10と1
1の中間に接地線21を覆うように上部誘電体層3を形
成し、さらに上部誘電体層3の上にシールド接地線20
を形成したものである。なお、上部誘電体層3は信号線
10,11の上を覆わない。また、上部誘電体層3は、
ベース誘電体層1と同じ材料でもよく、異なる材料でも
よい。
【0022】次に、図2を参照して、本実施の形態の伝
送線路の効果を説明する。実施の形態の1と同様に、上
部誘電体層3の上に設けられたシールド接地線20によ
り、上部誘電体層3を介する隣接信号線間の電磁結合を
抑制すると共に、解放空間を回り込む信号線間の電磁結
合も減少させることができる。よって、信号線間をシー
ルドする効果が得られるので、図10に示す接地線付き
のマイクロストリップ伝送線路よりも、信号線間の漏話
を低減することができる。
【0023】また、上部誘電体層3が信号線10,11
を覆わないので、上部誘電体層が信号線の全面を覆う場
合に比べて、信号線10,11の静電容量の増加を抑え
ることができる。したがって、静電容量の増加や特性イ
ンピーダンスの低下を防止するために、信号線間隔を大
きくしたりベース誘電体層1を厚くしたりする必要があ
っても、その増加量は、上部誘電体が信号線を全面被覆
する伝送線路より少なくて済むので、配線の高密度化が
容易となる。
【0024】このように、本実施の形態の構造によれ
ば、信号線間の漏話が小さいので、伝送信号のエラーの
発生を防止できると共に、配線密度の向上を図ることが
でき、小型で配線密度の高い印刷配線基板を実現でき
る。
【0025】[実施の形態の3]図3は、本発明の第3
の実施の形態となる伝送線路の層構成を示す断面図であ
る。本実施の形態の伝送線路は、コプレーナ(共平面)
型の伝送線路であり、ベース誘電体層1と、上部誘電体
層3と、信号線10,11と、シールド接地線20と、
接地線21とから概略構成されている。
【0026】この伝送線路は、ベース誘電体層1の第1
の面に信号線10,11を形成すると共に、信号線1
0,11の中間に信号線10,11から隔離した接地線
21を形成した図8のコプレーナ伝送線路に対して、信
号線10と11の中間に接地線21を覆うように上部誘
電体層3を形成し、さらに上部誘電体層3の上にシール
ド接地線20を形成したものである。なお、上部誘電体
層3は信号線10,11の上を覆わない。また、上部誘
電体層3は、ベース誘電体層1と同じ材料でもよく、異
なる材料でもよい。
【0027】次に、図3を参照して、本実施の形態の伝
送線路の効果を説明する。上部誘電体層3の上に設けら
れたシールド接地線20は、上部誘電体層3を介する隣
接信号線間の電磁結合を抑制すると共に、解放空間を回
り込む信号線間の電磁結合も減少させる。よって、信号
線間をシールドする効果が増強されるので、図8に示す
コプレーナ伝送線路よりも、信号線間の漏話を低減する
ことができる。
【0028】また、上部誘電体層3が信号線10,11
を覆わないので、上部誘電体層が信号線の全面を覆う場
合に比べて、信号線10,11の静電容量の増加を抑え
ることができる。したがって、静電容量の増加や特性イ
ンピーダンスの低下を防止するために、信号線間隔を大
きくしたりベース誘電体層1を厚くしたりする必要があ
っても、その増加量は、上部誘電体が信号線を全面被覆
する伝送線路より少なくて済むので、配線の高密度化が
容易となる。
【0029】このように、本実施の形態の構造によれ
ば、信号線間の漏話が小さいので、伝送信号のエラーの
発生を防止できると共に、配線密度の向上を図ることが
でき、小型で配線密度の高い印刷配線基板を実現でき
る。
【0030】[実施の形態の4]図4は、本発明の第4
の実施の形態となる伝送線路の層構成を示す断面図であ
る。本実施の形態の伝送線路は、コプレーナ型の伝送線
路であり、ベース誘電体層1と、上部誘電体層3と、信
号線10,11と、シールド接地線20と、接地線21
と、金属からなる下部シールド接地線22とから概略構
成されている。
【0031】この伝送線路は、図3のコプレーナ伝送線
路に対して、ベース誘電体層1の第1の面と対向する第
2の面に、接地線21と対向するように下部シールド接
地線22を形成したものである。
【0032】次に、図4を参照して、本実施の形態の伝
送線路の効果を説明する。本実施の形態では、実施の形
態の3で述べた効果に加え、下部シールド接地線22に
より、ベース誘電体層1を介する隣接信号線間の電磁結
合を抑制すると共に、下部解放空間を回り込む信号線間
の電磁結合も小さくすることができる。よって、信号線
間をシールドする効果が増強されるので、図3に示すコ
プレーナ伝送線路よりも、信号線間の漏話を更に低減す
ることができる。
【0033】このように、本実施の形態の構造によれ
ば、信号線間の漏話が小さいので、伝送信号のエラーの
発生を防止できると共に、配線密度の向上を図ることが
でき、小型で配線密度の高い印刷配線基板を実現でき
る。
【0034】[実施の形態の5]図5は、本発明の第5
の実施の形態となる伝送線路の層構成を示す断面図であ
る。本実施の形態の伝送線路は、ベース誘電体層1と、
上部誘電体層3と、信号線10,11と、シールド接地
線20とから概略構成されている。
【0035】この伝送線路は、ベース誘電体層1の第1
の面に信号線10,11を形成した図7の伝送線路に対
して、信号線10と11の中間に上部誘電体層3を形成
し、さらに上部誘電体層3の上にシールド接地線20を
形成したものである。なお、上部誘電体層3は信号線1
0,11の上を覆わない。また、上部誘電体層3は、ベ
ース誘電体層1と同じ材料でもよく、異なる材料でもよ
い。
【0036】次に、図5を参照して、本実施の形態の伝
送線路の効果を説明する。上部誘電体層3の上に設けら
れたシールド接地線20は、上部誘電体層3を介する隣
接信号線間の電磁結合を抑制すると共に、解放空間を回
り込む信号線間の電磁結合も減少させる。よって、信号
線間をシールドする効果が得られるので、図7に示す伝
送線路よりも、信号線間の漏話を低減することができ
る。
【0037】また、上部誘電体層3を設けることによ
り、接地線を信号線と同一面に置く図8のコプレーナ伝
送線路よりも信号線10,11とシールド接地線20の
距離が開くので、接地線を設けることによる静電容量の
増加を抑えることができる。さらに、上部誘電体層3が
信号線10,11を覆わないので、上部誘電体層が信号
線の全面を覆う場合に比べて、信号線10,11の静電
容量の増加を抑えることができる。
【0038】したがって、静電容量の増加や特性インピ
ーダンスの低下を防止するために、信号線間隔を大きく
したりベース誘電体層1を厚くしたりする必要があって
も、その増加量は、図8の伝送線路や上部誘電体が信号
線を全面被覆する伝送線路より少なくて済むので、配線
の高密度化が容易となる。
【0039】このように、本実施の形態の構造によれ
ば、信号線間の漏話が小さいので、伝送信号のエラーの
発生を防止できると共に、配線の高密度化が容易である
ので、小型で配線密度の高い印刷配線基板を実現でき
る。
【0040】[実施の形態の6]図6は、本発明の第6
の実施の形態となる伝送線路の層構成を示す断面図であ
る。本実施の形態の伝送線路は、ベース誘電体層1と、
上部誘電体層3と、信号線10,11と、シールド接地
線20と、下部シールド接地線22とから概略構成され
ている。この伝送線路は、図5の伝送線路に対して、ベ
ース誘電体層1の第1の面と対向する第2の面に、シー
ルド接地線20と対向するように下部シールド接地線2
2を形成したものである。
【0041】次に、図6を参照して、本実施の形態の伝
送線路の効果を説明する。本実施の形態では、実施の形
態の5で述べた効果に加え、下部シールド接地線22に
より、ベース誘電体層1を介する隣接信号線間の電磁結
合を抑制すると共に、下部解放空間を回り込む信号線間
の電磁結合も小さくすることができる。よって、信号線
間をシールドする効果が増強されるので、図5に示す伝
送線路よりも、信号線間の漏話を更に低減することがで
きる。
【0042】このように、本実施の形態の構造によれ
ば、信号線間の漏話が小さいので、伝送信号のエラーの
発生を防止できると共に、配線密度の向上を図ることが
でき、小型で配線密度の高い印刷配線基板を実現でき
る。
【0043】以上、本発明の実施の形態を図面により詳
述してきたが、具体的な構成はこの実施の形態に限るも
のではなく、本発明の要旨を逸脱しない範囲の設計の変
更等があっても本発明に含まれる。例えば、各誘電体層
を構成する誘電体の大きさ、厚さ及び材質、誘電率は任
意であり、また、信号線、接地線、シールド接地線及び
下部シールド接地線の幅、長さ、厚さ及び信号線の間隔
と、これらを形成する金属の材質も任意である。さらに
接地導体層の大きさや厚さと、これを形成する金属の材
質も任意である。
【0044】
【発明の効果】本発明によれば、請求項1又は2に記載
のように、マイクロストリップ伝送線路又は接地線付き
のマイクロストリップ伝送線路に対して、ベース誘電体
層の第1の面上の信号線間に上部誘電体層を設けると共
に上部誘電体層上にシールド接地線を設けることによ
り、信号線間の電磁結合を抑制すると共に信号線間の静
電結合を低減するので、従来のマイクロストリップ伝送
線路よりも信号線間の漏話を低減することができ、信号
線で伝送される信号のエラー発生を防止することができ
る。また、従来のストリップライン伝送線路や上部誘電
体が信号線の全面を覆う構造などと比べて静電容量の増
加が少ないので、特性インピーダンスの低下が少なく、
特性インピーダンスの低下を防止するために、誘電体の
厚さを増加したり信号線間隔を広げたりする等の変更が
少なくてすみ、高密度配線を実現することができる。
【0045】また、請求項3に記載のように、コプレー
ナ伝送線路に対して、ベース誘電体層の第1の面上の信
号線間に接地線を覆うように上部誘電体層を設けると共
に上部誘電体層上にシールド接地線を設けることによ
り、信号線間の電磁結合を抑制すると共に信号線間の静
電結合を低減するので、従来のコプレーナ伝送線路より
も信号線間の漏話を低減することができ、信号線で伝送
される信号のエラー発生を防止することができる。ま
た、上部誘電体が信号線の全面を覆う構造などと比べて
静電容量の増加が少ないので、特性インピーダンスの低
下が少なく、特性インピーダンスの低下を防止するため
に、誘電体の厚さを増加したり信号線間隔を広げたりす
る等の変更が少なくてすみ、高密度配線を実現すること
ができる。
【0046】また、請求項4に記載のように、ベース誘
電体層の第1の面と対向する第2の面に、接地線と対向
するように下部シールド接地線を設けることにより、信
号線間の漏話を更に低減することができる。
【0047】また、請求項5に記載のように、ベース誘
電体層の第1の面に複数の信号線を有する伝送線路に対
して、ベース誘電体層の第1の面上の信号線間に上部誘
電体層を設けると共に上部誘電体層上にシールド接地線
を設けることにより、信号線間の電磁結合を抑制すると
共に信号線間の静電結合を低減するので、従来の伝送線
路よりも信号線間の漏話を低減することができ、信号線
で伝送される信号のエラー発生を防止することができ
る。また、上部誘電体が信号線の全面を覆う構造などと
比べて静電容量の増加が少ないので、特性インピーダン
スの低下が少なく、特性インピーダンスの低下を防止す
るために、誘電体の厚さを増加したり信号線間隔を広げ
たりする等の変更が少なくてすみ、高密度配線を実現す
ることができる。
【0048】また、請求項6に記載のように、ベース誘
電体層の第1の面と対向する第2の面に、シールド接地
線と対向するように下部シールド接地線を設けることに
より、信号線間の漏話を更に低減することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態となる伝送線路の
層構成を示す断面図である。
【図2】 本発明の第2の実施の形態となる伝送線路の
層構成を示す断面図である。
【図3】 本発明の第3の実施の形態となる伝送線路の
層構成を示す断面図である。
【図4】 本発明の第4の実施の形態となる伝送線路の
層構成を示す断面図である。
【図5】 本発明の第5の実施の形態となる伝送線路の
層構成を示す断面図である。
【図6】 本発明の第6の実施の形態となる伝送線路の
層構成を示す断面図である。
【図7】 従来の基本的な伝送線路の層構成を示す断面
図である。
【図8】 従来のコプレーナ伝送線路の層構成を示す断
面図である。
【図9】 従来のマイクロストリップ伝送線路の層構成
を示す断面図である。
【図10】 従来の接地線付きマイクロストリップ伝送
線路の層構成を示す断面図である。
【図11】 従来のストリップライン伝送線路の層構成
を示す断面図である。
【符号の説明】
1…ベース誘電体層、2…接地導体層、3…上部誘電体
層、10、11…信号線、21…シールド接地線、21
…接地線、22…下部シールド接地線。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 ベース誘電体層と、ベース誘電体層の第
    1の面に形成された複数の信号線と、ベース誘電体層の
    第1の面と対向する第2の面に形成された接地導体層と
    を有するマイクロストリップ型の伝送線路において、 前記ベース誘電体層の第1の面上の信号線間に形成され
    た上部誘電体層と、 この上部誘電体層上に形成されたシールド接地線とを有
    することを特徴とする伝送線路。
  2. 【請求項2】 ベース誘電体層と、ベース誘電体層の第
    1の面に形成された複数の信号線と、ベース誘電体層の
    第1の面と対向する第2の面に形成された接地導体層
    と、ベース誘電体層の第1の面上の信号線間に形成され
    た接地線とを有するマイクロストリップ型の伝送線路に
    おいて、 前記ベース誘電体層の第1の面上の信号線間に、前記接
    地線を覆うように形成された上部誘電体層と、 この上部誘電体層上に形成されたシールド接地線とを有
    することを特徴とする伝送線路。
  3. 【請求項3】 ベース誘電体層と、ベース誘電体層の第
    1の面に形成された信号線と接地線とを有するコプレー
    ナ型の伝送線路において、 前記ベース誘電体層の第1の面上の信号線間に、前記接
    地線を覆うように形成された上部誘電体層と、 この上部誘電体層上に形成されたシールド接地線とを有
    することを特徴とする伝送線路。
  4. 【請求項4】 請求項3記載の伝送線路において、 前記ベース誘電体層の第1の面と対向する第2の面に、
    前記接地線と対向するように形成された下部シールド接
    地線を有することを特徴とする伝送線路。
  5. 【請求項5】 ベース誘電体層と、ベース誘電体層の第
    1の面に形成された複数の信号線とを有する伝送線路に
    おいて、 前記ベース誘電体層の第1の面上の信号線間に形成され
    た上部誘電体層と、 この上部誘電体層上に形成されたシールド接地線とを有
    することを特徴とする伝送線路。
  6. 【請求項6】 請求項5記載の伝送線路において、 前記ベース誘電体層の第1の面と対向する第2の面に、
    前記シールド接地線と対向するように形成された下部シ
    ールド接地線を有することを特徴とする伝送線路。
JP10173578A 1998-06-19 1998-06-19 伝送線路 Expired - Fee Related JP3102415B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10173578A JP3102415B2 (ja) 1998-06-19 1998-06-19 伝送線路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10173578A JP3102415B2 (ja) 1998-06-19 1998-06-19 伝送線路

Publications (2)

Publication Number Publication Date
JP2000013113A true JP2000013113A (ja) 2000-01-14
JP3102415B2 JP3102415B2 (ja) 2000-10-23

Family

ID=15963178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10173578A Expired - Fee Related JP3102415B2 (ja) 1998-06-19 1998-06-19 伝送線路

Country Status (1)

Country Link
JP (1) JP3102415B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995457B2 (en) 2002-01-10 2006-02-07 Sanyo Electric Co., Ltd. Wiring structure and manufacturing method therefor, semiconductor device including wiring structure and wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995457B2 (en) 2002-01-10 2006-02-07 Sanyo Electric Co., Ltd. Wiring structure and manufacturing method therefor, semiconductor device including wiring structure and wiring board

Also Published As

Publication number Publication date
JP3102415B2 (ja) 2000-10-23

Similar Documents

Publication Publication Date Title
EP0631460B1 (en) Printed circuit board
US7564695B2 (en) Circuit connection structure and printed circuit board
JP2684502B2 (ja) ソケット
JP2012510707A5 (ja)
JP2010506380A (ja) 多層基板
US8476533B2 (en) Printed circuit board
JP3397707B2 (ja) 伝送時間とインピーダンス制御のための各種開口パターンのあるシールド平面を具えた基板
JP3116870B2 (ja) シールド線付き伝送線路
JPH11340630A (ja) プリント配線基板
JP4834937B2 (ja) 高周波回路用多層配線板
JPH08242078A (ja) プリント基板
JP3102415B2 (ja) 伝送線路
JP4788065B2 (ja) 積層型伝送線路交差チップ
JP2603022Y2 (ja) プリント基板伝送路
JPH11340629A (ja) 積層構造のプリント配線板
JPH1154943A (ja) プリント基板
JP2009130453A (ja) フィルタ機能付き伝送線路
JPH05275862A (ja) 高周波回路用配線板
JP2500155B2 (ja) 多層回路基板
CN211702518U (zh) 电路板结构
WO2004082080A1 (ja) 同軸コネクタと多層基板との接続構造
JP2988599B2 (ja) 配線板および高速icパッケージ
JP2003115706A (ja) 高周波回路基板
JP2004135227A (ja) 高周波用伝送線路基板
JP2868576B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070825

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130825

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees