JP2003115706A - 高周波回路基板 - Google Patents

Abstract

(57)【要約】 【課題】 ストリップ線路を含む高周波回路基板におい
て、ストリップ線路形成後のインピーダンスの制御は容
易でなく、整合回路を設ける必要がある。 【解決手段】 多層基板の内層に配置されるストリップ
導体６と接地導体１０との間に分離導体３０，３２を配
置する。内層と回路基板表面との間を連通するビア２
０，２４を設ける。ビア２４は分離導体３０，３２に接
続され、ビア２０は接地導体１０に接続される。分離導
体３０，３２は回路基板表面に配置されるビア２０，２
４の端部間を短絡することにより、接地される。これに
より、ストリップ導体６と接地導体１０との距離が実質
的に縮まり、インピーダンスが低下する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波信号を伝達
するストリップ線路を有した高周波回路基板に関する。

【０００２】

【従来の技術】高周波信号を平面基板上で伝達する技術
としてストリップ線路構造、マイクロストリップ線路構
造などがある。これらの構造はストリップ状の導体（ス
トリップ導体）を高周波信号線として用いるものであ
り、図５はストリップ導体の伸びる方向に垂直な断面で
のマイクロストリップ線路構造の模式的な断面図であ
る。マイクロストリップ線路は、誘電体基板２の上にス
トリップ導体４が形成され、背面に平面導体板６が配置
される。

【０００３】このマイクロストリップ線路構造では、平
面導体板６は一定電位、例えば接地電位に保たれるこ
と、また誘電体基板の誘電率が空気より大きいことによ
り、ストリップ導体４を伝送される高周波により生じる
電磁波が誘電体基板に閉じ込められ、伝送損失が軽減さ
れ、高周波信号の伝送が可能となる。しかし、ストリッ
プ導体４の上方が開放されている分、次に述べるストリ
ップ線路構造に比較して、電磁波が外部へ放射しやす
く、伝送損失が大きい。その一方で、回路が露出してい
るので、調整や修理が容易であるという利点がある。

【０００４】一方、図６が、ストリップ導体の伸びる方
向に垂直な断面でのストリップ線路構造の模式的な断面
図である。ストリップ線路は、誘電体基板１２の内部に
ストリップ導体１４が通され、その誘電体基板１２の両
表面にはストリップ導体に沿って平面導体板１６が配置
される。平面導体板１６は基本的に一定電位に保たれ、
多くの場合は接地電位とされる。ちなみに、２つの平面
導体板１６の一方のみが接地され、他方は電源に接続さ
れる場合もある。ストリップ線路は、マイクロストリッ
プ線路に比べ、より強力に誘電体基板１２内に電磁波を
閉じ込めることができるため、伝送損失を小さくするこ
とが可能である。さて、電子機器の小型化を図るため
に、多層基板技術を用いて回路基板のサイズを縮小する
ことができる。例えば、この多層基板の内層に高周波の
伝送線路を通す必要がある場合に、ストリップ線路が採
用される。また、低損失であり、また外部からのノイズ
に対するシールド効果の大きいストリップ線路構造が必
要とされる場合に、それを容易に形成する技術として多
層基板技術が採用されるという側面もある。

【０００５】図７は、ストリップ線路構造の他の形態の
縦断面図である。この形態は、２つの誘電体層１２-1，
１２-2と３つの配線層とが交互に積層された多層基板で
構成された例を示している。またこの形態では、ストリ
ップ導体１４の水平方向の両側にも接地導体１８が配置
され、より好適に電磁波が閉じ込められ、一層の低損失
化が可能となる。

【０００６】

【発明が解決しようとする課題】ストリップ線路構造
は、上述のように伝送損失が低減される長所がある反
面、ストリップ導体が誘電体基板内に入ってしまうた
め、加工寸法のずれに伴うインピーダンスの誤差を調整
することが難しいという問題があった。

【０００７】ストリップ線路構造、マイクロストリップ
線路構造のいずれにおいても、高周波になるほど加工寸
法に対する要求精度が高くなるが、現状の加工技術で
は、目標とする特性を初めから再現性よく実現すること
は困難であるので、線路構造ができあがった後の特性測
定結果に基づく調整が必要となる。調整の仕方として
は、一つには加工寸法のずれを修正するという手法があ
るが、この手法はストリップ導体が露出しているマイク
ロストリップ線路構造においては比較的容易であるのに
対し、ストリップ導体が誘電体基板内部に配置されるス
トリップ線路構造では難しい。そのため、従来、ストリ
ップ線路構造においては、インピーダンス制御のため
に、インダクタンスやキャパシタンスなどの部品を用い
て構成される整合回路を付設することが行われていた。
しかし、かかるインピーダンス整合回路は回路レイアウ
トに本来不要な冗長性を生じる。特に、整合回路は、部
品間を接続するストリップ線路ごとに設ける必要がある
ため、回路の簡素化、及び回路基板の小型・軽量化の障
害となるという問題があった。

【０００８】本発明は上記問題点を解消するためになさ
れたもので、ストリップ線路構造におけるインピーダン
スの調整を簡単な構造で、容易に実現できる高周波回路
基板を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明に係る高周波回路
基板は、ストリップ導体と接地導体との間の領域に配置
され、前記ストリップ導体及び前記接地導体とは分離し
て形成された分離導体と、前記分離導体と電気的に導通
し、少なくとも一部が誘電体の表面に現れる分離導体端
子と、前記接地導体と電気的に導通し、少なくとも一部
が前記誘電体の表面に現れる接地導体端子とを有し、前
記分離導体をフローティング状態とするか接地状態とす
るかを、前記誘電体表面での前記分離導体端子及び前記
接地導体端子の間の断続によって切り替え可能としたも
のである。

【００１０】接地導体は一定電位の接地状態に保たれ、
ストリップ導体から発せられる電磁波、また外部からの
電磁波に対してシールド効果を発揮するものである。こ
こで接地状態の一定電位は、一般には接地電位である
が、従来のストリップ線路構造と同様、接地電位以外の
一定電位とすることもできる。接地導体の位置は、誘電
体基板の内部及び表面のいずれであってもよい。ストリ
ップ導体が誘電体の内部にあるので、接地導体が誘電体
基板のどの位置にあっても、ストリップ導体と接地導体
との間に位置する分離導体は、基本的に誘電体の内部に
配置される。誘電体の外において分離導体端子がどこに
も電気的に接続されていない状態では、分離導体の電位
はフローティング状態となり、その分離導体はストリッ
プ線路のインピーダンスに影響を与えない。この場合に
は、インピーダンスは、ストリップ導体と、その周囲の
接地導体との位置関係に応じた値となる。一方、分離導
体端子と接地導体端子とを接続すると、分離導体の電位
は接地導体が有する一定電位となり、その分離導体は実
質的に接地導体と同等となる。すなわち、この場合に
は、ストリップ導体に対し接地導体が近づいたこととな
り、その位置関係の変化に応じてインピーダンスが変化
する。このように、本発明によれば、誘電体表面に取り
出された分離導体端子とやはり誘電体表面に配置される
接地導体端子との間を短絡するか開放するかという回路
基板の外側での操作により、インピーダンスを制御する
ことができる。すなわち、誘電体内部に作り込まれたス
トリップ導体や分離導体などの加工寸法を変えるといっ
た作業をすることなく容易にインピーダンスを可変する
ことが可能となる。

【００１１】別の本発明に係る高周波回路基板において
は、前記分離導体が複数設けられる。

【００１２】本発明によれば、複数の分離導体のうち接
地導体に電気的に接続されるものの組み合わせが複数通
り得られ、それに対応してインピーダンスも複数通りに
切り替えることができる。

【００１３】他の本発明に係る高周波回路基板において
は、前記複数の分離導体は、前記ストリップ導体からの
距離が異なるものを含む。また他の本発明に係る高周波
回路基板においては、前記複数の分離導体は、前記スト
リップ導体に沿った長さが異なるものを含む。

【００１４】複数の分離導体のストリップ導体からの距
離が同一であり、かつストリップ導体に沿った長さも同
一である場合には、インピーダンスは基本的に、接地導
体に接続される分離導体の個数によってのみ変化する。
これに対して、ストリップ導体からの距離が異なる分離
導体や、ストリップ導体に沿った長さが異なる分離導体
を設けた場合には、一つの分離導体を接地導体に接続す
る場合でも、その分離導体の選択の仕方によってインピ
ーダンスが異なり、さらに、複数個の分離導体の組み合
わせ方によってもインピーダンスが異なる。すなわち、
少ない分離導体の個数で、より多くのインピーダンスの
値を実現することが可能となり、きめ細かなインピーダ
ンス制御が可能となる。

【００１５】本発明の好適な態様は、当該高周波回路基
板が、複数の誘電体層が積層された多層基板であり、前
記分離導体と前記接地導体とが同一の内層に形成される
高周波回路基板である。

【００１６】

【発明の実施の形態】［実施形態１］次に、本発明の実
施形態について図面を参照して説明する。

【００１７】図１は、本発明に係る高周波回路基板の一
例であって、ストリップ線路構造が形成された多層基板
の表層及び内層それぞれの模式的な平面図である。図１
（ａ）は、表層の平面図であり、同図（ｂ）は、内層の
平面図である。多層基板は、複数の誘電体層を積層して
形成され、その上下の表面にそれぞれ設けられる配線層
（表層）と、誘電体層の層間に配置される配線層（内
層）とを備える。また表層には電子部品２，４が搭載さ
れ、これらの端子間を接続するストリップ線路を備え
る。ストリップ線路構造は、内層に配置され高周波信号
を伝達するストリップ導体６と、ストリップ導体６の上
下の配線層にストリップ導体６をカバーするように形成
される接地導体と、ストリップ導体６と同一の内層にス
トリップ導体６の両側に沿って配置される接地導体１０
とから構成される。ここでは、ストリップ導体６の上の
接地導体８は、図１（ａ）に示す表層に形成される。一
方、ストリップ導体６の下の接地導体は、図示されてい
ないが、ストリップ導体６の下の内層又は基板裏面の表
層に形成することができる。これら接地導体は接地電位
とされる。

【００１８】ストリップ線路のインピーダンスは、スト
リップ導体６とその周囲の接地導体との位置関係に応じ
て定まる。本回路基板では、ストリップ導体６とその両
側の接地導体１０との実質的な位置関係を変化させるこ
とにより、インピーダンスの調整を可能とする。

【００１９】接地導体１０のうちストリップ導体６に対
向する部分は凹凸の境界を有し、ストリップ導体６に対
して突き出た凸部分１２と、反対に引き込んだ凹部分１
４とが形成される。凸部分１２には、内層と表層との間
を連通するビア２０が配置される。ビア２０の表層側の
端部２２は接地導体８の領域内に配置され、ビア２０に
よって接地導体１０と接地導体８とが電気的に接続さ
れ、同電位に保たれる。

【００２０】凹部分１４、つまり隣接する凸部分１２の
間の接地導体１０が存在しない部分にも、内層と表層と
の間を連通するビア２４が配置される。ビア２４の表層
側の端部２６は、接地導体８に接触しないように、接地
導体８に設けられた開口領域内に配置される。ビア２４
がどこにも接続されず、フローティングの状態では、ス
トリップ導体６に対する接地導体１０の配置は、凸部分
１２にてストリップ導体６との距離が小さく、凹部分１
４にてストリップ導体６との距離が大きくなる。

【００２１】一方、本回路基板では表層の端部２２と端
部２６とを、導体部品等で短絡することにより、ビア２
４を接地導体１０と同電位とすることができる。この状
態では、ビア２４は実質的に接地導体１０の一部とな
り、凹部分１４におけるストリップ導体６と接地導体１
０との距離は、ビア２４がフローティングの状態に比べ
て縮小する。これによりビア２４を短絡した状態でのス
トリップ線路のインピーダンスは、ビア２４がフローテ
ィング状態でのインピーダンスに比べて小さくなる。凹
部分１４及びビア２４を図１（ｂ）に示すように複数箇
所に設け、接地導体に短絡されるビア２４の個数を変え
ることにより、インピーダンスの変化量を制御すること
ができる。

【００２２】［実施形態２］図２は、本発明の第２の実
施形態のストリップ線路の構造を説明する模式図であ
り、ストリップ導体が形成される内層のパターンの平面
図である。本実施形態において、上記実施形態と同様の
構成要素には同一の符号を付し、説明の簡略化を図る。
ストリップ導体６の上の表層にはストリップ導体６をカ
バーする接地導体８が配置され、またストリップ導体６
の下の配線層にも同様の接地導体が配置される。ストリ
ップ導体６の両側には、それぞれ接地導体１０との間
に、ストリップ導体６に平行に所定長さを有する導体領
域であって、接地導体１０から分離して設けられた分離
導体Ａ，Ｂが配置される。ここで分離導体Ａ（分離導体
３０）とストリップ導体６との距離ｄ_Aと、分離導体Ｂ
（分離導体３２）とストリップ導体６との距離ｄ_Bとは
異なるように形成される。例えば、ここではｄ_A＞ｄ_Bと
する。

【００２３】分離導体Ａ，Ｂにはビア２４が設けられ、
表層にビア２４の端部２６が配置される。また、接地導
体１０にはビア２０が設けられ、表層にビア２０の端部
が配置される。表層上にて端部２２と端部２６とを短絡
することにより、ビア２０及びビア２４を介して、分離
導体Ａ，Ｂをそれぞれ接地導体１０に接続することがで
きる。接地導体１０に接続された分離導体Ａ，Ｂは接地
電位となり、実質的に接地導体１０の一部となる。ここ
で、分離導体Ａ，Ｂのいずれもフローティング状態での
ストリップ線路のインピーダンスをＺ₀、分離導体Ａの
みを接地導体１０に接続した状態でのストリップ線路の
インピーダンスをＺ_A、分離導体Ｂのみを接地導体１０
に接続した状態でのストリップ線路のインピーダンスを
Ｚ_B、分離導体Ａ，Ｂ両方を接地導体１０に接続した状
態でのストリップ線路のインピーダンスをＺ_ABとする
と、Ｚ₀＞Ｚ_A＞Ｚ_B＞Ｚ_ABとなる。すなわち、本回路基
板では、接地導体１０に接続する分離導体Ａ，Ｂの組み
合わせに応じて、インピーダンスを多段階に制御するこ
とが可能である。例えば、このインピーダンスの可変範
囲の中央近辺に目標インピーダンスが位置するように設
計することにより、ストリップ線路構造の製造誤差に伴
いインピーダンスが増加した場合も減少した場合も、そ
のインピーダンス誤差を縮小するように調整することが
可能である。各段階のインピーダンスの値は、接地導体
１０とストリップ導体６との距離、ｄ_A，ｄ_B、及び分離
導体Ａ，Ｂの長さ等を設計パラメータとして、所望の値
に設計される。

【００２４】なお、ここではストリップ導体６の両側に
それぞれ１つずつ分離導体を配置したが、ストリップ導
体６と接地導体１０との間に、ストリップ導体６からの
距離が異なる複数の分離導体を配置することもできる。
これにより、より多段階のインピーダンスの調整が可能
となる。

【００２５】［実施形態３］図３は、本発明の第３の実
施形態のストリップ線路の構造を説明する模式図であ
り、ストリップ導体が形成される内層のパターンの平面
図である。本実施形態において、上記実施形態と同様の
構成要素には同一の符号を付し、説明の簡略化を図る。
ストリップ導体６の上の表層にはストリップ導体６をカ
バーする接地導体８が配置され、またストリップ導体６
の下の配線層にも同様の接地導体が配置される。ストリ
ップ導体６の両側には、ストリップ導体６から所定距離
の位置に、ストリップ導体６に沿った方向に、接地導体
１０、分離導体Ａ，Ｂが配列される。ここで分離導体Ａ
（分離導体４０）のストリップ導体６に対向する辺の長
さＬ_Aと、分離導体Ｂ（分離導体４２）のストリップ導
体６に対向する辺の長さＬ_Bとは異なるように形成され
る。例えば、ここではＬ_A＜Ｌ_Bとする。

【００２６】分離導体Ａ，Ｂにはビア２４が設けられ、
表層にビア２４の端部２６が配置される。また、接地導
体１０にはビア２０が設けられ、表層にビア２０の端部
が配置される。表層上にて端部２２と端部２６とを短絡
することにより、ビア２０及びビア２４を介して、分離
導体Ａ，Ｂをそれぞれ接地導体１０に接続することがで
きる。接地導体１０に接続された分離導体Ａ，Ｂは接地
電位となり、実質的に接地導体１０の一部となる。ここ
で、分離導体Ａ，Ｂのいずれもフローティング状態での
ストリップ線路のインピーダンスをＺ₀、分離導体Ａの
みを接地導体１０に接続した状態でのストリップ線路の
インピーダンスをＺ_A、分離導体Ｂのみを接地導体１０
に接続した状態でのストリップ線路のインピーダンスを
Ｚ_B、分離導体Ａ，Ｂ両方を接地導体１０に接続した状
態でのストリップ線路のインピーダンスをＺ_ABとする
と、Ｚ₀＞Ｚ_A＞Ｚ_B＞Ｚ_ABとなる。すなわち、本回路基
板では、接地導体１０に接続する分離導体Ａ，Ｂの組み
合わせに応じて、インピーダンスを多段階に制御するこ
とが可能である。例えば、このインピーダンスの可変範
囲の中央近辺に目標インピーダンスが位置するように設
計することにより、ストリップ線路構造の製造誤差に伴
いインピーダンスが増加した場合も減少した場合も、そ
のインピーダンス誤差を縮小するように調整することが
可能である。各段階のインピーダンスの値は、接地導体
１０の長さ、Ｌ_A，Ｌ_B、及び接地導体１０及び分離導体
Ａ，Ｂとストリップ導体６との距離等を設計パラメータ
として、所望の値に設計される。

【００２７】なお、ここではストリップ導体６の両側に
それぞれ２つの分離導体を配置したが、さらに多くの分
離導体を配置し、より多段階、広範囲のインピーダンス
の調整が可能となる。

【００２８】［実施形態４］図４は、本発明の第４の実
施形態のストリップ線路の構造を説明する模式図であ
り、ストリップ導体が形成される内層のパターンの平面
図である。本実施形態において、上記実施形態と同様の
構成要素には同一の符号を付し、説明の簡略化を図る。
上記第２の実施形態は、ストリップ導体６との距離が異
なる分離導体を設けて、インピーダンスを制御する構成
であり、第３の実施形態は、分離導体の長さが異なる分
離導体を設けてインピーダンスを制御する構成であっ
た。本実施形態は、これら第２、第３の実施形態を組み
合わせたものであり、ストリップ導体６に沿った長さ及
び距離の双方を変えた分離導体をストリップ導体６の両
側に複数配置する構成である。

【００２９】ストリップ導体６の一方の側には、接地導
体１０との間に分離導体Ａ₁，Ａ₂，Ａ₃が配置され、他
方の側には、接地導体１０との間に分離導体Ｂ₁，Ｂ₂，
Ｂ₃が配置される。ここで、分離導体Ａ₁，Ａ₂，Ａ₃とス
トリップ導体６との距離はｄ_A、それぞれのストリップ
導体６に対向する辺の長さはＬ₁，Ｌ₂，Ｌ₃（Ｌ₁＞Ｌ₂
＞Ｌ₃）に設定され、分離導体Ｂ₁，Ｂ₂，Ｂ₃とストリッ
プ導体６との距離はｄ_B（ｄ_A＞ｄ_B）、それぞれのスト
リップ導体６に対向する辺の長さはＬ₁，Ｌ₂，Ｌ ₃に設
定される。これら複数の分離導体のうち接地導体１０に
接続するものの組み合わせを変えることによって、スト
リップ線路のインピーダンスを多段階、すなわちきめ細
かに調整することが可能となる。

【００３０】

【発明の効果】本発明の高周波回路基板によれば、スト
リップ導体が誘電体内部に配置されるストリップ線路を
形成した後において、誘電体内部に配置した分離導体
を、回路基板表面に設けられた端子を短絡して接地する
という簡単な方法で、ストリップ線路のインピーダンス
を可変できる効果がある。これにより、回路基板上に整
合回路を設ける必要がなくなり、回路基板の小型・軽量
化が可能となる効果がある。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態に係る高周波回路基
板のレイアウトを示す模式図である。

【図２】 本発明の第２の実施形態のストリップ線路の
構造を説明する模式図であり、ストリップ導体が形成さ
れる内層のパターンの平面図である。

【図３】 本発明の第３の実施形態のストリップ線路の
構造を説明する模式図であり、ストリップ導体が形成さ
れる内層のパターンの平面図である。

【図４】 本発明の第４の実施形態のストリップ線路の
構造を説明する模式図であり、ストリップ導体が形成さ
れる内層のパターンの平面図である。

【図５】 ストリップ導体の伸びる方向に垂直な断面で
のマイクロストリップ線路の一般構造を示す模式的な断
面図である。

【図６】 ストリップ導体の伸びる方向に垂直な断面で
のストリップ線路の一般構造を示す模式的な断面図であ
る。

【図７】 ストリップ導体の伸びる方向に垂直な断面で
のストリップ線路の他の一般構造を示す模式的な断面図
である。

【符号の説明】

１ ストリップ導体、８，１０ 接地導体、２０，２４
ビア、２２，２６端部、３０，３２，４０，４２ 分
離導体。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E317 AA02 AA04 AA24 GG11 5E338 AA03 BB13 CC02 CC06 CC09 EE11 5E346 AA12 AA13 AA15 AA32 AA33 AA43 AA51 BB02 BB04 BB06 BB07 BB11 BB16 HH03 5J014 CA01 CA56 CA57

Claims (5)

【特許請求の範囲】
1. 【請求項１】 誘電体の内部に配置され高周波信号を伝
   達するストリップ導体と、前記ストリップ導体に沿って
   配置され一定電位を与えられる接地導体とを含んで構成
   されるストリップ線路構造を有する高周波回路基板にお
   いて、 前記ストリップ導体と前記接地導体との間の領域に配置
   され、前記ストリップ導体及び前記接地導体とは分離し
   て形成された分離導体と、 前記分離導体と電気的に導通し、少なくとも一部が前記
   誘電体の表面に現れる分離導体端子と、 前記接地導体と電気的に導通し、少なくとも一部が前記
   誘電体の表面に現れる接地導体端子と、 を有し、前記分離導体をフローティング状態とするか接
   地状態とするかを、前記誘電体表面での前記分離導体端
   子及び前記接地導体端子の間の断続によって切り替え可
   能としたことを特徴とする高周波回路基板。
2. 【請求項２】 請求項１記載の高周波回路基板におい
   て、 前記分離導体は複数設けられることを特徴とする高周波
   回路基板。
3. 【請求項３】 請求項２記載の高周波回路基板におい
   て、 前記複数の分離導体は、前記ストリップ導体からの距離
   が異なるものを含むことを特徴とする高周波回路基板。
4. 【請求項４】 請求項２又は請求項３に記載の高周波回
   路基板において、 前記複数の分離導体は、前記ストリップ導体に沿った長
   さが異なるものを含むことを特徴とする高周波回路基
   板。
5. 【請求項５】 請求項１から請求項４のいずれかに記載
   の高周波回路基板において、 当該高周波回路基板は、複数の誘電体層が積層された多
   層基板であり、 前記分離導体と前記接地導体とは同一の内層に形成され
   ること、 を特徴とする高周波回路基板。