CN101861057A - 印刷电路板的制作方法 - Google Patents

印刷电路板的制作方法 Download PDF

Info

Publication number
CN101861057A
CN101861057A CN200910133362A CN200910133362A CN101861057A CN 101861057 A CN101861057 A CN 101861057A CN 200910133362 A CN200910133362 A CN 200910133362A CN 200910133362 A CN200910133362 A CN 200910133362A CN 101861057 A CN101861057 A CN 101861057A
Authority
CN
China
Prior art keywords
hole
conductive layer
printed circuit
circuit board
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910133362A
Other languages
English (en)
Inventor
曹孝文
范文纲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Corp
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to CN200910133362A priority Critical patent/CN101861057A/zh
Publication of CN101861057A publication Critical patent/CN101861057A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供了一种印刷电路板的制作方法。首先,提供一多层印刷电路板基板,其具有至少一第一导电层和一第二导电层,并且第一导电层和第二导电层之间至少夹合一介电层。接着,在多层印刷电路板基板上形成一通孔,其中通孔贯穿多层印刷电路板基板。然后,在通孔的内侧壁的部分区域形成一防镀层。最后,在形成防镀层之后,进行一通孔电镀制作过程,以在通孔内侧壁未形成防镀层的区域形成一导电连接结构。

Description

印刷电路板的制作方法
技术领域
本发明涉及一种印刷电路板的制作方法,且特别是关于一种多层印刷电路板的制作方法。
背景技术
在现今的印刷电路板技术领域中,常见的多层印刷电路板(Multi-Layer Print Circuit Board)制作过程包括迭层法(Lamination Process)及增层法(Build-up Process)。一般而言,迭层法是将多层线路层分别制作在多层介电层上,再将这些线路层与介电层对位后压合。此外,为了使不同层次的线路层之间可以电性连接,会接着进行导电通孔(Conductive Through Via)制作过程。
一般而言,导电通孔制作过程是先将多层印刷电路板以电钻钻出一通孔,接着在此通孔的内壁上形成一电镀层,用以电性连接两个分别位于不同层次的线路层。上述作为导电通孔的电镀层仅分布于通孔的内壁,而呈现一类似中空筒状的导电结构(即导电通孔)。
然而,通过导电通孔将信号从某一线路层换到另一线路层的过程中,导电通孔仅有局部区段用来电性连接此二线路层,而其他区段的导电通孔则形成一开路残段(Open Stub)。值得注意的是,在传输高频的信号时,开路残段可能会导致杂波产生。此杂波会在这些线路层与介电层之间传递,而干扰其他进行信号换层的信号,进而降低信号的品质。
现有技术提出一种解决方法,其通过电钻来钻除导电通孔开路残段的部分。然而,此种解决方法必须利用额外的反钻设备,并且耗费人力。此外,在钻除开路残段的过程中,很容易产生不同层次的线路层与介电层之间的对位误差,进而使多层印刷电路板的品质下降。
现有技术还提出一种解决方法,通过制作一导电盲孔(Conductive Blind Via)来电性连接两线路层。如此一来,上述开路残段的问题即可获得解决。但导电盲孔的制作过程较为费时费力,并且所需的成本较高,在实际运用上,仍有其不便之处。
发明内容
本发明的目的在于提供一种印刷电路板的制作方法,可有效地消除开路残段(Open Stub)的现象,以提升信号的完整性。
为了实现上述目的,本发明提出一种印刷电路板的制作方法。首先,提供一多层印刷电路板基板,其具有至少一第一导电层和一第二导电层,并且第一导电层和第二导电层之间至少夹合一介电层。接着,在多层印刷电路板基板上形成一通孔,其中通孔贯穿多层印刷电路板基板。然后,在通孔的内侧壁的部分区域形成一防镀层。最后,在形成防镀层之后,进行一通孔电镀制作过程,以在通孔内侧壁未形成防镀层的区域形成一导电连接结构。
在本发明之一实施例中,上述通孔内侧壁形成防镀层的部分区域为:除第一导电层的截面、第二导电层的截面以及两者之间以外的区域。再者,通孔内侧壁形成导电连接结构的区域为:第一导电层的截面、第二导电层的截面以及夹合于两者之间的区域。
在本发明之一实施例中,上述介电层的材质为环氧树脂(Epoxy Resin)或含玻璃纤维(Glass Fiber)的环氧树脂。
在本发明之一实施例中,上述导电连接结构的材质包括铜,并且防镀层适于防止铜附着。
在本发明之一实施例中,上述在多层印刷电路板基板上形成通孔的方式包括电钻钻孔。
在本发明之一实施例中,上述形成防镀层的方式包括涂布一防镀漆料。
在本发明之一实施例中,上述第一导电层和第二导电层的材料包括锡、铝、金、镍、铬、钛及其组合。
在本发明之一实施例中,上述印刷电路板的制作方法还包括在进行通孔电镀制作过程之后,移除防镀层。
基于上述,本发明通过在通孔不需提供导通功能的部分区域涂布防镀层,以使此区域在后续的通孔电镀制作过程中不会被镀上铜,因而可避免产生开路残段的现象。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1为本发明一实施例印刷电路板的制作方法示意图;
图2为本发明一实施例印刷电路板的制作方法示意图;
图3为本发明一实施例印刷电路板的制作方法示意图;
图4为本发明一实施例印刷电路板的制作方法示意图。
主要附图标记说明:
100:多层印刷电路板基板;  110:第一导电层;
120:第二导电层;          130:介电层;
140:通孔;                142:内侧壁;
150:防镀层;              160:导电连接结构。
具体实施方式
图1至图4为本发明一实施例印刷电路板的制作方法示意图。请先参考图1,首先,提供一多层印刷电路板基板100。多层印刷电路板基板100具有一第一导电层110、一第二导电层120,并且第一导电层110与第二导电层120之间夹合一介电层130。
在本实施例中,介电层130的材质可以是环氧树脂或含玻璃纤维的环氧树脂。再者,第二导电层120可以是一内层线路层,并且第一导电层110与第二导电层120的材质可以是锡、铝、金、镍、铬、钛及其组合。此外,在其他实施例中,多层印刷电路板基板100更可以依设计需求而在介电层130内形成多层导电层。
接着,请参考图2,在多层印刷电路板基板100上形成一通孔140,且通孔140贯穿多层印刷电路板基板100。在本实施例中,在多层印刷电路板基板100上形成通孔140的方式可以是藉由电钻钻孔。
然后,请参考图3,在通孔140的内侧壁142的部分区域形成一防镀层150。详细而言,防镀层150是位于通孔140的内侧壁142除第一导电层110的截面、第二导电层120的截面以及两者之间以外的区域。在本实施例中,形成防镀层150的方式可以是涂布一防镀漆料。
最后,请参考图4,在形成防镀层150之后,进行一通孔电镀制作过程,以在通孔140的内侧壁142的未形成防镀层150的区域形成一导电连接结构160。换言之,导电连接结构160是位于第一导电层110的截面、第二导电层120的截面以及夹合于两者之间的区域。至此,印刷电路板即制作完成。
值得注意的是,由于导电连接结构160的材质是铜,而防镀层150适于防止铜附着,因此在防镀层150的区域不会被镀上铜,进而可阻断信号传输。所以,信号可藉由导电连接结构160而直接自第一导电层110传输至第二导电层120(如图4所示的箭号方向),因而可避免产生开路残段的现象,以提升信号传输的品质。
此外,在其他实施例中,进行通孔电镀制作过程之后,印刷电路板的制作方法更可包括移除防镀层150,以暴露出通孔140的内侧壁142。
综上所述,本发明通过在通孔不需提供导通功能的部分区域涂布防镀层,以使此部分通孔在后续的通孔电镀制作过程中不会被镀上铜。如此一来,信号藉由导电连接结构而直接自第一导电层传输至第二导电层时,可避免产生开路残段的现象,以提升信号传输的品质。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种印刷电路板的制作方法,包括:
提供一多层印刷电路板基板,其中该多层印刷电路板具有至少一第一导电层和一第二导电层,该第一导电层和该第二导电层之间至少夹合一介电层;
在该多层印刷电路板基板上形成一通孔,其中该通孔贯穿该多层印刷电路板多层印刷电路板基板;
在该通孔的内侧壁的部分区域形成一防镀层;以及
在形成该防镀层之后,进行一通孔电镀制作过程,以在该通孔内侧壁未形成该防镀层的区域形成一导电连接结构。
2.根据权利要求1所述的印刷电路板的制作方法,其中,该通孔内侧壁形成该防镀层的该部分区域为:除该第一导电层的截面、该第二导电层的截面以及该两者之间以外的区域,该通孔内侧壁形成该导电连接结构的区域为:该第一导电层的截面、该第二导电层的截面以及夹合于两者之间的区域。
3.根据权利要求1所述的印刷电路板的制作方法,其中该介电层的材质为环氧树脂或含玻璃纤维的环氧树脂。
4.根据权利要求1所述的印刷电路板的制作方法,其中该导电连接结构的材质包括铜,并且该防镀层适于防止铜附着。
5.根据权利要求1所述的印刷电路板的制作方法,其中在该多层印刷电路板基板上形成该通孔的方式包括电钻钻孔。
6.根据权利要求1所述的印刷电路板的制作方法,其中形成该防镀层的方式包括涂布一防镀漆料。
7.根据权利要求1所述的印刷电路板的制作方法,其中该第一导电层和该第二导电层的材料包括锡、铝、金、镍、铬、钛及其组合。
8.根据权利要求1所述的印刷电路板的制作方法,其中在进行该通孔电镀制作过程之后,还包括移除该防镀层。
CN200910133362A 2009-04-07 2009-04-07 印刷电路板的制作方法 Pending CN101861057A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910133362A CN101861057A (zh) 2009-04-07 2009-04-07 印刷电路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910133362A CN101861057A (zh) 2009-04-07 2009-04-07 印刷电路板的制作方法

Publications (1)

Publication Number Publication Date
CN101861057A true CN101861057A (zh) 2010-10-13

Family

ID=42946608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910133362A Pending CN101861057A (zh) 2009-04-07 2009-04-07 印刷电路板的制作方法

Country Status (1)

Country Link
CN (1) CN101861057A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102036471A (zh) * 2010-12-24 2011-04-27 杨开艳 一种多层印刷电路板
WO2012119530A1 (en) * 2011-03-10 2012-09-13 Mediatek Inc. Printed circuit board design for high speed application
CN107529290A (zh) * 2016-06-21 2017-12-29 通用电气公司 包括厚壁通孔的印刷电路板及其制造方法
TWI832699B (zh) * 2023-02-13 2024-02-11 光林智能科技股份有限公司 電路板模組及其製作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102036471A (zh) * 2010-12-24 2011-04-27 杨开艳 一种多层印刷电路板
WO2012119530A1 (en) * 2011-03-10 2012-09-13 Mediatek Inc. Printed circuit board design for high speed application
US9949360B2 (en) 2011-03-10 2018-04-17 Mediatek Inc. Printed circuit board design for high speed application
CN107529290A (zh) * 2016-06-21 2017-12-29 通用电气公司 包括厚壁通孔的印刷电路板及其制造方法
TWI832699B (zh) * 2023-02-13 2024-02-11 光林智能科技股份有限公司 電路板模組及其製作方法

Similar Documents

Publication Publication Date Title
CN101272661B (zh) 多层印刷布线板及其制造方法
CN101304631B (zh) 一种软硬复合线路板及其制作方法
CN103037640B (zh) 一种使用普通设备和物料制作hdi积层板的工艺
CN110312380B (zh) 一种侧面金属化边多层绝缘隔离电路板的制作生产方法
KR20080081362A (ko) 캐패시턴스 적층체 및 인쇄 회로 기판 장치 및 방법
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
WO2008004382A1 (fr) Procédé de fabrication d'une plaque de circuit imprimé à couches multiples
CN110958787A (zh) 一种多层互联fpc预设锡膏的焊接方法
WO2012065376A1 (zh) 印刷电路板基板及其制作方法
CN101861057A (zh) 印刷电路板的制作方法
US20170318685A1 (en) Disconnect cavity by plating resist process and structure
CN101389190B (zh) 多层印刷线路板的制造方法
CN107645853B (zh) 多层电路板的制作方法及多层电路板
JP2009158615A (ja) 多層プリント基板およびその製造方法
TWI578873B (zh) 高密度增層多層板之製造方法
CN102308679A (zh) 多层印刷布线板的制造方法
CN109195363B (zh) 一种z向互连的pcb的制作方法及pcb
JP4485975B2 (ja) 多層フレキシブル回路配線基板の製造方法
JP2006332280A (ja) 両面プリント配線板及びその製造方法およびリジッドフレックスプリント配線板
CN109862719A (zh) 一种实现一孔多网络的pcb制作方法及pcb
WO2022062218A1 (zh) 一种电路板及其制造方法
CN107454761B (zh) 高密度增层多层板的制造方法
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2007208229A (ja) 多層配線基板の製造方法
KR101097504B1 (ko) 다층 인쇄 회로 기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101013