CN219919251U - 印制电路板及电子设备 - Google Patents
印制电路板及电子设备 Download PDFInfo
- Publication number
- CN219919251U CN219919251U CN202320659302.4U CN202320659302U CN219919251U CN 219919251 U CN219919251 U CN 219919251U CN 202320659302 U CN202320659302 U CN 202320659302U CN 219919251 U CN219919251 U CN 219919251U
- Authority
- CN
- China
- Prior art keywords
- layer
- printed circuit
- circuit board
- ground
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008054 signal transmission Effects 0.000 abstract description 12
- 238000003475 lamination Methods 0.000 abstract 2
- 239000000463 material Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本申请提供一种印制电路板及电子设备,涉及电路板技术领域,用于解决印制电路板的叠层数量大而导致成本高的技术问题,该印制电路板包括第一走线层;介质层,与第一走线层层叠设置;第二走线层,设置于介质层背离第一走线层的一侧;信号线,设置于第一走线层或第二走线层中的一者上,信号线包括多组信号走线,每组信号走线的两侧分别对称设置有包地线;接地平面,设置于第二走线层或第一走线层中的另一者上,其中,接地平面与信号线位于不同面;过孔,过孔依次贯穿第一走线层、介质层和第二走线层,且过孔的两端分别连接包地线和接地平面。本申请能够减小印制电路板的叠层数量,降低成本的同时,还可以保证印制电路板的信号传输的完整性。
Description
技术领域
本申请涉及电路板技术领域,尤其涉及一种印制电路板及电子设备。
背景技术
随着半导体技术的发展,电视等电子设备的芯片的功能日益强大,芯片的集成度也越来越高。
相关技术中,印制电路板为四层板结构,即印制电路板包括依次层叠设置的第一走线层、第一介质层、地平面层、第二介质层、电源平面层、第三介质层以及第二走线层,其中,第一走线层以地平面层作为返回路径参考层,第二走线层以电源平面层作为返回路径参考层,这样,第一走线层不需要包地,从而可以节约布线空间。
然而,相关技术中,印制电路板的结构叠层数量大,从而导致成本高的技术问题。
实用新型内容
鉴于上述问题,本申请实施例提供一种印制电路板及电子设备,能够减小印制电路板的叠层数量,降低成本的同时,还可以保证印制电路板的信号传输的完整性。
为了实现上述目的,本申请实施例提供如下技术方案:
本申请实施例第一方面提供一种印制电路板,包括:
第一走线层;
介质层,与所述第一走线层层叠设置;
第二走线层,设置于所述介质层背离所述第一走线层的一侧;
信号线,设置于所述第一走线层或所述第二走线层中的一者上,所述信号线包括多组信号走线,每组所述信号走线的两侧分别对称设置有包地线;
接地平面,接地平面,设置于所述第二走线层或第一走线层中的另一者上,所述接地平面与所述信号层位于不同面;
过孔,所述过孔依次贯穿所述第一走线层、所述介质层和所述第二走线层,且所述过孔的两端分别连接所述包地先和所述接地平面。
在本申请一些可选的实施例中,所述第二走线层为差分走线层,所述差分走线层的同一侧具有至少两组过孔组,各所述过孔组包括多个间隔设置的过孔,且各所述过孔组中的多个所述过孔位于同一直线上。
在本申请一些可选的实施例中,所述差分走线层的同一侧的任意两个相邻的所述过孔组之间的间距小于或等于20mm。
在本申请一些可选的实施例中,所述差分走线层的同一侧的任意两个相邻的所述过孔组之间的间距大于20mm时,相邻两个所述过孔组之间设置有地桥,所述地桥设置在所述第一走线层和所述第二走线层之间,所述地桥被配置为支撑相邻两个所述过孔组之间的所述信号线。
在本申请一些可选的实施例中,所述包地线在所述二走线层上的正投影覆盖所述过孔在所述第二走线层上的正投影。
在本申请一些可选的实施例中,所述印制电路板还包括HDMI引脚和主芯片,所述HDMI引脚与所述主芯片之间的间距小于或等于90mm。
在本申请一些可选的实施例中,所述差分走线层包括边缘区域和位于边缘区域的中间区域,所述边缘区域沿第一方向的长度小于或等于5mm,所述中间区域沿所述第一方向的长度小于20mm;
所述过孔位于所述边缘区域,且所述边缘区域的所述包地线的线宽大于或等于0.4mm,所述过孔包括沉孔和与所述沉孔同轴心的通孔,所述通孔的孔径尺寸为0.2mm,所述沉孔的孔径尺寸为0.4mm;所述中间区域的包地线的宽度大于0.1mm。
在本申请一些可选的实施例中,所述印制电路板还包括ESD器件和匹配电阻,所述HDMI引脚至所述ESD器件的引脚的距离小于或等于1.5mm;所述ESD器件至所述匹配电阻引脚的距离小于或等于1.5mm。
在本申请一些可选的实施例中,所述HDMI引脚靠近所述ESD器件的一侧设置有第一地孔;
和/或,所述ESD器件的接地引脚处设置有第二地孔;
和/或,所述匹配电阻的两侧均设置有第三地孔。
本申请实施例第二方面还提供一种电子设备,包括上述实施例提供的印制电路板。
本申请实施例提供的印制电路板及电子设备中,通过将印制电路板的叠层数量减少为第一走线层、介质层和第二走线层,其中,第一走线层、介质层和第二走线层依次层叠设置,这样,可以降低印制电路板的成本;另外,通过在第二走线层或第一走线层中一者上设置接地平面,其中,接地平面与信号线位于不同面,并通过过孔连接第一走线层上的包地线和接地平面,以实现接地性能的一致性,从而提高其阻抗匹配的一致性,进而保证印制电路板的信号传输的完整性。
除了上面所描述的本申请实施例解决的技术问题、构成技术方案的技术特征以及由这些技术方案的技术特征所带来的有益效果外,本申请实施例提供的印制电路板及电子设备所能解决的其他技术问题、技术方案中包含的其他技术特征以及这些技术特征带来的有益效果,将在具体实施方式中作出进一步详细的说明。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为相关技术中的印制电路板的剖面结构示意图;
图2为本申请实施例提供的印制电路板的第一种结构的剖面结构示意图;
图3为图2的部分俯视示意图;
图4为本申请实施例提供的印制电路板中信号走线的剖面结构示意图;
图5为本申请实施例提供的印制电路板中设置有过孔的剖面结构示意图;
图6为本申请实施例提供的印制电路板中设置有过孔组的部分结构的俯视示意图;
图7为本申请实施例提供的印制电路板中设置有地桥的俯视示意图;
图8为本申请实施例提供的印制电路板的第二种结构的部分俯视示意图;
图9为本申请实施例提供的印制电路板的第三种结构的部分俯视示意图;
图10为本申请实施例提供的印制电路板的第四种结构的部分俯视示意图;
图11为本申请实施例提供的印制电路板的第五种结构的部分俯视示意图。
附图标记:
100-印制电路板;
10-地平面层;
11-电源平面层;
110-第一走线层;
120-介质层;
121-第一介质层;
122-第二介质层;
123-第三介质层;
130-第二走线层;
140-信号走线;
150-包地线;
160-阻焊层;
170-接地平面;
180-过孔;
190-地桥;
200-匹配电阻;
210-ESD器件;
220-HDMI引脚;
230-主芯片。
具体实施方式
随着半导体技术的发展,电视等电子设备的芯片的功能日益强大,芯片的集成度也越来越高;例如,原来分立在芯片外部的器件目前基本被集成在芯片内部,这样,可以减少芯片引脚连接外围走线的数量,从而提高芯片的微型化。相关技术中,请参照图1所示,印制电路板100为四层板结构,即印制电路板100包括依次层叠设置的第一走线层110、第一介质层121、地平面层10、第二介质层122、电源平面层11、第三介质层123以及第二走线层130,其中,第一走线层110以地平面层10作为返回路径参考层,第二走线层130以电源平面层11作为返回路径参考层,这样,第一走线层110不需要包地,从而可以节约布线空间。然而,相关技术中,印制电路板的结构叠层数量大,从而导致成本高的技术问题。
为了解决上述问题,本申请实施例提供一种印制电路板及电子设备,通过将印制电路板的叠层数量减少为第一走线层、介质层和第二走线层,其中,第一走线层、介质层和第二走线层依次层叠设置,这样,可以降低印制电路板的成本;另外,通过在第二走线层或第一走线层中另一者上设置接地平面,其中,接地平面与信号线位于不同面,并通过过孔连接第一走线层上的包地线和接地平面,以实现接地性能的一致性,从而提高其阻抗匹配的一致性,进而保证印制电路板的信号传输的完整性。
为了使本申请实施例的上述目的、特征和优点能够更加明显易懂,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本申请保护的范围。
请参照图2至图5所示,本申请实施例提供一种印制电路板100,包括第一走线层110、介质层120、第二走线层130和信号线,其中,介质层120与第一走线层110层叠设置,第二走线层130设置在介质层120背离第一走线层110的一侧,可以理解的是,第一走线层110、介质层120、第二走线层130依次层叠设置,也就是说,本申请提供的印制电路板100为双层板结构;信号线设置于第一走线层110或第二走线层130中一者上,信号线包括多组信号走线140,每组信号走线140的两侧分别对称设置有包地线150,以使得包地线150作为信号走线140的回流路径的参考。
上述方案中,通过将印制电路板100设置为双层板结构,相比于四层板结构,减少了印制电路板100的叠层数量,由于双层板结构的价格大约为四层板结构的价格的65%左右,从而降低了印制电路板100的成本。
然而,双层板结构的印制电路板100相对于四层板结构的印制电路板100,存在信号传输不完整的问题。
为了克服双层板结构的信号传输不完整的问题,在本申请实施例中,在第二走线层130或第一走线层110中的另一者上设置接地平面170,接地平面170与信号线位于不同平面,而信号线所在走线层中的包地线150通过依次贯穿第一走线层110、介质层120和第二走线层130的过孔180与接地平面170连接,这样,可以使得印制电路板100的第一走线层110和第二走线层130的接地性能的一致性,从而保证第一走线层110和第二走线层130的阻抗匹配的一致性,进而保证双层板结构的印制电路板100的信号传输的完整性。
示例性的,介质层120可以为FR-4等绝缘材质制成的绝缘介质层,且介质层120的厚度可以为1.4656,介电常数可以为例如4.4等,具体可根据实际需求进行适应性设计,在此不做限制。
当印制电路板100的叠层结构的厚度沿竖直方向延伸时,第一走线层110可以为顶层或底层中的一者,第二走线层130可以为顶层或底层中的另一者,例如,第一走线层110为顶层;第二走线层130为底层,接地平面170设置在第二走线层130的底部,其中,第一走线层110和/或第二走线层130的材料包括但不仅限于为铜(CU),第一走线层110和/或第二走线层130的厚度包括但不仅限于为0.0457mm,具体可根据实际需求进行适应性设计,在此不做限制。
另外,第一走线层110和第二走线层130背离介质层120的表面分别设置有阻焊层160,其材质包括但不仅限于为树脂,其厚度可参考相关技术,介电常数可以为3.8等。
信号线可以为高速信号线或者差分信号线;当信号线为高速信号线时,高速信号线包括至少一组高速信号走线,如在图2中,每组高速信号走线包括一个高速信号走线,且高速信号走线的两侧分别对称设置有一个包地线150,包地线150作为高速信号走线的回流路径的参考,其中,高速信号走线与包地线150相互平行设置,如图3中所示;当信号线为差分信号线时,差分信号线包括至少一组差分信号走线,各组差分信号走线包括两个间隔且相互平行设置的差分信号走线,两个差分信号走线的相对两侧对称设置有包地线150,包地线150与差分信号走线相互平行设置,如图2中所示。
另外,由图4和图5中可知,高速信号走线可通过过孔180实现换层,以使得高速信号走线从顶层换层至底层,以满足印制电路板100中信号线的布线要求。
在本申请实施例中,基于阻抗匹配的要求,以印制电路板100的厚度为1.6mm的双层板结构为关键高速信号布线模型,其中,阻抗模型可以采用共面阻抗设计,例如,在印制电路板100的第一走线层110制作高速信号走线,并在同层的该高速信号走线的两侧制作导体平面,又叫共面微带传输线,如图2中所示,这样,形成单端共面阻抗模型,示例性的,单端共面阻抗模型的共面阻抗为56欧姆、75欧姆,其中,单端共面阻抗75欧姆可用于高频头RF走线的阻抗控制,单端共面阻抗58欧姆可用于DDR的数据地址等走线的控制。
或者,在印制电路板100的第二走线层130制作两个相互平行且间隔设置的差分信号走线,在两个差分信号走线的相对两侧制作导体平面,这样,形成差分共面阻抗模型,如图2中所示,示例性的,差分共面阻抗模型的共面阻抗为100欧姆、90欧姆,其中,差分共面阻抗为100欧姆的可用于HDMI、VB1、DDR时钟及DQS的阻抗控制;差分共面阻抗为90欧姆的可用于USB信号的阻抗控制。
在一些可选的实施方式中,如图6中所示,第二走线层130为差分走线层,第二走线层130上设置有多组差分信号走线,各组差分信号走线的两侧均设置有对称且与差分信号走线平行设置的包地线150,差分走线层的同一侧具有至少两组过孔组,各过孔组包括多个间隔设置的过孔180,且各过孔组中的多个过孔180位于同一直线上,且在同一过孔组中,任意相邻两个过孔180之间设置有一组差分信号走线,且该组差分信号走线两侧的两个过孔180以该组差分信号走线对称设置。
在一些实施例中,包地线150在第二走线层130上的正投影覆盖过孔180在第二走线层130上的正投影,即过孔180贯穿包地线150,以使得过孔180与包地线150连接,从而使得包地线150通过过孔180与接地平面170连接。
在一些可选的实施例中,差分走线层的的同一侧的任意两个相邻的过孔组之间的间距小于或等于20mm,这样,可以在第一走线层110和第二走线层130之间布局其它的信号走线,从而能够提高印制电路板100的空间利用率的同时,还能够保证差分信号走线的地参考的完整性。
在另一些可选的实施例中,当差分走线层的同一侧的任意两个相邻的过孔组之间的间距(如图7和图8中的L)大于20mm时,为了提高差分信号两侧地参考的一致性,在本申请实施例中,相邻两个过孔组之间设置有地桥190,如图7中所示,即地桥190设置在第一走线层110和第二走线层130之间,地桥190被配置为支撑相邻两个过孔组之间的信号线(例如差分信号走线),以增加差分信号走线两侧的地的参考一致性。
另外,印制电路板100还包括HDMI(High-Definition Multimedia Interface,高清晰度多媒体接口)引脚和主芯片230,HDMI引脚220和主芯片230之间的间距(例如用D表示,如图9中所示)小于或等于90mm,这样,可以保证在任意角度布线时,避免线长过长而出现抖动的问题。
在一些可选的实施例中,差分走线层包括边缘区域(可以用E表示,如图10中所示)和位于边缘区域的中间区域(可以用F表示,如图10中所示),其中,边缘区域E沿第一方向的长度小于或等于5mm,该区域也可以称为阻抗不控区域,过孔180设置在该区域中,其中,该区域由于空间的限制,信号走线140的走线逐渐变细,示例性的,差分信号走线140在该区域的走线逐渐变细,信号走线140的横截面的尺寸可以达到最小极限尺寸,而与阻抗不控区域相邻的中间区域F沿第一方向的长度小于20mm,中间区域F也可以称为无过孔180区域,在该区域中,包地线150从远离边缘区域E至靠近边缘区域E逐渐变细,包地线150的横截面尺寸也可以逐渐减小的最小极限尺寸,其中,信号走线140和包地线150的横截面的最小极限尺寸可根据实际需求进行设置,在此不做限制。
上述方案中,通过使得边缘区域的信号走线140也逐渐变细,以及中间区域的包地线150从远离边缘区域E至靠近边缘区域E逐渐变细,从而使得边缘区域与中间区域的阻抗匹配保持一致性,从而提高其信号传输的完整性。
在一些可选的实施例中,边缘区的包地线150的宽度大于或等于0.4mm,其中,过孔180可以为沉孔结构,即过孔180包括沉孔和与沉孔同轴心的通孔,示例性的,通孔的孔径可以为0.2mmm,沉孔的孔径尺寸为0.4mm;而中间区域的包地线150的宽度可以为大于0.1mm,小于0.4mm,而中间区域的包地线150的长度小于20mm,通过上述参数的设置,可以使得边缘区域与中间区域的阻抗匹配的一致性,从而提高其信号传输的完整性。
在一些可选的实施例中,如图11中所示,印制电路板100还包括EDS器件(Electro-Static discharge,也称为静电阻抗器)和匹配电阻200,HDMI引脚220至EDS器件的引脚之间的距离小于或等于1.5mm,ESD器件210至匹配电阻200引脚的距离小于或等于1.5mm,这样,可通过印制电路板100中各器件的布局以提高其信号传输的完整性。
为了达到良好的阻抗匹配效果和ESD效果,在本申请实施例中,HDMI引脚靠近ESD器件210的一侧设置有第一地孔;或者,ESD器件210的接地引脚处设置有第二地孔;又或者,匹配电阻200的两侧均设置有第三地孔,通过上述第一地孔、第二地孔和第三地孔中的至少一个的设置,可以提高其阻抗匹配的一致性,从而能够提高其信号传输的完整性。
示例性的,如图11中所示,HDMI引脚处设置有4排过孔180,以通过设置过孔180而实现其信号换层的目的。
本申请实施例还提供一种电子设备,该电子设备可以为电视,例如液晶电视,或者,电子设备还可以为教学或会议使用的具有触控功能的显示屏、平板电脑、掌上学习机等。
该电子设备包括上述印制电路板,其中,印制电路板的结构和工作原理在上述实施例中已详细阐述,在此不再一一赘述。
本申请实施例提供的印制电路板及电子设备中,通过将印制电路板的叠层数量减少为第一走线层、介质层和第二走线层,其中,第一走线层、介质层和第二走线层依次层叠设置,这样,可以降低印制电路板的成本;另外,通过在第二走线层或第一走线层中另一者上设置接地平面,其中,接地平面与信号线位于不同面,并通过过孔连接第一走线层上的包地线和接地平面,以实现接地性能的一致性,从而提高其阻抗匹配的一致性,进而保证印制电路板的信号传输的完整性。
本说明书中各实施例或实施方式采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中,参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种印制电路板,其特征在于,包括:
第一走线层;
介质层,与所述第一走线层层叠设置;
第二走线层,设置于所述介质层背离所述第一走线层的一侧;
信号线,设置于所述第一走线层或所述第二走线层中的一者上,所述信号线包括多组信号走线,每组所述信号走线的两侧分别对称设置有包地线;
接地平面,设置于所述第二走线层或第一走线层中的另一者上,其中,所述接地平面与所述信号线位于不同面;
过孔,所述过孔依次贯穿所述第一走线层、所述介质层和所述第二走线层,且所述过孔的两端分别连接所述包地线和所述接地平面。
2.根据权利要求1所述的印制电路板,其特征在于,所述第二走线层为差分走线层,所述差分走线层的同一侧具有至少两组过孔组,各所述过孔组包括多个间隔设置的过孔,且各所述过孔组中的多个所述过孔位于同一直线上。
3.根据权利要求2所述的印制电路板,其特征在于,所述差分走线层的同一侧的任意两个相邻的所述过孔组之间的间距小于或等于20mm。
4.根据权利要求2所述的印制电路板,其特征在于,所述差分走线层的同一侧的任意两个相邻的所述过孔组之间的间距大于20mm时,相邻两个所述过孔组之间设置有地桥,所述地桥设置在所述第一走线层和所述第二走线层之间,所述地桥被配置为支撑相邻两个所述过孔组之间的所述信号线。
5.根据权利要求1-4中任一项所述的印制电路板,其特征在于,所述包地线在所述第二走线层上的正投影覆盖所述过孔在所述第二走线层上的正投影。
6.根据权利要求2-4中任一项所述的印制电路板,其特征在于,所述印制电路板还包括HDMI引脚和主芯片,所述HDMI引脚与所述主芯片之间的间距小于或等于90mm。
7.根据权利要求6所述的印制电路板,其特征在于,所述差分走线层包括边缘区域和位于边缘区域的中间区域,所述边缘区域沿第一方向的长度小于或等于5mm,所述中间区域沿所述第一方向的长度小于20mm;
所述过孔位于所述边缘区域,且所述边缘区域的所述包地线的线宽大于或等于0.4mm,所述过孔包括沉孔和与所述沉孔同轴心的通孔,所述通孔的孔径尺寸为0.2mm,所述沉孔的孔径尺寸为0.4mm;所述中间区域的包地线的宽度大于0.1mm。
8.根据权利要求6所述的印制电路板,其特征在于,所述印制电路板还包括ESD器件和匹配电阻,所述HDMI引脚至所述ESD器件的引脚的距离小于或等于1.5mm;所述ESD器件至所述匹配电阻引脚的距离小于或等于1.5mm。
9.根据权利要求8所述的印制电路板,其特征在于,所述HDMI引脚靠近所述ESD器件的一侧设置有第一地孔;
和/或,所述ESD器件的接地引脚处设置有第二地孔;
和/或,所述匹配电阻的两侧均设置有第三地孔。
10.一种电子设备,其特征在于,包括如权利要求1-9中任一项所述的印制电路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320659302.4U CN219919251U (zh) | 2023-03-29 | 2023-03-29 | 印制电路板及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320659302.4U CN219919251U (zh) | 2023-03-29 | 2023-03-29 | 印制电路板及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219919251U true CN219919251U (zh) | 2023-10-27 |
Family
ID=88463579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320659302.4U Active CN219919251U (zh) | 2023-03-29 | 2023-03-29 | 印制电路板及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219919251U (zh) |
-
2023
- 2023-03-29 CN CN202320659302.4U patent/CN219919251U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7601919B2 (en) | Printed circuit boards for high-speed communication | |
US6236572B1 (en) | Controlled impedance bus and method for a computer system | |
TWI433624B (zh) | 印刷電路板 | |
US9674941B2 (en) | Printed circuit board for mobile platforms | |
US9445492B2 (en) | Printed circuit board | |
US11903121B2 (en) | Printed circuit board design for high speed application | |
US7635814B2 (en) | Printed circuit board | |
US11765828B2 (en) | Flexible printed circuit and manufacturing method thereof, electronic device module and electronic device | |
WO2021259021A1 (zh) | 印刷电路板及具有该印刷电路板的电子设备 | |
WO2021249345A1 (zh) | 柔性线路板及显示装置 | |
US9681554B2 (en) | Printed circuit board | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
WO2023246608A1 (zh) | 电路板及终端 | |
JP5051836B2 (ja) | 半導体装置およびその設計方法 | |
WO2020156595A9 (zh) | 柔性电路板及制作方法、显示装置、电路板结构及其显示面板 | |
CN219919251U (zh) | 印制电路板及电子设备 | |
CN109951951B (zh) | 印刷电路板及显示装置 | |
US6477060B1 (en) | Dual channel bus routing using asymmetric striplines | |
WO2021052327A1 (zh) | 一种电路板 | |
CN110611990A (zh) | 印刷电路板组合及应用所述印刷电路板组合的电子装置 | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
CN219678775U (zh) | 印制电路板及电子设备 | |
WO2023082704A1 (zh) | 芯片系统及电子设备 | |
US20230292437A1 (en) | Multi-layer printed circuit board | |
CN219919248U (zh) | 一种印制电路板结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |